KR100213227B1 - Overlay key of semiconductor apparatus and manufacturing method of the same - Google Patents

Overlay key of semiconductor apparatus and manufacturing method of the same Download PDF

Info

Publication number
KR100213227B1
KR100213227B1 KR1019960080092A KR19960080092A KR100213227B1 KR 100213227 B1 KR100213227 B1 KR 100213227B1 KR 1019960080092 A KR1019960080092 A KR 1019960080092A KR 19960080092 A KR19960080092 A KR 19960080092A KR 100213227 B1 KR100213227 B1 KR 100213227B1
Authority
KR
South Korea
Prior art keywords
trench
overlay key
mother
metal film
semiconductor device
Prior art date
Application number
KR1019960080092A
Other languages
Korean (ko)
Other versions
KR19980060726A (en
Inventor
한재성
김학
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960080092A priority Critical patent/KR100213227B1/en
Publication of KR19980060726A publication Critical patent/KR19980060726A/en
Application granted granted Critical
Publication of KR100213227B1 publication Critical patent/KR100213227B1/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 장치의 오버레이 키에 관하여 개시한다. 본 발명은 어미자와 아들자로 구성된 반도체 장치의 오버레이 키에 있어서, 상기 어미자는 ㄴ자 모양의 제1 부분과 상기 ㄴ자 모양의 제1 부분에 대응되게 ㄱ자 모양의 제2 부분으로 이루어지고 상기 제1 부분과 제2 부분이 접하지 않게 이격되어 있으며, 상기 아들자는 상기 어미자의 내부에 사각형 형태로 구성된다.Disclosed is an overlay key of a semiconductor device. The present invention relates to an overlay key of a semiconductor device comprising a mother and a son, wherein the mother consists of a first portion having a b-shape and a second portion having a b-shape to correspond to the first portion having a b-shape and the first portion and the first portion. The second portions are spaced apart from each other, and the son is formed in a rectangular shape inside the mother.

Description

반도체 장치의 오버레이 키 및 그 제조방법Overlay key of semiconductor device and manufacturing method thereof

본 발명은 반도체 장치의 오버레이 키 및 그 제조방법에 관한 것으로, 특히 금속막과 같은 불투명막질에 적용가능한 반도체 장치의 오버레이 키 및 그 제조방법에 관한 것이다.The present invention relates to an overlay key of a semiconductor device and a method of manufacturing the same, and more particularly, to an overlay key of a semiconductor device applicable to an opaque film such as a metal film and a method of manufacturing the same.

일반적으로, 반도체 장치의 집적도가 증가함에 따라서 디자인 룰(D/R)이 감소하며 그 결과 칩면적이 감소되는 추세하에 있다. 이러한 상황하에서 반도체 제조 공정의 진행에 따른 오버레이(OVERLAY) 키의 중요성이 강조되고 있다. 특히, 불투명막질인 금속막에 적용할 때 매우 중요하다. 여기서, 종래 기술에 의한 오버레이 키를 설명한다.In general, as the degree of integration of semiconductor devices increases, the design rule (D / R) decreases, and as a result, the chip area decreases. Under these circumstances, the importance of the overlay key as the semiconductor manufacturing process proceeds is emphasized. In particular, it is very important when applied to the metal film which is opaque film quality. Here, the overlay key according to the prior art will be described.

도 1은 종래의 반도체 장치의 오버레이 키를 확대한 평면도이고, 도 2는 도 1에 도시한 오버레이 키를 금속공정에 적용했들때의 II-II'에 따른 단면도이고, 도 3은 도 2의 포토레지스트 패턴을 이용하여 금속막을 패터닝한 상태를 도시한 단면도이다.1 is an enlarged plan view of an overlay key of a conventional semiconductor device, FIG. 2 is a cross-sectional view taken along line II-II 'when the overlay key shown in FIG. 1 is applied to a metal process, and FIG. It is sectional drawing which shows the state which patterned the metal film using the photoresist pattern.

구체적으로, 반도체 기판 상에 형성된 오버레이 키는 사각형 형태의 어미자(1)와 그 내부에 사각형 형태의 아들자(3)로 구성된다. 상기 어미자(1)는 단면도로 보면 반도체 기판(5)에 트렌치(7) 형태로 구현되며 상기 아들자(3)는 상기 트렌치(7) 내의 금속막(9) 상에 포토레지스트 패턴(11)으로 구현된다.Specifically, the overlay key formed on the semiconductor substrate is composed of a square mother (1) and a quadrangle son (3) therein. The mother element 1 is embodied in the form of a trench 7 in the semiconductor substrate 5 in cross section, and the son 3 is embodied as a photoresist pattern 11 on the metal film 9 in the trench 7. do.

그런데, 도 2에 도시한 바와 같이 어미자인 트렌치(7)의 양측벽에 형성되는 금속막(9)이 스퍼터링의 특성 때문에 반도체 기판(5) 상에서 두께가 다르게 형성된다. 이렇게 금속막(9)의 두께가 트렌치(7)의 측벽에 따라서 다르게 형성되면, 상기 금속막(9) 상에 형성되는 아들자인 포토레지스트 패턴(11)이 상기 트렌치(7) 양측벽에 형성되고 두께가 각각 다른 금속막(9)을 기준으로 형성되기 때문에 상기 포토레지스트 패턴(11)은 상기 트렌치(7)의 양측벽에 형성된 금속막(9)으로부터 거리(x)가 동일하게 형성된다.However, as shown in FIG. 2, the metal film 9 formed on both side walls of the trench 7, which is the mother, is formed on the semiconductor substrate 5 with a different thickness due to the sputtering characteristics. When the thickness of the metal film 9 is differently formed according to the sidewalls of the trench 7, the photoresist pattern 11 formed on the metal film 9 is formed on both sidewalls of the trench 7. Since the thickness of the photoresist pattern 11 is formed on the basis of the metal films 9 having different thicknesses, the distance x is equally formed from the metal films 9 formed on both sidewalls of the trench 7.

결과적으로, 상기 트렌치(7) 내부의 금속막(9) 상에 형성된 포토레지스트 패턴(11)을 식각마스크로 상기 금속막(9)을 식각하면 도 3에 도시한 바와 같이 본래 목적한 바와 다르게 트렌치(7)의 양측벽에서의 거리가 y1, y2로 동일하지 않게 금속막 패턴(9a)이 형성되는 문제점이 있다.As a result, when the metal film 9 is etched using the photoresist pattern 11 formed on the metal film 9 inside the trench 7 as an etching mask, the trench is different from the intended purpose as shown in FIG. 3. There is a problem that the metal film pattern 9a is formed such that the distances from both side walls of (7) are not equal to y 1 and y 2 .

따라서, 본 발명의 기술적 과제는 상술한 문제점을 해결할 수 있는 반도체 장치의 오버레이 키를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an overlay key of a semiconductor device capable of solving the above-described problem.

또한, 본 발명의 다른 기술적 과제는 상기 반도체 장치의 오버레이 키를 제조하는 데 적합한 제조방법을 제공하는 데 있다.In addition, another technical problem of the present invention is to provide a manufacturing method suitable for manufacturing the overlay key of the semiconductor device.

도 1은 종래의 반도체 장치의 오버레이 키를 확대한 평면도이다.1 is an enlarged plan view of an overlay key of a conventional semiconductor device.

도 2는 도 1에 도시한 오버레이 키를 금속공정에 적용했들때의 II-II'에 따른 단면도이다.FIG. 2 is a cross-sectional view taken along line II-II 'when the overlay key shown in FIG. 1 is applied to a metal process.

도 3은 도 2의 포토레지스트 패턴을 이용하여 금속막을 패터닝한 상태를 도시한 단면도이다.3 is a cross-sectional view illustrating a state in which a metal film is patterned using the photoresist pattern of FIG. 2.

도 4은 본 발명에 의한 반도체 장치의 오버레이 키의 평면도이다.4 is a plan view of an overlay key of the semiconductor device according to the present invention.

도 5는 도 4에 도시한 오버레이 키를 금속공정에 적용했을데 V-V'에 따른 에 단면도이다.5 is a cross-sectional view taken along the line V-V 'when the overlay key shown in FIG. 4 is applied to a metal process.

도 6 내지 도 10은 도 4의 오버레이 키의 제조방법을 금속공정에 적용한 예를 도시한 도시한 단면도들이다.6 to 10 are cross-sectional views illustrating an example of applying the manufacturing method of the overlay key of FIG. 4 to a metal process.

상기 기술적 과제를 달성하기 위하여, 본 발명은 어미자와 아들자로 구성된 반도체 장치의 오버레이 키에 있어서,In order to achieve the above technical problem, the present invention provides an overlay key of a semiconductor device comprising a mother and a son,

상기 어미자는 ㄴ자 모양의 제1 부분과 상기 ㄴ자 모양의 제1 부분에 대응되게 ㄱ자 모양의 제2 부분으로 이루어지고 상기 제1 부분과 제2 부분이 접하지 않게 이격되어 있으며, 상기 아들자는 상기 어미자의 내부에 사각형 형태로 구성되는 것을 특징으로 하는 반도체 장치의 오버레이 키를 제공한다.The mother is made of a first portion of the c-shaped and the second portion of the c-shape corresponding to the first portion of the b-shaped and spaced apart from the first portion and the second portion do not contact, the son is the mother Provides an overlay key of a semiconductor device, characterized in that formed in the shape of a rectangle inside.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 어미자로써 제1 폭을 갖는 제1 트렌치와 상기 제1 폭보다 좁은 제2 폭을 갖는 제2 트렌치를 형성하는 단계와, 상기 제1 트렌치 및 제2 트렌치의 양측벽에 스터터링 특성에 따라 각각 제1 두께 및 상기 제1 두께보다 두꺼운 금속막을 형성하는 단계와, 상기 금속막 상에 상기 제1 트렌치 및 제2 트렌치를 매립하도록 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 제1 트렌치 및 제2 트렌치의 측벽에 제1 두께로 형성된 금속막을 기준으로 노광 및 현상하여 아들자인 포토레지스트 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 오버레이 키 제조방법을 제공한다.In order to achieve the above technical problem, the present invention provides a method of forming a first trench having a first width and a second trench having a second width narrower than the first width as a mother on a semiconductor substrate; Forming a metal film on both sidewalls of the trench and the second trench according to the stuttering characteristics, respectively, the metal film thicker than the first thickness and the first thickness, and filling the first trench and the second trench on the metal film; Forming a film, and exposing and developing the photoresist film on the sidewalls of the first trenches and the second trenches with respect to a metal film having a first thickness, thereby forming a photoresist pattern. A method of manufacturing an overlay key of a semiconductor device is provided.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4은 본 발명에 의한 반도체 장치의 오버레이 키의 평면도이다.4 is a plan view of an overlay key of the semiconductor device according to the present invention.

구체적으로, 본 발명의 반도체 장치의 오버레이 키는 ㄴ자 모양의 제1 부분(21a)과 상기 ㄴ자 모양의 제1 부분(21a)에 대응되게 ㄱ자 모양의 제2 부분(21b)으로 구성되고 상기 제1 부분(21a)과 제2 부분(21b)이 접하지 않게 이격된 어미자(21a, 21b)와, 상기 어미자(21a, 21b)의 내부에 사각형 형태의 아들자(23)로 구성된다.Specifically, the overlay key of the semiconductor device of the present invention is composed of a first portion 21a having a c-shape and a second portion 21b having a c-shape to correspond to the first portion 21a having a c-shape and the first portion 21a having a c-shaped shape. The mothers 21a and 21b are separated from each other so that the portion 21a and the second portion 21b are not in contact with each other, and the sons 23 having a rectangular shape are formed inside the mothers 21a and 21b.

도 5는 도 4에 도시한 오버레이 키를 금속공정에 적용했을데 V-V'에 따른 에 단면도와 오버레이 측정에 이용된 신호를 도시한 도면이다.FIG. 5 is a diagram illustrating a cross-sectional view and a signal used for overlay measurement according to V-V ′ when the overlay key shown in FIG. 4 is applied to a metal process. FIG.

구체적으로, 도 4에 도시한 본 발명의 오버레이 키를 단면도로 보면 어미자(21a, 21b)는 각각 반도체 기판(25)에 제1 트렌치(27) 및 제2 트렌치(29)로 구현되며 상기 아들자(23)는 금속막(31) 상에 포토레지스트 패턴(33)으로 구현된다.Specifically, in the cross-sectional view of the overlay key of the present invention shown in Figure 4, the mother (21a, 21b) is implemented as a first trench 27 and a second trench 29 in the semiconductor substrate 25, respectively, the son ( 23 is embodied as a photoresist pattern 33 on the metal film 31.

그런데, 종래와 동일하게 도 5에 도시한 바와 같이 어미자인 제1 트렌치(27) 및 제2 트렌치(29)의 양측벽에 형성되는 금속막(31)이 스퍼터링의 특성 때문에 반도체 기판(25) 상에서 두께가 다르게 형성된다.By the way, as shown in FIG. 5, the metal film 31 formed on both sidewalls of the first trench 27 and the second trench 29 as the mother is formed on the semiconductor substrate 25 due to the sputtering characteristics. The thickness is formed differently.

그러나, 본 발명의 아들자인 포토레지스트 패턴(33)은 참조번호 35 및 37의 신호에 따라 상기 제1 트렌치(27) 및 제2 트렌치(29)의 양측벽에 얇게 형성된 금속막(31)을 기준으로 형성되기 때문에 상기 포토레지스트 패턴(33)은 상기 제1 트렌치(27) 및 제2 트렌치(29)의 양측벽에 얇게 형성된 금속막(31)으로부터 거리(y3)가 동일하게 형성된다.However, the photoresist pattern 33 which is the son of the present invention is based on the metal film 31 thinly formed on both sidewalls of the first trench 27 and the second trench 29 according to the reference numerals 35 and 37. Since the photoresist pattern 33 is formed to have the same distance y 3 from the metal film 31 thinly formed on both sidewalls of the first trench 27 and the second trench 29.

도 6 내지 도 10은 도 4의 오버레이 키의 제조방법을 금속공정에 적용한 예를 도시한 도시한 단면도들이다.6 to 10 are cross-sectional views illustrating an example of applying the manufacturing method of the overlay key of FIG. 4 to a metal process.

구체적으로, 반도체 기판(25) 상에 어미자로써 제1 폭을 갖는 제1 트렌치(27)와 상기 제1 폭보다 좁은 제2 폭을 갖는 제2 트렌치(29)를 형성한다. 상기 어미자는 반도체 기판의 양측에 각각 형성한다. 따라서, 반도체 기판(25)의 왼쪽 부분과 오른쪽 부분의 오버레이 정도를 각각 측정할 수 있다. (도 6에서). 이어서, 상기 제 1 트렌치(27) 및 제2 트렌치(29)가 형성된 반도체 기판(25)의 전면에 금속막(31)을 형성한다. 상기 금속막(31)은 스터터링 특성에 따라 제1 트렌치(27) 및 제2 트렌치(29)의 양측벽에 각각 균일하지 않게 형성된다. 즉, 제1 두께의 금속막과 상기 제1 두께보다 두꺼운 제2 두께를 갖는 금속막(31)이 제1 트렌치(27) 및 제2 트렌치(29)의 양측벽에 형성된다 (도 7에서). 상기 금속막(31)이 형성된 기판의 전면에 포토레지스트막(32)을 형성하여 상기 제1 트렌치(25) 및 제2 트렌치(27)를 매립한다 (도 8에서). 상기 포토레지스트막(32)을 노광 및 현상하여 아들자인 포토레지스트 패턴(33)을 형성한다. 이때, 도 5에 도시한 바와 같이 제1 트렌치(25) 및 제2 트렌치(27)의 양측벽에 얇게 형성된 금속막(31)을 기준으로 상기 포토레지스트막(32)을 노광 및 현상하기 때문에 상기 포토레지스트 패턴(33)은 상기 제1 트렌치(25) 및 제2 트렌치(27)의 양측벽에 얇게 형성된 금속막(31)에서의 거리(y3)가 동일하게 형성된다 (도 9에서). 이에 따라, 상기 금속막(31) 상에 형성된 포토레지스트 패턴(33)을 식각마스크로 상기 금속막(31)을 식각하면 본래 목적한 바와 같이 제1 트렌치(25) 및 제2 트렌치(27)의 측벽에서의 거리가 y3로 동일하게 금속막 패턴(31a)이 형성된다 (도 10에서).Specifically, a first trench 27 having a first width and a second trench 29 having a second width narrower than the first width are formed on the semiconductor substrate 25 as a mother. The mother is formed on both sides of the semiconductor substrate. Therefore, the overlay degree of the left part and the right part of the semiconductor substrate 25 can be measured, respectively. (In Figure 6). Subsequently, the metal film 31 is formed on the entire surface of the semiconductor substrate 25 on which the first trenches 27 and the second trenches 29 are formed. The metal layer 31 is not uniformly formed on both sidewalls of the first trench 27 and the second trench 29 according to the stuttering characteristics. That is, a metal film 31 having a first thickness and a second film thicker than the first thickness is formed on both side walls of the first trench 27 and the second trench 29 (in FIG. 7). . A photoresist film 32 is formed on the entire surface of the substrate on which the metal film 31 is formed to fill the first trench 25 and the second trench 27 (in FIG. 8). The photoresist film 32 is exposed and developed to form a photoresist pattern 33. In this case, as shown in FIG. 5, the photoresist film 32 is exposed and developed based on the metal film 31 thinly formed on both side walls of the first trench 25 and the second trench 27. The photoresist pattern 33 has the same distance y 3 in the thin metal film 31 formed on both sidewalls of the first trench 25 and the second trench 27 (in FIG. 9). Accordingly, when the metal layer 31 is etched using the photoresist pattern 33 formed on the metal layer 31 as an etching mask, the first trenches 25 and the second trenches 27 may be formed as originally intended. The metal film pattern 31a is formed with the same distance from the sidewall as y 3 (in Fig. 10).

상술한 바와 같이 본 발명의 반도체 장치의 오버레이 키는 어미자인 제1 트렌치 및 제2 트렌치의 측벽에 얇게 형성된 금속막을 기준으로 하여 아들자인 포토레지스트 패턴을 형성하기 때문에 트렌치의 측벽에서 동일한 거리로 포토레지스트 패턴을 형성할 수 있다.As described above, the overlay key of the semiconductor device of the present invention forms a photoresist pattern that is a son based on a thin metal film formed on the sidewalls of the first trench and the second trench, which is the mother, so that the photoresist is the same distance from the sidewall of the trench. Patterns can be formed.

Claims (2)

어미자와 아들자로 구성된 반도체 장치의 오버레이 키에 있어서,In the overlay key of the semiconductor device consisting of the mother and son, 상기 어미자는 ㄴ자 모양의 제1 부분과 상기 ㄴ자 모양의 제1 부분에 대응되게 ㄱ자 모양의 제2 부분으로 이루어지고 상기 제1 부분과 제2 부분이 접하지 않게 이격되어 있으며, 상기 아들자는 상기 어미자의 내부에 사각형 형태로 구성되는 것을 특징으로 하는 반도체 장치의 오버레이 키.The mother is made of a first portion of the c-shaped and the second portion of the c-shape corresponding to the first portion of the b-shaped and spaced apart from the first portion and the second portion do not contact, the son is the mother The overlay key of the semiconductor device, characterized in that formed in the shape of a rectangle inside. 반도체 기판 상에 어미자로써 제1 폭을 갖는 제1 트렌치와 상기 제1 폭보다 좁은 제2 폭을 갖는 제2 트렌치를 형성하는 단계;Forming a first trench having a first width and a second trench having a second width narrower than the first width as a mother on a semiconductor substrate; 상기 제1 트렌치 및 제2 트렌치의 양측벽에 스터터링 특성에 따라 각각 제1 두께 및 상기 제1 두께보다 두꺼운 금속막을 형성하는 단계;Forming metal films on both sidewalls of the first trench and the second trench, respectively, having a first thickness and a metal film thicker than the first thickness according to the stuttering characteristic; 상기 금속막 상에 상기 제1 트렌치 및 제2 트렌치를 매립하도록 포토레지스트막을 형성하는 단계; 및Forming a photoresist film to fill the first trench and the second trench on the metal film; And 상기 포토레지스트막을 제1 트렌치 및 제2 트렌치의 측벽에 제1 두께로 형성된 금속막을 기준으로 노광 및 현상하여 아들자인 포토레지스트 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 오버레이 키 제조방법.Exposing and developing the photoresist film on the sidewalls of the first and second trenches with respect to the metal film having a first thickness to form a photoresist pattern. Way.
KR1019960080092A 1996-12-31 1996-12-31 Overlay key of semiconductor apparatus and manufacturing method of the same KR100213227B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080092A KR100213227B1 (en) 1996-12-31 1996-12-31 Overlay key of semiconductor apparatus and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080092A KR100213227B1 (en) 1996-12-31 1996-12-31 Overlay key of semiconductor apparatus and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR19980060726A KR19980060726A (en) 1998-10-07
KR100213227B1 true KR100213227B1 (en) 1999-08-02

Family

ID=19493429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080092A KR100213227B1 (en) 1996-12-31 1996-12-31 Overlay key of semiconductor apparatus and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100213227B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567053B1 (en) * 1999-12-16 2006-04-04 주식회사 하이닉스반도체 Method of forming overlay measurement pattern for semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668730B1 (en) * 2001-06-28 2007-01-26 주식회사 하이닉스반도체 Overlay Key of Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567053B1 (en) * 1999-12-16 2006-04-04 주식회사 하이닉스반도체 Method of forming overlay measurement pattern for semiconductor device

Also Published As

Publication number Publication date
KR19980060726A (en) 1998-10-07

Similar Documents

Publication Publication Date Title
US5302477A (en) Inverted phase-shifted reticle
EP0405585B1 (en) A method of manufacturing a semiconductor device
KR100199368B1 (en) Contact mask used in manufacturing semiconductor devices
KR20000035176A (en) Electronic device and semiconductor device, and electrode forming method
KR100213227B1 (en) Overlay key of semiconductor apparatus and manufacturing method of the same
US4690880A (en) Pattern forming method
JPH0795543B2 (en) Etching method
KR0171919B1 (en) Exposure mask
KR100290588B1 (en) Method for forming conductive film pattern in semiconductor device
KR960000366B1 (en) Contact forming method of semiconductor device
KR100474990B1 (en) Alignment Key of Semiconductor Device and Formation Method
KR100187661B1 (en) Forming method of monitoring bar for semiconductor chip area
KR970009826B1 (en) Formation of half-tone phase shift mask
KR100212011B1 (en) Mask used in patterning and method of exposure using the same
KR19980077753A (en) Pattern Forming Method of Semiconductor Device by Photolithography Process
KR0172826B1 (en) Forming method of active region
KR0165417B1 (en) Fine ptterning method of semiconductor device
KR0137610B1 (en) Method for forming a pattern for alignment measurement
KR100232216B1 (en) Capacitor manufacturing method using thr over lay pattern for align measurement
KR910000277B1 (en) Multilayer semiconductor
KR100209737B1 (en) Method of manufacturing align target in semiconductor apparatus
KR100469910B1 (en) A exposure mask and A method for forming a semiconductor device
KR0130200B1 (en) Manufacture of semiconductor device
JP2762500B2 (en) Semiconductor device
KR20020017847A (en) A method for forming a phase shift mask

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee