KR100213205B1 - 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법 - Google Patents

자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법 Download PDF

Info

Publication number
KR100213205B1
KR100213205B1 KR1019960020354A KR19960020354A KR100213205B1 KR 100213205 B1 KR100213205 B1 KR 100213205B1 KR 1019960020354 A KR1019960020354 A KR 1019960020354A KR 19960020354 A KR19960020354 A KR 19960020354A KR 100213205 B1 KR100213205 B1 KR 100213205B1
Authority
KR
South Korea
Prior art keywords
peak value
servo burst
burst signal
outputting
signal
Prior art date
Application number
KR1019960020354A
Other languages
English (en)
Other versions
KR980004808A (ko
Inventor
안태원
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960020354A priority Critical patent/KR100213205B1/ko
Publication of KR980004808A publication Critical patent/KR980004808A/ko
Application granted granted Critical
Publication of KR100213205B1 publication Critical patent/KR100213205B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59633—Servo formatting
    • G11B5/59655—Sector, sample or burst servo format
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/08—Track changing or selecting during transducing operation
    • G11B21/081—Access to indexed tracks or parts of continuous track
    • G11B21/083—Access to indexed tracks or parts of continuous track on discs

Abstract

본 발명은 자기 디스크 드라이버의 서보 버스트 신호 검출 장치를 공개한다. 자기 디스크 드라이버에서 헤드의 위치를 결정하기 위한 정보로서 플래터 상에 기록된 서보 버스트 신호의 중간 피크값을 검출하여 위치를 제어하는 제어부로 출력하는 그 장치는, 아날로그 형태의 서보 버스트 신호를 입력하여 정형하고, 서보 버스트 신호와 동일한 주기를 갖는 클럭을 출력하는 제1클럭 발생 수단과, 입력한 클럭을 디지탈 제어신호에 응답하여 소정수 카운팅하고, 카운팅 동안 한개 발생하는 트랙 클럭을 외부로부터 입력한 서보 게이트 신호에 상응하여 N(N은 3이상의 양의 정수)개 출력하는 제2클럭 발생수단과, 서보 버스트 신호를 입력하여 각 트랙 클럭의 구간에서 최대 피크값을 검출하고, 검출된 N개의 최대 피크값들을 출력하는 피크 검출수단 및 트랙클럭에 응답하여 N개의 최대 피크값들중에서 중간 피크값을 검출하고, 검출된 중간 피크값을 제어부로 출력하는 중간값 검출수단을 구비하는 것을 특징으로 하고, 잡음에 강하고 그 하드웨어의 구성이 간단한 효과가 있다.

Description

자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법
제1도는 플래터 상에 기록된 사분할 서보 버스트 패턴의 위치를 보이는 도면이다.
제2도는 종래의 서보 버스트 신호 검출 장치를 설명하기 위한 블럭도이다.
제3도는 본 발명에 의한 서보 버스트 신호 검출 장치의 바람직한 일실시예의 블럭도이다.
제4a~4f도들은 제3도에 도시된 장치의 각부의 타이밍도들이다.
제5도는 제3도에 도시된 중간값 검출부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
제6도는 본 발명에 의한 서보 버스트 신호 검출 장치의 다른 실시예의 블럭도이다.
본 발명은 자기 디스크 드라이버에 관한 것으로서, 특히 하드 디스크 드라이버(HDD:hard disk driver)에서 헤드(head)의 위치를 결정하기 위해 제공되는 서보 버스트 신호(servo burst signal)를 검출하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 이를 수행하는 방법에 관한 것이다.
하드 디스크 드라이버 장치에 있어서 중요한 요소들 중의 하나는 헤드의 위치가 트랙의 정중앙에 위치되게 하는 것이며, 이는 기록 밀도가 높아짐에 따라 더욱 중요해 진다.
헤드의 위치를 제어하기 위해서는, 헤드의 정확한 현재 위치를 얻어내는 부분(servo demodulator), 헤드의 위치 정보를 해석하여 헤드를 트랙의 정 중앙에 위치시키는 제어 신호를 생성하는 부분(servo DSP controller) 및 실제로 헤드의 위치를 제어하는 부분(voice coil motor driver)등이 폐루프를 구성하여 동작한다.
그리고, 헤드의 현재 위치에 대한 정보는 하드 디스크의 플래터(platter) 상에 기록된 서버 버스트 패턴(servo burst pattern)에 의존하게 되며, 서보 버스트 패턴에 대해서는 후술된다.
이러한 서보 버스트 신호를 검출하는 방법으로는 서보 버스트신호의 피크를 검출하는 방법과 면적을 검출하는 두가지의 방법들이 있다. 피크를 검출하는 방법은 하드웨어의 구현이 간단하지만 잡음에 민감한 문제점이 있으며, 이러한 피크 검출방법의 단점을 극복하기 위해서 면적을 검출하는 방법이 사용되고 있다.
이하, 종래의 면적 검출 방법을 이용한 서보 버스트 신호 검출 장치의 구성 및 동작을 다음과 같이 첨부한 도면을 참조하여 설명한다.
제1도는 플래터 상에 기록된 사분할 서보 버스트 패턴의 위치를 보이는 도면이다. 제1도에 있어서 서보 버스트 패턴은 4부분(A, B, C, D)에 기록된다. A부분 및 B부분은 트랙의 상하에 연이어 기록되고, C부분 및 D부분은 트랙의 중앙에 연이어 기록된다.
헤드가 트랙의 정중앙 또는 상하에 위치하는 정도에 따라 검출되는 서보 버스트 신호가 변하게 된다. 예를 들면, 헤드가 정중앙에 위치할 경우에는 C 및 D부분의 서보 버스트 신호가 최대가 되고, 헤드가 상하로 벗어나 있을 경우에는 A 및 B부분의 신호가 C 및 D부분의 신호보다 크게 된다. 따라서, A, B, C 및 D에 기록된 각각의 서보 버스트 신호를 검출함으로써 헤드의 현재 위치를 알 수 있다. 한편, 서보 버스트 신호는 통상 5-20MHz의 주파수를 가지고 1-2μS 정도의 구간에 기록된다.
제2도는 종래의 서보 버스트 신호 검출 장치를 설명하기 위한 블럭도로서, 제로 크로싱(zero crossing) 비교기(10), 서보 게이트 동기화부(12), 전파 정류기(14), 프로그래머블한 전류 제산기(16) 및 적분기(18)로 구성된다.
제2도에 도시된 제로 크로싱 비교기(10)는 사인파형의 서보 버스트 신호를 정형하여 이와 동일한 주기 및 주파수를 갖는 펄스 신호를 발생한다.
서보 게이트 동기화부(12)는 외부의 서보 디지탈 신호 처리기(DSP:digital signal processing)제어기(미도시)로부터 인가되는 서보 게이트 신호에 의해 지정되는 구간 내에서 검출되는 서보 버스트 신호의 사이클 수를 S5:0 신호에 의해 결정하기 위한 것이다.
서보 버스트 신호는 통상 5-40 사이클 정도이며 그 수는 하드 디스크 장치의 스펙에 의존한다. 따라서, 각 스펙에 따라서 검출되는 사이클 수를 적절히 조정하여야 한다.
또한, 서보 게이트 동기화부(12)는 경 합 상태(race condition)가 발생되는 것을 방지하기 위하여 외부 서보 게이트 신호의 시작 시점으로부터 적어도 한 사이클만큼 지연된 후에 내부 서보 게이트 신호가 시작되게 한다.
서보 버스트 신호를 면적에 의해 검출하려면 기본적으로 전파 정류기(full wave rectifier)(14)와 적분기(18)가 필요하다.
적분기(18)에 의해 적분되는 서보 버스트 신호의 사이클 수는 스위치(20)에 의해 제어된다. 스위치(20)는 적분되는 사이클 수를 결정하는 서보 게이트 동기화부(12)에서의 내부 서보 게이트 신호에 의해 제어된다. 또한 적분되는 서보 버스트 신호의 사이클 수가 변화함에 따라 적분기(18)에서의 출력 레벨이 변동한다. 전류 제산기(16)는 적분기(18)에서의 출력 변동을 방지한다.
상술한 면적 검출 방법을 이용한 서보 버스트 신호 검출 장치는 잡음에 강한 반면, 고성능의 전류 정류기와 적분기가 필요한 문제점이 있을 뿐만 아니라 적분은 근본적으로 시간의 함수이기 때문에 적분 구간의 설정에도 주의해야 하는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 피크 검출기법과 확률적인 개념을 도입하여 서보 버스트 신호의 중간 피크값을 검출하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 본 발명에 의한 서보 버스트 신호 검출 장치에서 수행되는 서보 버스트 신호 검출 방법을 제공하는데 있다.
상기 목적을 달성하기 위해, 자기 디스크 드라이버에서 헤드의 위치를 결정하기 위한 정보로서 플래터 상에 기록된 서보 버스트 신호의 중간 피크값을 검출하여 상기 위치를 제어하는 제어부로 출력하는 본 발명에 의한 자기 디스크 드라이버의 서보 버스트 신호 검출 장치는, 아날로그 형태의 상기 서보 버스트 신호를 입력하여 정형하고, 상기 서보 버스트 신호와 동일한 주기를 갖는 클럭을 출력하는 제1클럭 발생수단과, 입력한 상기 클럭을 디지탈 제어신호에 응답하여 소정수 카운팅하고, 카운팅 동안 한개 발생하는 트랙 클럭을 외부로부터 입력한 서보 게이트 신호에 상응하여 N(N은 3이상의 양의 정수)개 출력하는 제2클럭 발생수단과, 상기 서보 버스트 신호를 입력하여 상기 각 트랙 클럭의 구간에서 최대 피크값을 검출하고, 검출된 N개의 최대 피크값들을 출력하는 피크 검출수단 및 상기 트랙클럭에 응답하여 상기 N개의 최대 피크값들중에서 상기 중간 피크값을 검출하고, 검출된 상기 중간 피크값을 상기 제어부로 출력하는 중간값 검출수단을 구성되는 것이 바람직하다.
상기 다른 목적을 달성하기 위해, 자기 디스크 드라이버에서 헤드의 위치를 결정하기 위한 정보로서 플래터 상에 기록된 서보 버스트 신호를 검출하는 본 발명에 의한 자기 디스크 드라이버의 서보 버스트 신호 검출방법은, 외부에서 디지탈 제어 신호를 인가하여 피크값이 검출되는 구간을 결정하는 단계와, 상기 각 구간별로, 아날로그 형태인 상기 서보 버스트 신호의 최대 피크값을 검출하는 단계 및 검출된 상기 최대 피크값들중 중간 피크값을 결정하는 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 서보 버스트 신호 검출 장치의 구성 및 동작과 그 검출 장치에서 수행되는 서보 버스트 신호의 피크 검출 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
제3도는 본 발명에 의한 서보 버스트 신호 검출 장치의 일실시예의 블럭도로서, 아날로그 형태의 서보 버스트 신호(IN1)를 입력하여 정형하고, 서보 버스트 신호와 동일한 주기를 갖는 클럭을 출력하는 제1클럭 발생부(4 0)와, 입력한 클럭을 디지탈 제어신호(C2:0)에 응답하여 소정수 카운팅하고, 카운팅 동안 한개 발생하는 트랙 클럭을 외부로부터 입력한 서보 게이트 신호(SG:servo gate signal)에 상응하여 N(N은 3이상의 양의 정수)개 출력하는 제2클럭 발생부(44)와, 서버 버스트 신호(IN1)를 입력하여 각 트랙 클럭의 구간에서 최대 피크값을 검출하고, 검출된 N개의 최대 피크값들을 출력하는 피크 검출부(42) 및 트랙클럭에 응답하여 N개의 최대 피크값들중에서 중간 피크값을 검출하고, 검출된 중간 피크값을 제어부(미도시)로 출력하는 중간값 검출부(46)로 구성된다.
제4a~4f도들은 제3도에 도시된 장치의 각부의 타이밍도들로서, 제4a도는 서보 게이트 신호(SG)의 타이밍도를, 제4b도는 서버 버스트 신호(IN1)의 타이밍도를, 제4c도는 제1클럭 발생부(40)에서 출력되는 클럭의 타이밍도를, 제4d~4f도들은 제2클럭발생부(44)로부터 출력되는 트랙 클럭들의 타이밍도를 각각 나타낸다.
제3도에 도시된 제1클럭 발생부(40)는 제1도에 도시된 HDD의 플래터(platter)상에 기록된 사분할 서보 버스트 패턴이 기록된 4부분(A, B, C 및 D)중 한 부분인 제4b도에 도시된 버스트 신호를 입력단자 IN1을 통해 입력하고, 제로 크로싱 기법을 사용하여 입력한 아날로그 신호와 동일한 주기 및 주파수를 가진 제4c도에 도시된 클럭을 발생하며, 발생된 클럭을 제2클럭 발생부(44)로 출력한다. 이러한 동작을 위해 제1클럭 발생부(40)는 반파 정류기로서 구현될 수 있다. 제2클럭발생부(44)는 디지탈 제어 신호(C2:0)에 의해 정해진 수 만큼 제4c도에 도시된 클럭을 카운팅하여, 카운팅동안 고레벨의 신호를 N(N은 3이상의 양의 정수)개 중간값 검출부(46) 및 피크 검출부(42)로 출력한다.
여기서, 디지탈 제어신호(C2:0)는 한개의 최대 피크값을 검출하는 구간의 길이를 결정하는 역할을 하는 것으로서 예를 들어, C2:0가 100인 경우, 외부로부터 입력되는 제4a도에 도시된 서보게이트 신호가 고레벨로 전이될 때, 제4d도에 도시된 제1트랙 클럭(TCK1)은 고레벨로 전이되어 제4c도에 도시된 클럭의 4주기 동안 유지한 후 저레벨로 전이한다. 그 후, 제4e도에 도시된 제2트랙 클럭(TCK2)이 고레벨로 전이하여 4주기 동안 유지된 다음, 제2트랙 클럭(TCK2)은 저레벨로 전이하고, 제4f도에 도시된 제3트랙 클럭(TCK3)이 고레벨로 전이하여 4주기 동안 유지된 후, 저레벨로 전이한다.
피크 검출부(42)는 제2클럭 발생부(44)로부터 출력되는 제1, 2 및 제3트랙 클럭들(TCK1, TCK2 및 TCK3)마다 제4e~4f도에 점으로 도시된 최대 피크값을 검출하여 중간값 검출부(46)로 출력한다.
중간값 검출부(46)는 제2클럭 발생부(44)로부터 입력한 세개의 트랙 클럭들에 응답하여 3개의 최대 피크값을 비교하여 중간 피크값을 검출하고, 검출된 중간 피크값을 출력단자 OUT를 통해 출력한다.
여기서, 중간값 검출부(46)가 N개의 피크값들을 서로 비교하려면 N*N(N-1)/2번의 비교동작을 수행해야 하며, N이 커질수록 그의 계산량을 더욱 많아진다. 특히 이를 디지탈 회로로 구현하기 위해서는 많은 회로량이 요구되는 바, 본 발명의 일실시예에서는 이해를 돕기 위해 N을 3으로 최소화한 상태에서 아날로그 방식을 이용하여 연속적인 피크값 비교가 되도록 한 후에 그 결과를 이용하여 최종 중간값을 선택하도록 하는 간단한 장치를 설명하였다.
전술한 중간값 검출부(46)의 일실시예의 구성 및 동작을 도면 제5도를 참조하여 다음과 같이 설명한다.
제5도는 제3도에 도시된 중간값 검출부(46)의 본 발명에 의한 바람직한 일실시예의 회로도로서, 서보 게이트 신호 및 N개의 트랙 클럭들에 응답하여, 각각이 최대 피크값을 입력하여 저장한 후 이전에 입력한 최대 피크값과 새로 입력되는 최대 피크값을 서로 비교하고, 비교된 결과 및 저장한 상기 최대 피크값을 출력하는 N개의 피크값 저장/비교부들(100, 102 및 104)과, 입력한 비교된 결과들을 트랙 클럭들(TCK2 및 TCK3)에 응답하여 래치하고, 래치된 신호를 피크 선택신호(C12, C21, C13, C23 및 C32)로서 출력하는 선택신호출력부(106) 및 피크값 저장/비교수단들(100, 102 및 104)로부터 입력한 피크값들을 피크 선택신호(W1 및 W2)에 응답하여 선택적으로 중간 피크값으로서 출력단자 OUT를 통해 출력하는 피크 선택부(108)로 구성된다.
제5도에 도시된 각 피크값 저장/비교부(100, 102 또는 104)는 비반전 입력단자는 접지와 연결되고, 출력단자로 저장된 피크값 또는 비교된 결과를 출력하며, 이득 A1, A2 또는 A3을 가지는 연산 증폭기들(60, 62 또는 64)과, 연산 증폭기(60, 62 또는 64)의 반전 입력단자와 일측이 연결되는 제1커패시터(C11, C21 또는 C31)와, 피크 검출부(42)로부터의 최대 피크값(IN2)을 제1커패시터(C11, C21 또는 C31)의 타측에 선택적으로 공급하는 제1스위치(S11, S21 또는 S31)와, 제2커패시터(C12, C22 또는 C32), 제2커패시터(C12, C22 또는 C32)의 일측과 연산 증폭기(60, 62 또는 64)의 반전 입력단자를 선택적으로 연결시키는 제2스위치(S12, S22 및 S32)와, 연산 증폭기(60, 62 또는 64)의 반전 입력단자를 그의 출력단자와 선택적으로 연결시키는 제3스위치(S13, S23 및 S33)와, 제2커패시터(C12, C22 또는 C32)의 타측과 연산 증폭기(60, 62 또는 64)의 출력단자를 선택적으로 연결하는 제4스위치(S14, S24 또는 S34)와, 제2커패시터(C12, C22 또는 C32)의 타측과 기준 전위 사이를 선택적으로 연결시키는 제5스위치(S15, S25 및 S35)와, 제1커패시터(C11, C21 또는 C31)의 타측과 접지를 선택적으로 연결시키는 제6스위치(S16, S26 또는 S36) 및 연산 증폭기(60, 62 또는 64)의 출력을 반전하여 선택신호 출력부(106)로 출력하는 인버터들(66 및 68)로 구성되어 있다.
선택신호 출력부(106)는 피크값 저장/비교부들(100 및 102)로부터 출력되는 신호를 데이타 입력하고, 트랙 클럭들(TCK2 및 TCK3)을 클럭 입력(CK)하여, 정출력(Q) 및 부출력으로 피크 선택신호(C12, C21, C13, C31, C23 및 C32)를 출력하는 N개의 D플립플롭들(80, 82 및 84)로 구성된다.
피크 선택부(108)는 피크 선택신호(C12, C21, C13, C31, C23 및 C32의 조합인 W1 및 W2)에 응답하여 피크값 저장/비교부들(100, 102 및 104)로부터 출력되는 최대 피크값을 선택적으로 출력하는 멀티플렉서들(86 및 88)로 구성된다.
제5도에 도시된 제1피크값 저장/비교부(100)는 제1트랙 클럭에서 제1피크값(피크1)을 입력단자 IN2를 통해 입력하여 저장하고, 제2트랙 클 럭에서 입력되는 제2피크값(피크2)을 저장된 제1피크값과 비교하여 비교된 결과를 출력한다. 제2피크값 저장부(102)는 제1트랙 클럭에서 비교기로서 동작하고, 제2트랙클럭에서 제2피크값을 입력하여 저장하고, 제3트랙 클럭에서 제3피크값(피크3)을 저장된 제2피크값과 비교하여 비교된 결과를 출력한다. 제1 및 제2피크값 저장/비교부(100)의 인버터(66 및 68)로부터 출력되는 신호가 음수이면 제2피크값이 제1피크값보다 크고, 양수이면 제1피크값이 제2피크값보다 크다.
한편, 제3피크값 저장/비교부(104)는 제3트랙 클럭에서 제3피크값을 입력하여 저장하고, 저장된 제3피크값을 피크 선택부(108)로 출력한다. 마찬가지로, 제1 및 제2피크값 저장/비교부(100 및 102)는 비교/저장동작을 수행한 후, 검출된 피크값을 피크 선택부(108)로 출력한다.
각 D플립플롭(80, 82 또는 84)은 제4d~4f도에 도시된 트랙 클럭의 하강 엣지에서 데이타(D)를 입력하여 래치한 후, 정출력 및 부출력을 통해 각각 제1피크 선택신호(C12, C21, C13, C31, C23 및 C32)를 피크 선택부(108)로 출력한다. 피크 선택부(108)는 피크 선택신호의 다음 식(1)과 같은 논리연산에 의해 얻어진 제2피크 선택신호(W1, W2 및 W3)에 응답하여 입력한 제1피크값, 제1피크값 및 제3피크값중 중간 피크값을 선택하여 출력단자 OUT를 통해 검출된 서보 버스트 신호의 최종 중간 피크값으로서 헤드의 위치를 제어하는 헤드 위치 제어부(미도시)로 출력단자 OUT를 통해 출력한다.
여기서, Cij는 각 i번째 피크값이 j번째 피크값보다 크면 고레벨, 작으면 저레벨이 된다. 예를 들어, 제1피크값이 1.4볼트, 제2피크값이 1.0볼트이고, 제3피크값이 1.2볼트라고 할 때, C12, C13 및 C32는 고레벨이 되고 C21, C23 및 C31는 저레벨이 된다. 그러므로 W1 및 W2는 저레벨이 되고, W3은 고레벨이 된다. 즉, 제3피크값이 최종 중간 피크값으로 출력됨을 알 수 있다. 실제로 W1, W2 및 W3은 서로 독립적이지 않으며 오직 하나의 신호만이 고레벨이 될 수 있다는 특성을 이용하면 제5도에 도시된 바와 같이, 두개의 멀티플렉서(86 및 88)와 W2 및 W3의 두 신호만을 사용하여 원하는 피크값을 선택할 수 있다.
제5도에 도시된 각 피크값 비교/저장부(100, 102 또는 104)에서 피크값을 저장하고, 새로 입력되는 피크값과 이전에 저장된 피크값을 비교하는 동작을 다음과 같이 상세히 설명한다.
먼저, 제1, 2, 3, 4, 5 및 6스위치들은 서보 게이트 신호(SG) 및 트랙 클럭(TCK2 및 TCK3)에 응답하여 스위칭 되며, 각 스위치는 입력되는 신호의 상황에 따라 다음 표1과 같이 동작한다.
표1.에서 상황1은 서보 게이트 신호, 트랙 클럭들이 모두 저레벨인 경우를, 상황2는 서보 게이트 신호와 제1트랙 클럭(TCK1)만 고레벨인 경우, 상황3은 서보 게이트 신호와 제2트랙 클럭(TCK2)만 고레벨인 경우, 상황4는 서보 게이트 신호와 제3트랙 클럭(TCK3)만 고레벨인 경우, 상황5는 서보 게이트 신호만 고레벨인 경우를 각각 나타내며, '0'는 스위치가 온되었음을 'X'는 스위치가 오프되었음을 나타낸다.
즉, 상황1에서는 S11, S21 및 S31스위치를 모두 오프시키고, 제1, 2 및 3연산 증폭기(60, 62 및 64)가 단위 이득 음궤환이 걸리게 한 상태에서 모든 커패시터를 방전시킨다. 즉, 상황 1은 장치를 초기화시키는 상황이다.
상황2에서, 제1연산 증폭기(60)만 단위 이득 음궤환이 걸리게 하고, 제1피크값이 커패시터(C11 및 C12)에 저장되도록 한다. 이 때, 제2 및 3연산 증폭기(62 및 64)의 궤환은 끊어지고, 비교기로 동작하게 된다(하지만 이 때 C21 및 C31에 저장된 값은 저레벨이므로 이용되지 않는다). 이 상황에서 S13는 온하여 C11 및 C12에 제1피크값이 저장되도록 하고, 비교기로 동작하는 제2피크 저장/비교부(102)의 S22 및 S32는 오프시킨다.
상황3에서, 제2연산 증폭기(62)에만 단위 이득 음궤환이 걸리게 하여 제2피크값이 C21 및 C22에 저장되도록 한다. 제1 및 3연산 증폭기(60 및 64)는 궤환이 없고 비교기로 동작한다. 이 때, C11에 저장된 제1피크값은 입력되는 제2피크값과 비교되어, 비교된 결과가 제1연산 증폭기(60)를 통해 인버터(66)로부터 D플립플롭(80)으로 제2트랙 클럭(TCK2)에 의해 래치된다.
상황4에서, 제3연산 증폭기(64)만 단위 이득 음궤환이 걸리게 하여, 제3피크값이 C31 및 C32에 저장되도록 한다. 이 때, 제1 및 2연산 증폭기(60 및 62)는 궤환이 없고 비교기로 동작한다. 이 때, C11에 저장된 피크값은 입력되는 제3피크값과 비교되고, 비교된 결과가 제1연산 증폭기(60)를 통해 제1인버터(66)로부터 D플립플롭(82)으로 제3트랙 클럭(TCK3)에 의해 래치된다. 마찬가지로, C21에 저장되어 있던 제2피크값은 제3피크값과 비교되고, 비교된 결과는 제2연산 증폭기(62)를 통해 제2인버터(68)로부터 플립플롭(84)으로 제3트랙 클럭(TCK3)에 의해 래치된다
상황5는 저장/비교 동작이 모두 수행된 후에, 제1, 2 및 3피크값들이 출력되는 상황으로, 제1, 2 및 3연산 증폭기들(60, 62 및 64)에 단위 이득 음궤환이 없게 한 상태에서 C11, C21 및 C31에 각각 저장된 피크값이 C12, C22 및 C32를 통해 각각 제1피크값, 제2피크값 및 제3피크값으로 출력된다.
제6도는 본 발명에 의한 서보 버스트 신호 검출장치의 다른 실시예로서 블럭도로서, 제1클럭발생부(120), 제2클럭 발생부(122), 포락선 검파부(124) 및 중간값 검출부(126)로 구성된다.
제6도에 도시된 장치는 제3도에 도시된 피크 검출부(42)를 제외하고 동일한 동작을 수행한다. 즉, 제3도에 도시된 장치는 트랙 클럭 구간마다 서보 버스트 신호의 최대 피크값을 검출하여 중간값 검출부(46)로 출력하지만, 포락선 검파부(envelope detector)(124)는 서보 버스트 신호의 포락선을 검출하고, 검출된 포락선을 중간값 검출부(126)로 출력한다.
중간값 검출부(126)는 트랙클럭에 응답하여 포락선의 중간값을 검출하고, 검출된 중간값을 중간 피크값으로서 헤드 위치 제어부(미도시)로 출력한다.
상술한 바와 같이, 본 발명에 의한 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법은 정현파군(burst sine waveform) 형태의 서보 버스트 신호의 진폭에 잡음이 작용하여 잘못된 피크가 검출될 수 있는 것을 방지하기 위해 피크를 여러개 검출하고, 여러개 검출된 피크들로부터 중간 피크값을 선택함으로서, 잡음에 강하고 그 하드웨어의 구성이 간단한 효과가 있다.

Claims (7)

  1. 자기 디스크 드라이버에서 헤드의 위치를 결정하기 위한 정보로서 플래터 상에 기록된 서보 버스트 신호의 중간 피크값을 검출하여 상기 위치를 제어하는 제어부로 출력하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치에 있어서, 아날로그 형태의 상기 서보 버스트 신호를 입력하여 정형하고, 상기 서보 버스트 신호와 동일한 주기를 갖는 클럭을 출력하는 제1클럭 발생 수단; 입력한 상기 클럭을 디지탈 제어신호에 응답하여 소정수 카운팅하고, 카운팅 동안 한개 발생하는 트랙 클럭을 외부로부터 입력한 서보 게이트 신호에 상응하여 N(N은 3이상의 양의 정수)개 출력하는 제2클럭 발생수단; 상기 서보 버스트 신호를 입력하여 상기 각 트랙 클럭의 구간에서 최대 피크값을 검출하고, 검출된 N개의 최대 피크값들을 출력하는 피크 검출수단; 및 상기 트랙클럭에 응답하여 상기 N개의 최대 피크값들중에서 상기 중간 피크값을 검출하고, 검출된 상기 중간 피크값을 상기 제어부로 출력하는 중간값 검출수단을 구비하는 것을 특징으로 하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치.
  2. 제1항에 있어서, 상기 중간값 검출 수단은 상기 서보 게이트 신호 및 상기 N개의 트랙 클럭들에 응답하여, 각각이 상기 최대 피크값을 입력하여 저장한 후 이전에 입력한 최대 피크값과 새로 입력되는 최대 피크값을 서로 비교하고, 비교된 결과 및 저장한 상기 최대 피크값을 출력하는 N개의 피크값 저장/비교수단들; 입력한 상기 비교된 결과들을 상기 트랙 클럭들에 응답하여 래치하고, 래치된 신호를 피크 선택신호로서 출력하는 선택신호출력수단; 및 상기 피크값 저장/비교수단들로부터 입력한 상기 피크값들을 상기 피크 선택신호에 응답하여 선택적으로 상기 중간 피크값으로서 출력하는 피크 선택수단을 구비하는 것을 특징으로 하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치.
  3. 제2항에 있어서, 상기 피크값 저장/비교수단들에서 각 피크값 저장/비교 수단은 비반전 입력단자는 기준 전위와 연결되고, 출력단자로 저장된 상기 피크값 또는 상기 비교된 결과를 출력하는 연산 증폭기; 상기 연산 증폭기의 반전 입력단자와 일측이 연결되는 제1커패시터; 상기 피크 검출수단으로부터의 상기 최대 피크값을 상기 제1커패시터의 타측에 선택적으로 공급하는 제1스위치; 제2커패시터; 상기 제2커패시터의 일측과 상기 연산 증폭기의 반전 입력단자를 선택적으로 연결시키는 제2스위치; 상기 연산 증폭기의 반전 입력단자를 그의 출력단자와 선택적으로 연결시키는 제3스위치; 상기 제2커패시터의 타측과 상기 연산 증폭기의 출력단자를 선택적으로 연결하는 제4스위치; 상기 제2커패시터의 타측과 기준 전위 사이를 선택적으로 연결시키는 제5스위치; 상기 제1커패시터의 타측과 기준 전위를 선택적으로 연결시키는 제6스위치; 및 상기 연산 증폭기의 출력을 반전하여 상기 선택신호출력수단으로 출력하는 인버터를 구비하고, 상기 제1, 2, 3, 4, 5 및 6스위치들은 상기 서보 게이트 신호 및 상기 트랙 클럭에 응답하여 스위칭되는 것을 특징으로 하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치.
  4. 제2항에 있어서, 상기 선택신호 출력수단은 상기 피크값 저장/비교 수단들로부터 출력되는 신호를 데이타 입력하고, 상기 트랙 클럭을 클럭입력하여, 정출력 및 부출력으로 상기 피크 선택신호를 출력하는 N개의 D플립플롭을 구비하는 것을 특징으로 하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치.
  5. 제2항에 있어서, 상기 피크 선택수단은 상기 피크 선택신호에 응답하여 상기 피크값 저장/비교 수단들로부터 출력되는 상기 최대 피크값을 선택적으로 출력하는 멀티플렉서들을 구비하는 것을 특징으로 하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치.
  6. 자기 디스크 드라이버에서 헤드의 위치를 결정하기 위한 정보로서 플래터 상에 기록된 서보 버스트 신호를 검출하는 자기 디스크 드라이버의 서보 버스트 신호 검출 방법에 있어서, 외부에서 디지탈 제어 신호를 인가하여 피크값이 검출되는 구간을 결정하는 단계; 상기 각 구간별로, 아날로그 형태인 상기 서보 버스트 신호의 최대 피크값을 검출하는 단계; 및 검출된 상기 최대 피크값들중 중간 피크값을 결정하는 단계를 구비하는 것을 특징으로 하는 자기 디스크 드라이버의 서보 버스트 신호 검출 방법.
  7. 자기 디스크 드라이버에서 헤드의 위치를 결정하기 위한 정보로서 플래터 상에 기록된 서보 버스트 신호의 중간 피크값을 검출하여 상기 위치를 제어하는 제어부로 출력하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치에 있어서, 아날로그 형태의 상기 서보 버스트 신호를 입력하여 정형하고, 상기 서보 버스트 신호와 동일한 주기를 갖는 클럭을 출력하는 제1클럭 발생 수단; 입력한 상기 클럭을 디지탈 제어신호에 응답하여 소정수 카운팅하고, 카운팅 동안 한개 발생하는 트랙 클럭을 외부로부터 입력한 서보 게이트 신호에 상응하여 N(N은 3이상의 양의 정수)개 출력하는 제2클럭 발생수단; 상기 서보 버스트 신호를 입력하여 포락선을 검파하고, 검파된 포락선을 출력하는 포락선 검파 수단; 및 상기 트랙클럭에 응답하여 상기 포락선의 중간값을 검출하고, 검출된 상기 중간값을 상기 중간 피크값으로서 상기 제어부로 출력하는 중간값 검출수단을 구비하는 것을 특징으로 하는 자기 디스크 드라이버의 서보 버스트 신호 검출 장치.
KR1019960020354A 1996-06-07 1996-06-07 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법 KR100213205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020354A KR100213205B1 (ko) 1996-06-07 1996-06-07 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020354A KR100213205B1 (ko) 1996-06-07 1996-06-07 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR980004808A KR980004808A (ko) 1998-03-30
KR100213205B1 true KR100213205B1 (ko) 1999-08-02

Family

ID=19461102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020354A KR100213205B1 (ko) 1996-06-07 1996-06-07 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100213205B1 (ko)

Also Published As

Publication number Publication date
KR980004808A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5790613A (en) Cycle slip detector and phase locked loop circuit and digital signal reproducing apparatus using the same
US5006819A (en) Track and hold phase locked loop circuit
US6100829A (en) Method and apparatus for a digital peak detection system including a countdown timer
US4626933A (en) Method and apparatus for qualifying data
JPH07508149A (ja) デジタルパルス検出器
JP3968525B2 (ja) 位相同期回路および情報再生装置
US4769613A (en) Digitalized amplitude detection circuit for analog input signal
US6002542A (en) Magnetic disc read head positioning device and method
KR100213205B1 (ko) 자기 디스크 드라이버의 서보 버스트 신호 검출 장치 및 방법
KR101067580B1 (ko) 위상 오차 판정 방법 및 디지털 ｐｌｌ 장치
US20020131190A1 (en) Clock divider with error detection and reset capabilities
US6781938B2 (en) Expected value generation unit and a data reproduction apparatus
US6839195B2 (en) Method and apparatus for enhanced phase alignment for direct access storage device (DASD)
JPH097304A (ja) ディジタル信号再生装置
US6804074B2 (en) PLL circuit and recording and playback apparatus using same
JPS61236596A (ja) 電子楽器の音源回路
US7289406B2 (en) Writable area detection device for optical recording/reproducing apparatus and method thereof
EP0700045A2 (en) Reference clock generation circuit
US6313962B1 (en) Combined read and write VCO for DASD PRML channels
JP2940406B2 (ja) 位相比較回路及びｐｌｌ回路
JPS59209084A (ja) モ−タの制御装置
US7272087B2 (en) Circuit and method for detecting address in pre-groove (ADIP) signal in wobble detection system of optical disc apparatus
KR920005271B1 (ko) 재생 fm 신호를 이용한 vtr 포맷트 판별 직접회로
JP2560821B2 (ja) データ記憶装置の試験装置
JPH08167845A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee