KR100213192B1 - 비디오 앰플리파이어 - Google Patents

비디오 앰플리파이어 Download PDF

Info

Publication number
KR100213192B1
KR100213192B1 KR1019960000871A KR19960000871A KR100213192B1 KR 100213192 B1 KR100213192 B1 KR 100213192B1 KR 1019960000871 A KR1019960000871 A KR 1019960000871A KR 19960000871 A KR19960000871 A KR 19960000871A KR 100213192 B1 KR100213192 B1 KR 100213192B1
Authority
KR
South Korea
Prior art keywords
data
adjustment
contrast
contrast adjustment
sub
Prior art date
Application number
KR1019960000871A
Other languages
English (en)
Other versions
KR970060899A (ko
Inventor
정재천
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960000871A priority Critical patent/KR100213192B1/ko
Publication of KR970060899A publication Critical patent/KR970060899A/ko
Application granted granted Critical
Publication of KR100213192B1 publication Critical patent/KR100213192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/648—Video amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Receiver Circuits (AREA)
  • Picture Signal Circuits (AREA)

Abstract

각 기능의 조정을 I2C에 의해 수행하는 개선된 비디오 프리앰플리파이어가 개시된다.
본 발명에 따른 비디오 앰플리파이어는 비디오 신호의 콘트라스트 조정, 휘도 조정, 그리고 서브 콘트라스트 조정을 위한 데이터들, 온스크린 디스플레이 데이터의 콘트라스트 조정을 위한 데이터 및 이들 데이터들을 저장할 기억 장소의 어드레스들이 실린 I2C 데이터를 수신하고 이로부터 각각의 데이터 및 어드레스를 분리하여 출력하는 I2C 인터페이스부; 상기 I2C 인터페이스부에서 출력되는 데이터 및 어드레스들을 수신하고, 수신된 데이터들 및 이들에 상응하는 조정값들을 디코딩하여 해당 어드레스를 갖는 기억 장소들에 저장하는 디코더 및 메모리부; 상기 디코더 및 메모리부의 각 기억 장소에 저장된 디지탈 데이터를 아날로그 조정 값으로 변환시켜 출력하는 디지탈 아날로그 변환부; 및 상기 디지탈 아날로그 변환부에서 출력되는 콘트라스트 조정값, 휘도 조정값, 그리고 서브 콘트라스트 조정값에 상응하여 상기 비디오 신호의 콘트라스트 조정, 휘도 조정, 그리고 서브 콘트라스트 조정을 수행하고, 온스크린 디스플레이 콘트라스트 조정값에 상응하여 상기 온스크린 디스플레이 데이터의 콘트라스트 조정을 수행하며, 그리고 조정된 비디오 신호와 조정된 온스크린 디스플레이 데이터를 중첩시켜 출력하는 비디오 앰플리파이어부를 포함하는 함을 특징으로 한다.
본 발명에 따른 비디오 앰플리파이어는 I2C 인터페이스를 채용함으로써 외부 조정 단자 및 이들을 위해 제공되는 외부 핀이 필요없게 되는 효과가 있다.

Description

비디오 앰플리파이어
제1도는 본 발명에 따른 비디오 앰플리파이어의 구성을 보이는 블록도이다.
제2도는 제1도에 도시된 I2C 인터페이스부에 입력되는 데이터의 포맷을 보이는 도면이다.
제3도는 제1도에 도시된 비디오 앰플리파이어부에 있어서 R Video에 관계된 부분의 상세한 구성을 보이는 블록도이다.
본 발명은 R/G/B 비디오 앰플리파이어에 관한 것으로서 더욱 상세하게는 각 기능의 조정을 I2C에 의해 수행하는 개선된 비디오 앰플리파이어에 관한 것이다.
R/G/B 비디오 앰플리파이어는 모니터에의 디스플레이를 위해 비디오 신호를 증폭하는 것이다.
이러한 R/G/B 비디오 앰플리파이어는 콘트라스트(contrast) 조정, 화면의 밝기를 조정하는 휘도(bright) 조정, 게인의 미세 조정을 위한 서브 콘트라스트 조정, 온 스크린 디스플레이의 게인을 조정하기 위한 온 스크린 디스플레이 콘트라스트 조정을 필요로 한다.
종래의 비디오 앰플리파이어는 이를 위하여 콘트라스트 조정 단자, 휘도 조정 단자, 서브 콘트라스트 조정 단자, 온 스크린 디스플레이 콘트라스트 조정 단자 등 여러 개의 조정 포인트 및 외부 핀을 필요로 한다.
이러한 종래의 비디오 앰플리파이어는 수동적인 조정에 의한 조작성의 부족 및 외부 구성 부품의 구비에 의한 원가 부담 등의 문제점을 초래한다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서 외부 조정 단자나 내부 조정 포인트를 필요로 하지 않는 간단한 구성의 R/G/B 비디오 앰플리파이어를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하는 본 발명에 따른 비디오 앰플리파이어는 비디오 신호의 콘트라스트 조정, 휘도 조정, 그리고 서브콘트라스트 조정을 위한 데이터들, 온 스크린 디스플레이 데이터의 콘트라스트 조정을 위한 데이터 및 이들 데이터들을 저장할 기억 장소의 어드레스들이 실린 I2C 데이터를 수신하고 이로부터 각각의 데이터 및 어드레스를 분리하여 출력하는 I2C 인터페이스부; 상기 I2C 인터페이스부에서 출력되는 데이터 및 어드레스들을 수신하고, 수신된 데이터들 및 이들에 상응하는 조정값들을 디코딩하여 해당 어드레스를 갖는 기억 장소들에 저장하는 디코더 및 메모리부; 상기 디코더 및 메모리부의 각 기억 장소에 저장된 디지탈 데이터를 아날로그 조정 값으로 변환시켜 출력하는 디지탈 아날로그 변환부; 및 상기 디지탈 아날로그 변환부에서 출력되는 콘트라스트 조정값, 휘도 조정값, 그리고 서브 콘트라스트 조정값에 상응하여 상기 비디오 신호의 콘트라스트 조정, 휘도 조정, 그리고 서브 콘트라스트 조정을 수행하고, 온스크린 디스플레이 콘트라스트 조정값에 상응하여 상기 온스크린 디스플레이 데이터의 콘트라스트 조정을 수행하며, 그리고 조정된 비디오 신호와 조정된 온스크린 디스플레이 데이터를 중첩시켜 출력하는 비디오 앰플리파이어부를 포함함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 본 발명에 따른 비디오 앰플리파이어의 구성을 보이는 블록도이다. 제1도에 도시된 장치는 I2C 인터페이스부(10), 디코더 및 메모리부(12), 디지탈 아날로그 변환부(14), 비디오 앰플리파이어부(16)를 구비한다.
I2C 인터페이스부(10)는 I2C 신호를 수신하고 이를 디코딩하여 비디오 신호의 콘트라스트 조정, 휘도 조정, 서브 콘트라스트 조정을 위한 데이터들과 온 스크린 디스플레이 데이터의 콘트라스트 조정을 위한 데이터 및 이들을 저장하는 기억 장소를 지정하는 어드레스들을 출력하는 기능을 수행한다.
디코더 및 메모리부(12)는 I2C 인터페이스부(10)에서 출력되는 데이터 및 어들레스들을 수신하고, 수신된 데이터에 상응하는 조정 값을 디코딩하여 해당 어드레스를 갖는 기억 장소에 저장하는 기능을 수행한다. 제1도에 도시된 예에 있어서 Contrast control 데이터는 어드레스 0에 저장되고, R-Sub contrast control 데이터는 어드레스 1에 저장되고, G-Sub contrast control 데이터는 어드레스 2에 저장되고, B-Sub contrast control 데이터는 어드레스 3에 저장된다.
마찬가지로, OSD contrast control 데이터는 어드레스 4에 저장되고, Bright control 데이터는 어드레스 5에 저장된다.
디지탈 아날로그 변환부(14)는 디코더 및 메모리부(12)의 각 기억 장소에 저장된 디지탈 데이터를 아날로그 조정 값으로 변환시켜 출력하는 기능을 수행한다. 제1도에 도시된 예에 있어서는 어드레스 0에 저장된 contrast control 데이터, 어드레스 1에 저장된 R-Sub contrast control 데이터, 어드레스 2에 저장된 G-Sub contrast control 데이터, 어드레스 3에 저장된 B-Sub contrast control 데이터, 어드레스 4에 저장된 OSD contrast control 데이터, 그리고 어드레스 5에 저장된 Bright control 데이터가 각각에 상응하는 아날로그 조정값들로 변환되어 출력된다.
비디오 앰플리파이어부(16)는 디지탈 아날로그 변환부(16)에서 출력되는 각각의 아날로그 조정 값에 상응하여 비디오 신호의 콘트라스트 조정, 휘도 조정, 그리고 서브 콘트라스트 조정, 온스크린 디스플레이 데이터의 디스플레이 콘트라스트 조정을 수행하고, 조정된 비디오 신호와 조정된 온스크린 디스플레이 데이터를 중첩시켜 출력한다.
제2도는 제1도에 도시된 장치에 있어서 사용된 I2C신호의 데이터 포맷을 보이는 도면이다. I2C신호는 도시되지 않은 마이크로 프로세서로부터 제공되며, 시리얼 클럭 신호(SCL)와 시리얼 데이터(SDL)를 갖는다.
제2도에 있어서 STA(20)는 데이터의 전송 개시를 알리는 스타트 코드이고, STP(22)는 데이터의 전송 종료를 알리는 스톱 코드이다.
AKC(24)는 정확한 데이터의 전송을 위한 승인용 패리티이다.
R/W(26)가 하이이면 독출 모드로서 I2C 인터페이스부(10)로부터 마이크로 프로세서로의 데이터 전송을 의미하고, 로우이면 기입 모드로서 마이크로 프로세서로부터 I2C 인터페이스부(10)로의 데이터 전송을 의미한다.
슬레이브 어드레스(28)는 여러 개의 부속된 집적 회로 중에서 특정한 집적 회로의 어드레스를 나타낸다. 또한, 서브 어드레스(30)는 슬레이브 어드레스(28)에 의해 지정된 집적 회로에서 특정한 기능 블록의 어드레스를 나타낸다.
데이터 어드레스(32)는 서브 어드레스(30)에 의해 지정된 기능 블록에 설정된 조정 데이터를 나타낸다.
예를 들면, 제1도에 있어서 슬레이브 어드레스(28)는 1000100로서 비디오 앰플리파이어부(16)를 나타내는 것이고, 서브 어드레스(30)는 10로서 G SUB 콘트라스트 조정 블록을 나타내는 것이고, 그리고 데이터 어드레스(32)는 100이므로 256 스텝 중에서 9번째의 스텝을 나타내고 있다.
즉, 서브 어드레스(30)가 지정한 G 서브 콘트라스트의 전압 조정 범위가 0~4V이라면 0.14V에 해당하는 전압으로 설정될 수 있다.
이와 같이 본 발명에 따른 비디오 앰플리파이어는 마이크로 프로세서에서 전송되는 조정 데이터에 의해 각 기능이 조정되므로 외부의 조정 단자 및 이들을 입력하기 위한 핀이 필요 없게 된다.
제3도는 제1도에 도시된 비디오 앰플리파이어부(16)에 있어서 R Video에 관계된 부분의 구성을 보이는 블럭도이다. 제3도에 도시된 장치는 콘트라스트 감쇠기(30), 콘트라스트 제어부(32), 서브 콘트라스트 감쇠기(34), 서브 콘트라스트 제어부(36), 차동증폭기(38, 40), 트랜스콘덕턴스 변환기(42), 클램프 게이트(44), 블랭킹 게이트(46)를 포함한다.
제3도에 도시된 장치는 R Video 신호를 입력하고 그성의 휘도(bright), 콘트라스트(contrast)를 조정하여 출력한다. 콘트라스트 조정은 메인 조정과 서브 조정으로 나뉘어 지며, 메인 조정은 Contrast control 신호에 의해 수행되고, 서브 조정은 Sub Contrast control신호에 의해 수행된다.
휘도 조정은 Bright control 신호에 의해 수행된다. Clamp_cap 신호는 클램프 전위를 잡기 위해 소요되는 신호이고, BlankGate input 신호는 블랭크 구간을 지정하기 위한 신호이며, ClampGate input 신호는 클램프 구간을 지정하기 위한 신호이다.
제3도에 도시된 장치의 동작을 상세히 설명한다. 콘트라스트 감쇠기(30)와 콘트라스트 제어부(32)는 메인 콘트라스트 조정을 수행한다. 콘트라스트 감쇠기(30)은 입력된 R Video 신호의 피크-피크치를 조정함으로서 콘트라스트를 조정한다. 콘트라스트 제어부(32)는 Contrast control 신호에 따라 콘트라스트 감쇠기(30)의 감쇠량을 제어한다.
서브 콘트라스트 감쇠기(34)와 서브 콘트라스트 제어부(36)는 서브 콘트라스트 조정을 수행한다. 서브 콘트라스트 감쇠기(34)는 콘트라스트 감쇠기(30)를 통하여 메인 콘트라스트가 조정된 신호의 콘트라스트를 미세 조정한다. 서브 콘트라스트 제어부(36)는 Sub Contrast control 신호에 따라 서브 콘트라스트 감쇠기(34)의 감쇠량을 제어한다.
제2차동증폭기(40)는 콘트라스트 조정된 신호와 클램프 레벨과의 차를 증폭하여 출력한다. 제2차동증폭기(40)의 일측 입력으로서 Clamp_cap신호가 제공되어 클램프 레벨을 잡게 된다.
제1차동증폭기(38)는 콘트라스트 조정된 신호와 클램프 레벨과의 차를 증폭하여 트랜스 콘덕턴스 변환기(42)의 일측 입력으로 제공한다. 트랜스 콘덕턴스 변환기(42)의 타측 입력으로서는 Bright control 신호가 인가된다. 따라서, 트랜스 콘덕턴스 변환기(42)의 출력은 차동증폭기(38, 40)으로 궤환되어 휘도 레벨을 조정하게 된다.
클램프 게이트(44)는 ClampGate input 신호에 따라 클램프 구간을 제어하고, 블랭킹 게이트(46)는 BlankGate input 신호에 따라 블랭킹 구간을 제어한다.
제3도에는 도시되지 않았지만 OSD input신호는 통상의 방법에 의해 Video 신호에 중첩된다. 즉, OSD 신호의 피크 전위와 비디오 신호를 OSD input 신호(디지탈 신호)에 의해 절환하여 선택적으로 출력함에 의해 OSD 신호를 비디오 신호에 중첩시킬 수 있다.
OSD contrsat 신호는 OSD신호의 레벨을 제어하기 위한 것으로서 비디오 신호와 절환되는 OSD신호의 피크 전위를 제어한다.
상술한 바와 같이 본 발명에 따른 비디오 앨플리파이어는 I2C 인터페이스를 채용함으로써 외부 조정 단자 및 이들을 위해 제공되는 외부 핀이 필요 없게 되는 효과가 있다.

Claims (1)

  1. 비디오 신호와 온스크린 디스플레이 데이터를 수신하고, 이들을 중첩시켜 출력하는 비디오 앰플리파이어에 있어서, 비디오 신호의 콘트라스트 조정, 휘도 조정, 그리고 서브 콘트라스트 조정을 위한 데이터들, 온 스크린 디스플레이 데이터의 콘트라스트 조정을 위한 데이터 및 이들 데이터들을 저장할 기억 장소의 어드레스들이 실린 I2C 데이터를 수신하고 이로부터 각각의 데이터 및 어드레스를 분리하여 출력하는 I2C 인터페이스부 ; 상기 I2C 인터페이스부에서 출력되는 데이터 및 어드레스들을 수신하고, 수신된 데이터들 및 이들에 상응하는 조정값들을 디코딩하여 해당 어드레스를 갖는 기억 장소들에 저장하는 디코더 및 메모리부; 상기 디코더 및 메모리부의 각 기억 장소에 저장된 디지탈 데이터를 아날로그 조정 값으로 변환시켜 출력하는 디지탈 아날로그 변환부; 및 상기 디지탈 아날로그 변환부에서 출력되는 콘트라스트 조정값, 휘도 조정값, 그리고 서브 콘트라스트 조정값에 상응하여 상기 비디오 신호의 콘트라스트 조정, 휘도 조정, 그리고 서브 콘트라스트 조정을 수행하고, 온스크린 디스플레이 콘트라스트 조정값에 상응하여 상기 온스크린 디스플레이 데이터의 콘트라스트 조정을 수행하며, 그리고 조정된 비디오 신호와 조정된 온스크린 디스플레이 데이터를 중첩시켜 출력하는 비디오 앰플리파이어부를 포함하는 비디오 앰플리파이어.
KR1019960000871A 1996-01-17 1996-01-17 비디오 앰플리파이어 KR100213192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000871A KR100213192B1 (ko) 1996-01-17 1996-01-17 비디오 앰플리파이어

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000871A KR100213192B1 (ko) 1996-01-17 1996-01-17 비디오 앰플리파이어

Publications (2)

Publication Number Publication Date
KR970060899A KR970060899A (ko) 1997-08-12
KR100213192B1 true KR100213192B1 (ko) 1999-08-02

Family

ID=19449590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000871A KR100213192B1 (ko) 1996-01-17 1996-01-17 비디오 앰플리파이어

Country Status (1)

Country Link
KR (1) KR100213192B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466531B1 (ko) * 1998-03-27 2005-04-06 삼성전자주식회사 아이아이씨 제어방식에 따른 자동 명암조절장치
KR19990081201A (ko) * 1998-04-27 1999-11-15 윤종용 아이아이씨 제어방식에 따른 비디오 신호 이득 및컷오프 레벨조절장치

Also Published As

Publication number Publication date
KR970060899A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
US5303055A (en) Method and apparatus to improve a video signal
CA2188707C (en) System providing freeze of closed captioning data
EP0488745B1 (en) Caption VCR and method of displaying a caption signal in the caption VCR
CA2081762C (en) Method and apparatus to improve a video signal
US6437829B1 (en) Alignment of cathode ray tube displays using a video graphics controller
EP0392833A1 (en) Apparatus for digitally controlling the D.C. value of a processed signal
WO1998032277A9 (en) Alignment of cathode ray tube displays using a video graphics controller
KR100213192B1 (ko) 비디오 앰플리파이어
KR0176783B1 (ko) 프로젝션 티브이의 컨버젼스 보정방법
JPH09281943A (ja) 輝度特性可変装置
US7030936B2 (en) Pedestal level control circuit and method for controlling pedestal level
JP2957824B2 (ja) 液晶映像表示装置の階調補正回路
JP5132081B2 (ja) 表示装置
JP2754589B2 (ja) ディジタルγ補正回路
JP3406943B2 (ja) 表示制御方法及び装置と表示装置
KR950007155Y1 (ko) Tv의 가변 출력용 잭 터미날
KR970009454B1 (ko) Osd(on screen display) 신호발생장치
KR0173688B1 (ko) 텔리텍스트의 페이지 디스플레이 방법
KR960016436B1 (ko) 텔레비젼 수상기의 캡션신호 자동 조절장치
KR980013451A (ko) 색 보정을 위한 감마 보정 회로
GB2058512A (en) Television cameras
JP3139471B2 (ja) マルチスキャンディスプレイ
KR200164978Y1 (ko) 영상신호 디스플레이장치
KR19990074284A (ko) 영상표시기기의 색온도 제어장치
KR100197610B1 (ko) 감마보정장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee