KR100213007B1 - Sound expanding circuit - Google Patents
Sound expanding circuit Download PDFInfo
- Publication number
- KR100213007B1 KR100213007B1 KR1019920025915A KR920025915A KR100213007B1 KR 100213007 B1 KR100213007 B1 KR 100213007B1 KR 1019920025915 A KR1019920025915 A KR 1019920025915A KR 920025915 A KR920025915 A KR 920025915A KR 100213007 B1 KR100213007 B1 KR 100213007B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- sound
- output
- serial
- buffers
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
사운드신장회로는 시간압축방식에 의하여 처리된 신호에 대한 디코딩시스템에 있어서 출력되는 스테레오출력의 갯수에 관계없이 이용되는 복수의 버퍼사이즈를 불연속적으로 인가되는 패킷단위의 사운드를 저장하고 있는 메모리로 부터 연속적으로 사운드를 출력할 수 있도록 설정하여 사운드를 신장하기 위한 것이다. 이를 위하여 직렬형태로 인가되는 패킷단위의 사운드데이터를 병렬형태로 변환하여 출력하는 직/병렬변환기; 직/병렬변환기에서 출력되는 데이터를 저장하고 직/병렬변환기로 부터 데이터가 출력되지 않는 경우에는 독출모드로 제어되는 메모리; 메모리에서 출력되는 데이터를 직렬형태로 변환하여 출력하기 위한 병/직렬변환기; 복수개의 버퍼를 구비하여 상기 병/직렬변환기로 부터 출력되는 데이터를 교번으로 저장하고 독출하는 저장수단; 병/직렬변환기의 출력신호가 저장수단의 복수개의 버퍼에 교번 저장될 수 있도록 출력신호를 선택적으로 전달하기 위한 제1선택수단; 저장수단의 복수개의 버퍼로 부터 출력되는 데이터를 교번적으로 출력되도록 선택하여 사운드가 연속적으로 출력되도록 하기 위한 제2선택수단을 포함하도록 구성된다.The sound extension circuit is provided from a memory that stores sound of a packet unit discontinuously applied a plurality of buffer sizes used in a decoding system for a signal processed by a time compression method, regardless of the number of stereo outputs. This is to extend the sound by setting the sound to be output continuously. For this purpose, a serial / parallel converter for converting and outputting the sound data of the unit of the packet applied in a serial form in parallel form; A memory for storing data output from the serial / parallel converter and controlling the read mode when data is not output from the serial / parallel converter; A parallel / serial converter for converting and outputting data output from the memory into a serial form; Storage means having a plurality of buffers to alternately store and read data output from the bottle / serial converter; First selection means for selectively transferring the output signal so that the output signal of the parallel / serial converter can be alternately stored in a plurality of buffers of the storage means; And second selection means for selecting to alternately output data output from the plurality of buffers of the storage means so that the sound is continuously output.
Description
제1도는 본 발명에 따른 회로도이다.1 is a circuit diagram according to the present invention.
제2a~c도는 사운드출력포맷을 나타낸 파형도이다.2a to c are waveform diagrams showing the sound output format.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 직/병렬변환기 20 : 메모리10: serial / parallel converter 20: memory
30, 50, 100, 110 : 제어용 스위치 40 : 병/직렬변환기30, 50, 100, 110: Control switch 40: Bottle / serial converter
60, 70, 80, 90 : 제1~4버퍼 120 : 저장수단60, 70, 80, 90: first to fourth buffer 120: storage means
본 발명은 시간압축방식에 의하여 처리된 신호에 대한 디코딩시스템에 있어서 사운드의 시간신장회로에 관한 것으로, 특히 패킷단위로 불연속적으로 인가되는 사운드신호를 연속적으로 출력되도록 하여 시간신장을 하기 위한 사운드 시간신장회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time extension circuit of sound in a decoding system for a signal processed by a time compression method. In particular, a sound time for time extension by continuously outputting sound signals applied discontinuously in packet units. It relates to an extension circuit.
시간압축방식 및 신장방식에 의하여 신호처리를 하는 시스템으로 시분할 다중방식으로 이루어지는 MAC(Multiplexed Anglog Component)방식의 텔레비젼수신장치를 들수 있다. 이는 12GHz 대역의 표준텔리비젼 위성방송용으로 개발된 것으로, 데이터 전송방법에 따라 D-MAC, D2-MAC, C-MAC 그리고 B-MAC방식으로 구분된다. 이중 D2-MAC방식은 사운드 및 데이터를 패킷단위로 전송하는데, 전송할 수 있는 사운드의 양은 4개의 고품위 또는 8개의 중품위사운드가 된다. 즉 고품위와 중품위의 사운드는 샘플링주파수에 차이가 있는데, 고품위로 사운드를 전송할 경우에는 최대 4개의 사운드를 전송할 수 있고 중품위사운드로 전송할 경우에는 최대 8개의 사운드를 전송할 수 있다는 것이다. 이 때 1개 또는 서로 다른 2개의 스테레오사운드를 동시에 전송할 수 있다. 상기 서로 다른 2개의 스테레오사운드가 전송되는 경우는 예를 들어 1개의 사운드는 영어로 다른 1개의 사운드는 독어가 출력되는 경우를 말한다.As a system for signal processing by a time compression method and a decompression method, there is a television receiver of a multiplexed Anglog Component (MAC) system which is a time division multiple system. It is developed for the standard television satellite broadcasting of 12GHz band, and is classified into D-MAC, D2-MAC, C-MAC and B-MAC according to the data transmission method. D2-MAC transmits sound and data in packet units, and the amount of sound that can be transmitted is four high quality or eight medium quality sounds. That is, the sound of high quality and medium quality has a difference in sampling frequency. When transmitting high quality sound, up to 4 sounds can be transmitted, and when transmitting with medium quality sound, up to 8 sounds can be transmitted. At this time, one or two different stereo sounds can be transmitted simultaneously. When two different stereo sounds are transmitted, for example, one sound is in English and the other sound is in German.
이와 같은 사운드는 패킷단위로 불연속적으로 인가되는 데, 사운드의 시간신장시 이를 연속적으로 출력되도록 하기 위해서는 패킷단위로 인가되는 사운드를 저장하는 메모리로 부터 일정한 속도로 데이터를 독출하여야 한다. 그런데 일반적인 메모리는 데이터를 기록할 때 독출를 동시에 할 수 없으므로 패킷데이터가 입력될 때는 메모리에 저장된 데이터를 독출하는 것이 불가능하므로 일정한 속도로 데이터를 출력하기는 어렵다.Such sound is discontinuously applied in units of packets. In order to continuously output the sound at time extension, data must be read at a constant speed from a memory storing the sound applied in units of packets. However, since a general memory cannot read data simultaneously when writing data, it is difficult to read data stored in the memory when packet data is input, and thus it is difficult to output data at a constant speed.
따라서 본 발명의 목적은 시간압축방식에 의하여 처리된 신호에 대한 디코딩시스템에 있어서 출력되는 스테레오출력의 갯수에 따라 관계없이 이용되는 복수의 버퍼사이즈를 불연속적으로 인가되는 패킷단위의 사운드를 저장하고 있는 메모리로 부터 연속적으로 사운드를 출력할 수 있도록 설정하여 사운드를 신장하기 위한 사운드신장회로를 제공함에 있다.Accordingly, an object of the present invention is to store the sound of a packet unit discontinuously applied a plurality of buffer sizes used regardless of the number of stereo outputs output in a decoding system for a signal processed by a time compression method. Sound extension circuit is provided to extend sound by setting to output sound continuously from memory.
상기 목적을 달성하기 위하여 본 발명은 직렬형태로 인가되는 패킷단위의 사운드데이터를 병렬형태로 변환하여 출력하는 직/병렬변환기와, 상기 직/병렬변환기에서 출력되는 데이터를 저장하고 상기 직/병렬변환기로 부터 데이터가 출력되지 않는 경우에는 독출모드로 제어되는 메모리와, 메모리에서 출력되는 데이터를 직렬형태로 변환하여 출력하기 위한 병/직렬변환기를 구비하여 시간압축방식에 의하여 처리된 신호를 처리하는 디코딩시스템의 사운드를 신장하기 위한 사운드신장회로에 있어서; 복수개의 버퍼를 구비하여 상기 병/직렬변환기로 부터 출력되는 데이터를 교번으로저장하고 독출하는 저장수단; 상기 병/직렬변환기의 출력신호가 상기 저장수단의 상기 복수개의 버퍼에 교번 저장될 수 있도록 상기 출력신호를 선택적으로 전달하기 위한 제1선택수단; 상기 저장수단의 복수개의 버퍼로 부터 출력되는 데이터를 교번적으로 출력되도록 선택하여 상기 사운드가 연속적으로 출력되도록 하기 위한 제2선택수단을 포함함을 특징으로 한다.In order to achieve the above object, the present invention provides a serial / parallel converter for converting and outputting sound data of a packet unit applied in a serial form into a parallel form, and storing the data output from the serial / parallel converter and storing the serial / parallel converter. Decoding to process the signal processed by the time compression method with a memory controlled in read mode and a parallel / serial converter for converting and outputting the data output from the memory into serial form when data is not output from A sound extension circuit for extending the sound of the system; Storage means having a plurality of buffers to alternately store and read data output from the parallel / serial converter; First selection means for selectively transferring the output signal such that the output signal of the parallel / serial converter can be alternately stored in the plurality of buffers of the storage means; And second selection means for selecting the data output from the plurality of buffers of the storage means to be outputted alternately so that the sound is continuously output.
이어서 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.Next, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 불연속적으로 인가되는 사운드로 부터 2채널 스테레오사운드를 연속적으로 출력하기 위하여 복수개의 버퍼를 구비하고, 구비된 복수개의 버퍼중 한개의 버퍼에 메모리에서 독출된 데이터를 저장한 뒤 상기 복수개의 버퍼중 다른 한개의 버퍼에 메모리에서 독출된 데이터를 저장하는 동안 구비된 복수개의 버퍼중 2개의 버퍼에 저장된 데이터가 동시에 출력되도록 하고 상기 2개의 버퍼 데이터가 모두 출력되면 상기 다른 2개의 버퍼에 저장되었던 데이터가 출력되도록 하면서 동시에 상기 2개의 버퍼에 다시 메모리에서 독출된 데이터가 저장되게 하여 결국 불연속적으로 인가되는 사운드를 연속적으로출력시켜 시간신장을 하기 위한 것이다. 또한 상기 두 버퍼에서 메모리로부터 독출된 데이터를 저장하고 있을 때 불연속적인 패킷단위의 사운드신호가 인가되면 메모리는 독출모드를 중지하고 인가되는 패킷단위의 사운드신호를 기록하게 된다. 따라서 상기 버퍼들은 인가되는 데이터에 대한 기록시간이 저장된 신호의 독출시간보다 빠르게 이루어지도록 제어되어야 하며 버퍼들의 용량 또한 상기 기록시간과 독출시간간의 상관관계를 고려하여 설정한다.The present invention includes a plurality of buffers for continuously outputting two-channel stereo sound from discontinuously applied sound, and after storing the data read from the memory in one of the plurality of buffers provided therein While storing the data read from the memory in the other one of the buffers, the data stored in the two buffers of the plurality of buffers are output at the same time, and when the two buffer data are outputted, the data stored in the other two buffers At the same time, the data read out from the memory are stored in the two buffers at the same time, and thus the time is extended by continuously outputting the sound discontinuously applied. In addition, when the data read from the memory are stored in the two buffers, if a discontinuous packet unit sound signal is applied, the memory stops the read mode and records the applied packet unit sound signal. Therefore, the buffers should be controlled so that the writing time for the applied data is faster than the reading time of the stored signal, and the capacity of the buffers is also set in consideration of the correlation between the writing time and the reading time.
제1도는 본 발명에 따른 장치의 블럭도로서, 2개의 스테레오사운드를 출력하는 경우를 예로 든 것이다.1 is a block diagram of an apparatus according to the present invention, which is an example of outputting two stereo sounds.
제1도의 장치는 패킷단위로 인가되는 직렬형태의 데이터(사운드)가 입력되면 병렬형태로 변환기 위한 직/병렬변환기(10)와, 직/병렬변환기(10)에서 출력되는 데이터를 저장하기 위한 메모리(20)와, 메모리에서 독출되는 데이터를 직렬형태로 변환하기 위한 병/직렬변환기(10)와 메모리(20)가 접속되도록 제어하고 메모리(20)가 독출모드로 설정되면 메모리(20)와 병/직렬변환기(40)가 접속되도록 제어하기 위한 제어용 스위치(30)와, 복수개의 버퍼를 구비하여 병/직렬변환기(40)에서 출력되는 신호를 저장하기 위한 저장수단(120)과, 저장수단(120)에 있는 복수개의 버퍼에 저장될 데이터의 전달을 제어하기 위한 제어용 스위치(50)와, 저장수단(120)에서 출력되는 신호를 주출력신호 및 부출력신호로 각각 출력되도록 하기 위한 제어용스위치(100, 110)로 구성된다.The apparatus of FIG. 1 is a memory for storing data output from the serial / parallel converter 10 and a serial / parallel converter 10 for converting data in parallel when serial data (sound) applied in units of packets is input. 20 and the controller 20 to connect the memory / serial converter 10 and the memory 20 for converting data read out from the memory into a serial form, and when the memory 20 is set to the read mode, Control switch 30 for controlling the serial converter 40 to be connected, a storage means 120 having a plurality of buffers for storing the signal output from the bottle / serial converter 40, and a storage means ( Control switch 50 for controlling the transfer of data to be stored in the plurality of buffers in the 120, and a control switch for outputting the signal output from the storage means 120 as a main output signal and a sub-output signal, respectively ( 100, 110).
특히 저장수단(120)은 주출력신호를 출력하기 위하여 2개의 버퍼(60, 70)를 이용하고, 서브출력신호를 출력하기 위하여 2개의 버퍼(80, 90)를 이용하도록 구성된다.In particular, the storage means 120 is configured to use two buffers 60 and 70 to output the main output signal and to use two buffers 80 and 90 to output the sub output signal.
제2a~c도는 사운드출력포맷을 나타낸 파형도로서, 제2a도는 사운드샘플이 오른쪽(Right)샘플인지 왼쪽(Left)샘플인지를 나타내는 파형도이고, 제2b도는 처리되는 데이터에 대한 파형도이고, 제2c도는 클럭신호의 파형도이다.2a to c are waveform diagrams showing a sound output format, and FIG. 2a is a waveform diagram showing whether a sound sample is a right sample or a left sample, and FIG. 2b is a waveform diagram of data to be processed. 2C is a waveform diagram of a clock signal.
그러면 제1도의 작동을 설명하기로 한다.The operation of FIG. 1 will now be described.
패킷데이터가 입력되면 직렬데이터를 직/병렬변환기(10)를 통해 병렬데이터로 출력한다. 여기서는 출력되는 데이터의 비트는 8비트로 한다. 8비트데이터가 입력되면 메모리(20)는 기록모드로 설정되고, 제어용스위치(30)는 메모리(20)가 직/병렬변환기(10)쪽으로 연결되도록 제어된다. 이 때 메모리(20)는 패킷데이터가 불연속적으로 들어오므로 연속적인 데이터출력을 내기 위한 충분한 데이터가 채워질 때까지 계속 기록모드를 수행한다. 여기서 충분한 데이터가 채워지는 기간은 대략적으로 16패킷의 데이터가 채워지는 시간이다.When the packet data is input, the serial data is output as parallel data through the serial / parallel converter 10. Here, the output data bit is 8 bits. When 8-bit data is input, the memory 20 is set to the recording mode, and the control switch 30 is controlled so that the memory 20 is connected to the serial / parallel converter 10 side. At this time, the memory 20 continuously enters the recording mode until sufficient data for continuous data output is filled because packet data is discontinuously introduced. The period during which sufficient data is filled is approximately the time when 16 packets of data are filled.
메모리(20)에 충분히 데이터가 채워지면, 메모리(20)는 처음 들어온 데이터부터 병/직렬변환기(40)를 통해 직렬데이터로 변환한뒤 저장수단(120)의 제1버퍼(60)과 제3버퍼(80)에 채워넣게 된다. 이를 위하여 제어용스우치(30)는 메모리(20)와 병/직렬변환기(40)을 연결되도록 제어되고, 병/직렬변환기(40)에서 출력되는 데이터가 상기 제1버퍼(60)와 제3버퍼(80)에 채워지도록 제어용스위치(50)는 병/직렬변환기(40)와 제1버퍼(60) 및 제3버퍼(80)이 연결되도록 제어된다. 그러나 병/직렬변환기(40)에서 출력되는 신호를 제1버퍼(60)와 제3버퍼(80)로 동시에 채워 넣을 수 없으므로 제1버퍼(60)를 먼저 채우고 나서 제3버퍼(80)를 채워넣도록 제어용스위치(50)는 제어된다. 이 기간에도 패킷데이터가 입력될 수 있으므로 메모리(20)는 항상 패킷데이터를 받아 들일 준비가 되어 있어야 한다. 이 때 인가되는 패킷단위는 1패킷정도의 데이터가 된다.When enough data is filled in the memory 20, the memory 20 converts the first data from the first data into the serial data through the parallel / serial converter 40 and then the first buffer 60 and the third buffer of the storage means 120. The buffer 80 is filled. To this end, the control switch 30 is controlled to connect the memory 20 and the bottle / serial converter 40, and the data output from the bottle / serial converter 40 is stored in the first buffer 60 and the third buffer. The control switch 50 is controlled so that the bottle / serial converter 40, the first buffer 60, and the third buffer 80 are connected to the 80. However, since the signal output from the bottle / serial converter 40 cannot be simultaneously filled with the first buffer 60 and the third buffer 80, the first buffer 60 is filled first, and then the third buffer 80 is filled. The control switch 50 is controlled to insert. Since packet data can be input even in this period, the memory 20 must always be ready to accept packet data. At this time, the applied packet unit is about one packet of data.
제3ㅂ퍼(80)까지 채우고 나면 주 출력신호는 제어용 스위치(100)를 통해 제1버퍼(60)로 부터 데이터를 출력하고 서브출력신호는 제어용스위치(110)를 통해 제3버퍼(80)로 부터 데이터를 출력한다. 이 때 메모리(20)는 패킷데이터가 인가되지 않으면 계속해서 독출모드로 설정되어 병/직렬변환기(40)를 통해 데이터를 출력하므로 제어용 스위치(50)는 상기 제1버퍼(60), 제3버퍼(80)에 대한 신호전달을 제어했던 것과 같이 제2버퍼(70)를 채우고 다음에 제4버퍼(90)가 채워지도록 제어용스위치(50)를 제어한다. 이 기간에도 패킷데이터가 입력되어 질수 있다. 주 출력신호가 제1버퍼(60)를 서브출력신호가 제3버퍼(80)를 읽어내고 있는 동안 메모리(20)에서 독출된 데이터는 제2버퍼(70)와 제4버퍼(90)를 다 채워넣어야 한다.After the third buffer 80 is filled, the main output signal outputs data from the first buffer 60 through the control switch 100, and the sub output signal is transferred to the third buffer 80 through the control switch 110. Output data from. At this time, if the packet data is not applied, the memory 20 is continuously set to a read mode and outputs data through the parallel / serial converter 40, so that the control switch 50 is the first buffer 60 and the third buffer. The control switch 50 is controlled so that the second buffer 70 is filled and the fourth buffer 90 is filled next as the signal transmission to 80 is controlled. Packet data can also be entered during this period. While the main output signal reads the first buffer 60 and the sub output signal reads the third buffer 80, the data read from the memory 20 passes through the second buffer 70 and the fourth buffer 90. It must be filled in.
그 다음 주출력신호와 서브출력신호가 각각 제1버퍼(60), 제2버퍼(70)에 저장되었던 데이터를 독출하는 것이 끝나면 연속적인 데이터를 출력하기 위해 제어용스위치(100, 110)는 제2버퍼(80)와 제4버퍼(90)에 저장된 데이터를 독출할 수 있도록 제어된다. 이 동안에 다시 메모리(20)에서 독출되는 데이터로 제1버퍼(60)와 제3버퍼(80)를 채워넣도록 제어용스위치(50)는 제어된다.Then, when the main output signal and the sub output signal finish reading the data stored in the first buffer 60 and the second buffer 70, respectively, the control switches 100 and 110 output the continuous data. The data stored in the second buffer 80 and the fourth buffer 90 may be read. During this time, the control switch 50 is controlled to fill the first buffer 60 and the third buffer 80 with data read out from the memory 20 again.
이와 같은 과정을 반복함으로써 연속적인 사운드출력을 얻을 수 있다. 그러나 이와 같은 처리를 위해서는 저장수단(120)에서 사용된 버퍼들의 사이즈설정이 문제가 된다. 본 발명에서는 상술한 과정을 수행하기 위하여 설정되어야 하는 버퍼의 사이즈를 다음과 같이 설정한다.By repeating this process, continuous sound output can be obtained. However, the size of the buffers used in the storage means 120 is a problem for such a process. In the present invention, the size of the buffer to be set to perform the above-described process is set as follows.
D2-MAC에서는 10.125Mbps로 데이터가 입력되는데 1패킷은 1024비트로 구성되어 있다. 그런데 사운드출력은 32kHz사운드 신호를 처리하고, 1샘플당 16비트로 구성되고, Right와 Left를 번갈아 가며 2a~c도와 같은 형태로 출력해야 하므로 저장된 사운드를 독출하는 속도 f0는In D2-MAC, data is input at 10.125Mbps, and one packet consists of 1024 bits. However, since the sound output must process 32kHz sound signal, consist of 16 bits per sample, and output it in the form of 2a ~ c degrees alternately between Right and Left, the speed f 0 to read the stored sound is
가 되므로 1.024MHZ의 클럭신호로 저장수단(120)에서 있는 버퍼들로 부터 저장된 데이터를 읽어내야 한다.Since the data must be read from the buffers in the storage means 120 with a clock signal of 1.024MHZ.
이에 따라 제1, 2, 3, 4버퍼(60~90) 사이즈의 최소값을 구해보면 다음과 같다.Accordingly, the minimum values of the first, second, third, and fourth buffers 60 to 90 are as follows.
버퍼의 사이즈를 m이라 하면 주출력신호가 서브출력신호가 제1버퍼(60)와 제3버퍼(80)를 읽어내는 동안 메모리(20)에서 독출된 데이터로 제2버퍼(70)와, 제4버퍼(90)를 채워넣어야 하는데 이 때 1패킷 데이터가 들어오면 메모리(20)는 이 패킷을 읽어들여야 한다.If the size of the buffer is m, the main output signal is the second buffer 70 and the first buffer as data read from the memory 20 while the sub output signal reads the first buffer 60 and the third buffer 80. 4 buffer 90 must be filled in. At this time, when 1 packet data is received, the memory 20 should read this packet.
따라서 주출력신호가 서브출력신호가 제1버퍼(60)와, 제3버퍼(80)로 부터 독출되는 동안 메모리(20)는 최대 1패킷 데이터를 기록하고, 제2버퍼(70)와 제4버퍼(90)를 채워넣어야 한다.Therefore, while the main output signal is read from the first buffer 60 and the third buffer 80, the memory 20 writes at most one packet data, and the second buffer 70 and the fourth buffer. The buffer 90 must be filled.
제1버퍼(60)와 제3버퍼(80)을 상술한 f0속도인 1.024Mbps 속도로 독출하는데 걸리는 시간은,The time taken to read the first buffer 60 and the third buffer 80 at the 1.00 Mbps speed, which is the f 0 speed described above,
가 되고, 제2버퍼(70)와 제4버퍼(90)를 상술한 바와 같이 10.125Mbps속도로 기록하는데 걸리는 시간은,The time taken to record the second buffer 70 and the fourth buffer 90 at the speed of 10.125 Mbps as described above,
가 되고, 1패킷을 메모리(20)에서 저장하는 데 걸리는 시간은,The time taken to store one packet in the memory 20 is
이 된다. 여기서 상기 (2)~(4)식은 상술한 연속적인 데이터를 출력하기 위하여 다음 (5)식과 같은 등식이 성립되어야 한다.Becomes The equations (2) to (4) should be equal to the following equation (5) in order to output the aforementioned continuous data.
따라서 상기 (5)식은 다음 (6)식과 같이 풀수 있다.Therefore, equation (5) can be solved as follows.
상기 (6)식에 의하여 메모리의 사이즈 m은 8.1보다 큰 값(m8.1)을 가져야 한다고 구해진다. 이로 인하여 m을 홀수개로 하면 버퍼의 내용을 읽어낼 때 제2a도의 Right/Left제어신호의 발생주기가 홀수개의 상태가 되어야 하므로 별도의 Right/Left제어신호를 발생하는 회로의 구성이 복잡하게 된다. 따라서 Right/Left제어신호가 짝수개의 상태가 되도록 하기 위해 상기 메모리사이즈 m은 10을 선택해야 한다. 즉 제1버퍼(60), 제2버퍼(70), 제3버퍼(80), 제4버퍼(90)의 각각 크기를 16비트의 데이터를 10개 저장할 수 있도록 10샘플(즉 20바이트)로 설정하면 된다.According to Equation (6), the size m of the memory should be greater than 8.1. For this reason, when m is an odd number, since the generation period of the Right / Left control signal in FIG. 2a should be an odd number when reading the contents of the buffer, a circuit of generating a separate Right / Left control signal is complicated. Therefore, the memory size m should be selected to 10 so that the right / left control signals are even. That is, the size of each of the first buffer 60, the second buffer 70, the third buffer 80, and the fourth buffer 90 into 10 samples (that is, 20 bytes) to store 10 16-bit data. You can set it.
상술한 바와 같이 본 발명은 시간압축방식에 의하여 처리된 신호에 대한 디코딩시스템에 있어서 패킷단위로 불연속적으로 인가되는 사운드데이터를 복수개의 버퍼로 이루어진 저장수단을 이용하고 이용되는 버퍼의 사이즈를 최적의 상태로 설정하여 불연속적으로 인가되는 데이터를 연속적으로 출력하여 신장할 수 있는 효과가 있다.As described above, the present invention uses a storage means consisting of a plurality of buffers for sound data discontinuously applied in units of packets in a decoding system for a signal processed by a time compression method, and optimizes the size of the buffer used. By setting the state, there is an effect that the data that is applied discontinuously can be continuously output and expanded.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025915A KR100213007B1 (en) | 1992-12-29 | 1992-12-29 | Sound expanding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025915A KR100213007B1 (en) | 1992-12-29 | 1992-12-29 | Sound expanding circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017800A KR940017800A (en) | 1994-07-27 |
| KR100213007B1 true KR100213007B1 (en) | 1999-08-02 |
Family
ID=19347033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025915A KR100213007B1 (en) | 1992-12-29 | 1992-12-29 | Sound expanding circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213007B1 (en) |
-
1992
- 1992-12-29 KR KR1019920025915A patent/KR100213007B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940017800A (en) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278891B1 (en) | Compressed code decoding device and speech decoding device | |
| JPH1065718A (en) | Method for transmitting data and device therefor | |
| US5987418A (en) | Synchronous decoding of packetized audio for different reproduction modes | |
| JPH1065758A (en) | Data transmitting method and device therefor | |
| KR100213007B1 (en) | Sound expanding circuit | |
| JPH1198099A (en) | Method and device for multiplexing data | |
| JPH0630022A (en) | Cell transfer method and cell receiver | |
| IE812305L (en) | Buffering speech signals | |
| KR970705899A (en) | Data communication device | |
| US4833674A (en) | Arrangement for processing received data in TDMA communications system and method therefor a TDMA communications system and method for retrieving received data in a preset order | |
| KR20020062734A (en) | Digital interface device | |
| US6069898A (en) | Data transmitter, data receiver, data communication system, and data communication method | |
| KR0138329B1 (en) | Interface method and apparatus in digital signal process system | |
| JPH0678280A (en) | Transmission method, transmitter and time base expander for digital video signal and digital audio signal | |
| JPH0750648A (en) | Multiple channels asynchronous signal multiplex transmitter | |
| JPH0686244A (en) | Transmitter and receiver for video signal | |
| JP2850817B2 (en) | Signal speed conversion circuit for data highway | |
| SU649153A1 (en) | Arrangement for time-related switching of asynchronous low-and high-speed channels | |
| JP2697629B2 (en) | Speed converter | |
| RU1800618C (en) | Sound signal spectral code converter | |
| SU1453619A1 (en) | Method and system for shaping and receiving television signal for image transmission | |
| JPH0250662B2 (en) | ||
| JPH03254525A (en) | Digital signal processor | |
| JPS63234454A (en) | Reproducing system of sampling clock for decoding | |
| JPH0622287A (en) | Video signal multiplex transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |