KR100212870B1 - 코딩된 물품을 원거리에서 인식하기 위한 전자시스템 및 방법 - Google Patents

Abstract

하나 또는 그 이상의 부호화된 물품류(30)에 대해, 초고주파빔(16,70)을 사용하여 조사기/판독기(I/R) 유닛이 원격적으로 동작하는 전기적 조사/식별(I/I) 시스템이 서술된다. 그 물품류들은 독특한 방법과 탐색순서에 의해 특정지어질 수 있다. I/R(12) 유닛이 물품류(30)에 대해 조사를 하면, 그들중 하나 또는 둘이상은 I/R 유닛으로부터 보내진 부호화된 워드(데이터값)가 물품류내의 하나나 그 이상의 기억장소(54)에 저장된 코드워드와 일치할 때마다 I/R에 응답한다. 모든 가능한 코드워드와 그 위치의 탐색이 끝나면 I/R 유닛은 최소한 하나의 물품류의 워드 위치에 저장된 최소한 하나의 코드워드를 인식한다. 그리고 막 식별된 코드워드의 조합들은 여러 물품류(30)의 각각의 저장된 워드와 맞추어진다. 각 물품류(30)들이 고유하게 식별된 후에 I/R 유닛(12)으로부터의 명령을 받아 정지하게 되고, 남아있는 물품류(30) 역시 하나씩 식별될 수 있도록 비활동상태로 남게된다.

Description

[발명의 명칭]

코딩된 물품을 원거리에서 인식하기 위한 전자시스템 및 방법

[발명의 상세한 설명]

이 발명은(아주 작은 시간 이내로) 매우 신속하고 (600억개 이상의 코딩된 번호들을 정확하게 식별할 수 있는)극도의 정확성 및 안전성을 갖고(다수의 전자적으로 코딩된 물품들(coded articles)을 원격 조사하고 동시적으로 식별할 수 있는) 매우 경제적이고 효율적인 장치 및 방법에 관한 것이다.

[발명의 배경]

은행 신용카드나 고용자 신원증명(ID) 표식, 코딩된 물표, 그리고 그와 유사한 것들은 종종 표면에 마그네틱 스트립을 갖는다. 예금상태나 고용자의 신원증명 표식(ID)번호, 입장허가와 같은 코딩된 정보는 다음 검색과 사용을 위해서 스트립위에 기록된다. 카드에 기록된 정보를 읽기 위해서는, 상기 카드는 반드시 적당한 카드 판독기에 물리적으로 놓여 있어야 한다. 주어진 카드 판독기는 오직 한 번에 하나의 카드만을 판독할 수 있으며, 각각의 카드는 정확하게 카드 판독기에 옮겨져야 하는 것이 필요하다. 이러한 방법의 카드 판독은 매우 저렴하게 카드를 코딩 시킬 수 있는 장점을 가지는 반면, 카드를 카드 판독기에 물리적으로 삽입하여야하는 점과 한 번에 하나씩 차례로 판독되기 위해서 카드가 차례로 대기하야 하는 큰 단점이 있다.

열차와 같이 움직이는 물체를 원격 식별하기 위한 여러 가지 시스템들이 과거에이미 발전되어왔다. 이 중, 가장 간단한 시스템중의 하나는 각각의 차량의 측면에 부착된 광학적인 바코드를 이용한 것이다. 차량이 주어진 장소를 지나갈 때, 전자 모니터가 레이저빔을 투사하여 바코드를 검색한다. 바코드가 검색될 때 모니터는 레이저빔으로부터 반사된 빛을 탐지하고 이를 통하여 특정차량의 코드에 상응하는 전자적인 신호를 만들어낸다. 이러한 시스템이 몇 피트밖에서 이동하는 코딩된 물체를(바코드를 통해서) 읽을 때 시스템이 안개나 먼지등으로, 반사된 레이저 빛이 희미해질 때, 부정확하지거나 작동불능이 될 수 있다. 설령 의도된대로 동작할지라도, 시스템은 어떤 좁은 각도내에서 광학적 바코드에 충돌하고, 상기 바코드로부터 적절하게 반사되어 되돌아오는 레이저빔에 의존한다.

원격 조사/식별(I/I)시스템에서 테이터 통신 링크로 사용되는 라디오 주파수도 역시 잘 알려져 있다. 1983년 12월 알씨에이 리뷰(RCA Review), 권번 44의 589쪽에서 610쪽의 다니엘디 마위니(Daniel D.Mawhinney)의 초고주파 테그 식별 시스템(Micrewave Tag Identification System) 에서도 초고주파를 사용하는 여러 가지종류의 그러한 시스템들을 자세히 논하고 있다. 이 논문에서 지적한 바와같이, 식별되는 코딩된 물체(표식나 물표등)들은 피동(passive)와 구동(driven), 능동(active)으로 분류될 수있다. 피그 테그(Passive tag)의 예는 광학적 바코드를 갖는 테그이다. 간단한 예의 구동 테그는 조사 무선 주파수 신호에 의해 에너지가 인가될 때 코딩되지 않은 응답신호를 발산하는 다이오드 및 동조 회로를 갖는 테그이다. 능동 테그(active tag)의 예는 자체 전원 공급원(일반적으로 베터리)을 갖는 테그이다. 조사시에 능동 테그는 상기 테그를 유일하게 식별하는 코드화된 신호를 전송함으로서 응답한다. 피동 테그의 단점은 상기 각 테그를 라디오 주파수 신호를 이용한 원격 조사 및 각각의 유일하게 식별하는데 상당한 어려움이 있다는 것이다. 비슷하게 구동 테그 역시 이와같은 약간의 단점을 갖고 있으며 또한 조사하는 라디오 주파수 신호가 구동 테그의 응답을 만들기에 충분한 크기의 전원을 공급해주어야 한다. 피동 테그에 에너지를 인가하기 위하여 상기 RF 신호가 강력해야한다는 요구는 고주파수 무선 필드 에너지가 존재하는 곳에 사람의 안정성과 FCC 무선 전송 제한 때문에 그러한 시스템이 에너지 인가에 상당히 제한적이라는 것이다. 이와달리 능동 테그는 상대적으로 테그 회로에 의해 많은 양의 전원 소모 및, 작은 베터리의 제한된 전원 용량 때문에 과거에는 부피가 크고 제한된 동작수명을 가졌다. 위의 제시된 논문에서 설명한 능동 테그를 이용한 초고주파 시스템에서 상기 테그는 상대적으로 비싸고 사용될 수 있는 부호 조합 수는 제한되어 있다.

몇가지 이유로 개인적인 신원증명 표식 및 그 유사한 것들을 조사하는데(건강 및 안전성이 보장되는 아래로 빔 전원을 제한하는) 초고주파 빔을 사용하는 것이 바람직하다. 초고주파 신호는 상대적으로 짧은 파장을 갖고 있고 지향성 빔으로 초점을 맞추기 쉽다. 이러한 빔은 통상적인 의류를 쉽게 통과함으로서 사람의 주머니 속에있어도 표식을 쉽게 검출하고 식별 해낼 수 있다. 게다가 지향성 빔은 원하지 않는 반사나 다른 종류의 간섭에 영향을 받지 않는 경향이있다. 추가적으로 표식이나 표식들은 조사 및 유일한 식별을 위하여 많은 양의 코딩된 정보를 초고주파 신호를 통해 매우 짧은 시간에 전송될 수 있다. 그러나 전자적으로 코딩된 표식들이 낮은 전원의 초고주파 빔으로 사용될 수 있게 하기위하여, 표식에 이용되는 전자 회로는 초고주파 주파수에서 반드시 탁월한 입력 감지도를 갖어야 하며, 또한 특정이 문제로서 매우 많은 양의 부호조합(즉 수백만)을 수용할 수 있어야 한다. 그리고 작은 크기의 베터리로 오랫동안(수년간) 동작하기 위해서, 회로는 반드시 매우 적은 평균전류를 사용하여야 한다(즉, 대략 1이하). 이러한 종합적인 목적들은 이전에 만족된 적이 없다.

1983년 11-12월, 알씨에이 엔지니어(RCA Engineer), 28-6의 57쪽에서 63쪽의 맥이켐(McEachern), 프로스트(Prost), 햄펠(Hampel)과 마위니(Mawhinney)의 개인용 추적 시스템(Personal-Tracking System) 에서 저자들은 유일하게 코딩되고, 베터리로 전원이 공급되는 표식(신뢰할 수 있는)을 제안하는 초고주파 기초의 추적시스템을 서술하고 있다. 표식들은 16개의 주파수 변조된 톤(tone)을 갖는 10.5㎓ 초고주파 반송파에 의해 조사된다. 각각의 표식은 이들 톤 중 하나를 감지하기 위하여 설정되고, 검출될 때 200-300() 대역에서 8개의 미리 할당된 주파수 중 하나로 64개의 시간 슬롯(time slot)중 하나에 복귀 펄스(return pulse)를 전송한다. 주어진 위치에서, 다수의 표식은 일제히 조사하여 하나의 독립적으로 식별할 수 있다. 그럼에도 불구하고, 이 시스템은 단지 약 8000개의 부호 조합만을 허용되고 그리고 표식의 베터리는 표식의 전자 회로에 의해 많은 전류소모로 인하여 약 3개월정도만 지속된다.

미국 특허번호 제 4912471호에서 기술된 초고주파 식별시스템은 부가적인 저주파의 에너지 공급 필드(즉, 25)에 의하여 (시시각각으로) 독립적인 전력이 공급되는 코딩된 목표물 (전자적으로 코딩된 장치)을 갖는다. 부가적인 에너지 공급 필드로부터 유도되고 내부적으로 저장된 전원을 사용한 목표들은 조사기가 변조되지 않은 초고주파 빔(915)으로 상기 목표물을 스캔할 때 코딩된 정보를 조사기에 전송한다. 목표물은 목표물 내부의 메모리에 저장된 코딩된 정보에 따라서 수신 안테나의 임피던스를 변조한다. 이런 방식으로 목표물의 안테나로부터 반사되고, 부호-변조된 초고주파 신호는 신호가 수신하고 해독하는 조사기로 보내진다. 상기 조사기로부터 상기 목표물로(상기 변조되지 않은 초고주파수 빔 그 자체 제외하고)데이터 전송이 없다. 이 시스템에서 사용된 초고주파 빔은(에프씨씨(FCC) 규정 이내의) 낮은 전원 레벨을 갖고 주어진 목표물은 많은 수의 코드 조합을 수용할 수 있다. 그러나 이 시스템을 사용하는데 따르는 중요한 제약은 한 번에 하나의 목표물만을 조사하고 식별할 수 있다는 것이다. 상기 시스템은 여러개의 목표물 전체를 동일시간에 조작할 수 없다는 것이다. 게다가 시스템은 상대적으로 복잡하며 가격이 비싸다. 전부는 아니더라도 위의 시스템에서 묘사한 한계와 제약 그리고 장애점들을 극복하는 전자적인 조사/식별(I/I) 시스템을 제공하는 것이 바람직하다. 이것을 위해서는 표식나 테그 등의 코딩된 객체들은 대략 베터리 자체의 수명만큼(즉 4년 혹은 그이상) 소형 베터리로 동작할 만큼 매우 적은 전원을 소비해야 하며, 가격이 매우 싸야하며, 에프씨씨(FCC) 규정과 건강 안전의 표준에서 허용하는 한계보다 훨씬 낮은 라디오 주파수 필드 전력 수준에서 신뢰할만한 동작을 제공하기위해 적정 주파수대(즉 극초파단)에서 탁월한 감도를 갖어야 하며, 매우 많은 수의 부호조합을 조작할 수 있어야 하고, 원격의 부호 재기록 능력과 함께 매우 높은 부호 저장 안정성을 제공해야 하며, 다수의 서로 다른 물품이 동시에 (아주 작은 시간이내) 원격으로 조사하고 다른것들이 존재할때에도 각 객체를 유일하게 식별할 수 있어야 하며, 매우 작은 크기이어야 한다.

또한 물품이 라디오(극초파단) 수신과 데이터의 코딩 및 해독을 위해 즉각 입수가능한 저렴한 부품을 사용하는 I/R 장치는 (장치에 구애받지 않으며 건강에 위험이 없는) 라디오 주파수에서 매우 작은 전력의 코딩된 신호를 전송 및 수신할 수 있고, 여러개의 물품을 동시에 (매우 작은 시간이내) 조사/식별을 수행할 수 있는 유일한 알고리즘으로 동작하는 능력을 가지며, RS-232, Weigand, Track 2ABA 등과 같이 다양한 부호형식을 갖는 입출력(I/O)인터페이스를 가지며 물품에 대해 새로운 식별 데이터를 갖는 상기 물품을 원격 프로그램이 가능한 능력을 갖는다.

[발명의 개요]

이 발명의 하나의 측면에 따라서 전자적으로 각각 신원증명 부호 번호가 저장된 하나 이상의 물품과 협력하여 초고주파 빔을 이용하여 원격으로 동작하는 전자적 조사/식별(I/I)시스템이 제공된다. 각각의 물품을 소형의 배터리에 의해 자체적으로 전원이 공급되며 전자 회로는 물품의 동작수명이 실제 배터리 자체의 수명정도가 될만큼 적은 평균 전류를 사용한다. 물품의 존재를 검출할 때, 상기 I/R 장치는 유일한 탐색순서에 따라서 그들 전체를 한 번에 조사하기 시작한다. 각 물품의 ID 번호는 대다수의 이진 워드(예를들면 6비트(bits)워드)로 각 물품의 메모리 위치의 프레그에 저장되어 있다. I/R 장치가 물품들을 조사할 때, 조사/판독부로부터 보내진 코드워드(데이터값)가 물품의 하나 이상의 메모리의 위치에 저장된 코드와 매칭할 때 마다 하나 이상의 물품이 조사/판독부에 응답한다. 가능한 모든 코드워드와 워드 위치를 통하여 탐색이 끝난후에, I/R 장치는(객체가 유효한 신원증명 번호를 갖는다고 가정하는) 적어도 하나의 표식의 각 워드 위치에 저장된 적어도 하나의 코드워드를 식별할 것이다. 그러면 상기 I/R 장치는 식별된 코드워드의 가능한 조합이 여러 가지 물품에서 워드 위치에 일치된 검색순서에 따라서 계속한다. 각 물품의 신원증명 번호는 이와같이 유일하게 식별된다. 식별된 후에, 물품은 조사/판독부로부터 전원 끄기 명령상에 있고, 모든 남아 있는 물품 하나하나가 빨리 확인되도록 비활성 상태로 남아있다. 이 조사/식별 시스템은 높은 효율 및 속도로 동작하고, 아주 정확하고 노련하다.

이 발명의 또다른 측면에 비추어 객체의 전자 회로는 상보적인 금속 산화물 반도체(CMOS)기술을 사용하여 구현된다. 회로는 I/R 장치로부터의 표식에서 작은 안테나를 통하여 수신된 디지탈 워드명령 및 데이타값에 따라서 동작하고, 상기 I/R 장치가 극초단파 빔을 전송하는 동안에 이러한 안테나의 임피던스를 변조함으로서 적절한 시기에 I/R 장치에 응답하도록 디자인된다. 이 발명의 중요한 특징중의 하나는 전자 회로의 입력 엘리먼트들이 조사/판독부로부터 객체로 전송되는 극초단파 신호를 아주 낮은 전압 레벨에서 검출하고 복조하기 위하여 유일하게 배열된다. 쉽게 조작할 수 있는 비트워드 형식의 코딩된 정보 (명령어와 데이터 워드)들이 물품의 나머지 회로에 인가된다. 이러한 디자인은 상기 물품의 제조 및 품질을 단순화하고 작은 크기와 긴 수명, 그리고 효과적인 가격에 기여한다. 이 전자 회로는 넓은 주파수대역에서 동작할 수 있으며 단지 극초단파 신호로 부류된 신호에 제한되지 않는다. 사실 이 회로는 입력에 인가된 DC(직류) 레벨의 2진 입력에 대해서도 응답한다.

이 발명의 또다른 측면에 비추어, 조사/판독부는 충분한 에러없는 동작을 제공하기 위해서 이 발명의 유일한 탐색순서를 사용하여 동시에 하나 이상의 물품과 함께 동작하기 위하여 디자인된다. 상기 I/R 장치는 반복적으로 객체들에 영향을 미치는 유일한 한 세트의 코딩된 명령어와 데이터 명령들을 이용한다. 물품들은 근본적으로 완벽한 정확도와 코드의 안정성으로 개별적으로 식별된다.

본 발명은 또한 코딩된 객체의 조사/식별을 위한 장치에 관한 것이다. 이 장치는 I/R 장치 및 다수의 코딩된 물품을 포함한다. 이 I/R 장치는 물품에게 적당한 주파수로 일 스트림의 이진 비트 명령어 및 데이터 워드를 상기 물품에 전송하며 각각의 물품으로부터 응답을 받는다. 각 물품은 식별 코드번호를 디지탈 비트로 저장하기 위한 회로를 갖는다. 각 물품의 회로는 I/R 장치로부터 입력 비트 스트림을 검출하고 복조하고, 입력 디지탈 워드를 구성하기 위하여 비트 스트림에 종속되는 클럭과 타이밍 신호를 발생시키기 위한 수단을 갖고 있다. 회로는 명령어 및 데이터 워드의 비트 스트림에 대해 내부적으로 응답하며, 물품의 코딩된 번호가 유일하게 식별하고, 그렇게 식별될 때 많은 물품중 오직 한 물품이 I/R 장치와 유일하게 통신하도록 선택된 시간에서 외부적으로 응답하기 위한 논리수단을 갖는다.

본 발명은 또한 코딩된 물품을 위한 전자 회로에 관한 것이다. 회로는 다수의 디지탈 워드, 논리 및 제어 수단, 신호 수단과 같은 코딩된 정보를 저장하기 위하여 입력 검출기/복조기(D/D) 메모리 수단을 포함한다. D/D 는 입력 디지탈 워드의 극초단파 신호를 검출하고 공동 게이트 소스-구동 증폭기로서 접속된 제1쌍의 금속 산화물 반도체(MOS)트랜지스터를 갖고, 상기 트랜지스터의 하나의 소스가 극초단파 신호용 입력에 접속된다. D/D는 또한 제1쌍의 트랜지스터에 동일하지 않지만 거의 일정한 값의 전류를 공급하는 제2쌍의 트랜지스터를 갖고 있다. 이는 디지털 워드 극초단파 신호에 상응하는 2진 0 및 1펄스를 발생한다. 메모리 수단은 다수의 디지탈 워드로서 코딩된 정보를 저장한다. 논리와 제어부분은 메모리 수단에 저장된 워드를극초단파 신호로부터의 디지털 워드를 비교하기 위하여 상기 D/D 및 메모리 수단에 접속된다. 신호 통신의 수단은 극초단파 신호의 디지털 워드와 저장된 워드가 매칭할 때 응답신호를 발생하기 위한 논리 및 제어수단에 접속된다.

본 발명은 또한 극초단파 신호에 대하여 MOS 검출기에 관한 것이다. 이 탐지기는 제1 및 제2 MOS 트랜지스터들과 제1 및 제2제어가능한 전류원 및 제1 캐패시터 및 제2 캐패시터를 포함한다. 제1 및 제2 MOS 트랜지스터는 제1 트랜지스터의 드레인에 접속되는 2개의 트랜지스터의 게이트를 갖는 공동게이트 제1 소스 구동 증폭기로서 접속되고, 제1 트랜지스터의 소스가 제1전압레일에 연결되며 제2트랜지스터의 소스는 극초단파 신호용 입력에 접속된다. 제1 및 제2 제어가능한 전류원은 제1 및 제2MOS 트랜지스터에 서로 다른 전류를 제공한다. 제1캐패시터는 제1트랜지스터의 드레인과 제1 레일 사이에 연결되며 : 제2 캐패시터는 제1 레일 및 제2트랜지스터의 드레인 사이에 연결된다. 제2 캐패시터의 전위는 극초단파 신호의 부재시 정지한 값을 갖으며, 극초단파 신호의 각 사이클에 의하여 조금씩 점진적으로 변화함으로서 상기 극초단파 신호의 충분한 사이클후에 상기 전압을 실질적으로 변화한다.

본 발명은 여러개의 코딩된 디지탈 워드를 전자적으로 저장하는 물품을 원격 조사 및 판독하는 방법에 관한 것이다. 이 방법은 물품의 존재함을 결정하기 위하여 일 비트 스트림의 명령어 및 데이터 워드를 물품의 각각 및 모두에 전송하는 단계를 포함한다. 다음 단계는 각각 및 모든 물품에 저장된 여러개의 코딩된 워드의 값의 모든 가능한 모든 조합값을 통하여 순차적으로 분류한다. 다음 단계는 각각 및 모든 물품의 송신된 워드 및 저장된 워드사이에 발견되는 매칭을 도표화시키고 매칭이 발견될 때 물품에 의해 응답하는 단계이다. 다음 단계는 적어도 하나의 물품이 물품의 모든 저장된 워드와 매칭되는지를 결정한다. 그리고 다음 단계는 응답한 모든 물품의 매칭된 워드의 모든 가능한 조합을 분류하기 위하여 상기 물품에게 명령어와 데이터 워드를 전송하는 것이다. 마지막 단계는 각 물품이 유일하게 식별되었을 때 하나씩 상기 물품에 의해 응답하는 것이다.

[도면의 간단한 설명]

제1도는 적어도 하나의 라디오 주파수(극초단파, I/R 장치 및 다중, 전자적으로 코딩된 표식을 채용한 I/I 시스템의 한 예시도.

제2도는 표식의 전체 크기의 콤포넌트 부분들을 나타내는 표식의 x-ray.

제3도는 제1도의 조사/판독부 및 시스템의 단일 표식의 간략한 회로도.

제4(a)도, 제4(b)도, 및 제4(c)도는 조사 판독 장치로부터 전송된 표식으로 여러 가지 코딩된 라디오 주파수 신호들을 도시한 도면.

제5도는 표식의 전자적 회로의 계략적인 도면.

제6도는 탐지/복조부의 트랜지스터 및 다른 엘리먼트들을 나타내는 전기 회로도.

제7도는 제6도의 탐지/복조부의 일부 개략적인 동작을 나타내는 전압 및 전류도.

제8도는 제6도의 탐지/복조부의 일부 동작을 나타내는 전압 및 시간도.

제9도의 A,B,C,D,E,F 부분은 표식의 회로내에서 특정의 전압과 시간의 관계를 개략적으로 나타내는 도면.

제10도는 표식 회로의 일부이 개괄적인 회로도.

제11도는 표식의 회로의 나머지 부분의 개략적인 회로도.

제12도는 조사/판독부의 개괄적인 회로도.

[상세한 서술]

제1도에서 조사/식별 시스템(10)은 하나 이상의 조사/판독 장치(12), 하나 이상의 표식(14), 전송 및 수신 안테나(18. 19), 중앙 컴퓨터(22)를 포함한다. I/R 장치(12)들은 적절한 라디오 주파수 또는 극초단파 주파수(즉, 915혹은 5.8㎓)에서 동작하며, 극초단파(라디오 주파수) 빔(16)을 전송한다. (개별적인 고용인을 유일하게 판독하는) 표식(4)들은 내부적으로 전원을 인가하며 지정된 위치에 놓인 I/R 장치(12)의 지향성의 안테나들(18)로부터 전송된 빔(16)에 의해 조사된다. 각 I/R 장치(12)는 부가적으로 전송 안테나(18)와 매우 유사한 수신 안테나(19)를 갖는다. 상기 I/R 장치(12)는 각각의 케이블(20)을 통하여 데사크탑 컴퓨터(22)와 연결된다. I/R 장치(12)의 극초단파(16) 빔(16)을 통해 조사되는 과정에서, 표식 또는 표식들(14)은 같은 빔(16)의 일부분을 I/R 장치(12)의 수신 안테나(19)에 반사함으로서 전자적으로 응답한다. 표식들(14)은 그들 각 코딩되고 전자적으로 저장된 신원증명 번호에 따라서 유일하게 표식들 자신을 판별한다. 간단하게 설명하면 각 표식들은 600억개 이상의 서로 다른 번호 즉 어떤 하나로 코딩될 수 있다. 예를들면 5개 또는 서로 다른 표식(14)들이 20 밀리세칸드 보다 적은 시간에서 각각의 I/R 자치(12)에 의해 (검출범위내 있을 때) 한 번에 조사되고 식별될 수 있다. 표식이 식별되자마자, 표식의 전자회로가 비활동 또는 전원 끄기 상태에 놓고, (한번 식별된) 표식이 각 빔(16)의 범위내에 있는 한 표식(14)은 I/R 장치(12)에 계속하여 응답하지 않는다. 전원을 절약하는 것 이외에, 이것은 이하에서 설명하듯이 같은 시간에 존재하는 표식(14)들의 식별을 용이하게 한다. 한 번 표식(14)이 빔 (16)의 영역 밖으로 나가면 표식(14)의 전자회로는 내부전원으로부터 매우 작은 전류만을 이끌어내는 정지상태로 자동적으로 복귀한다. 그러나 이러한 정지상태라도, 표식(14)은 빔 (16)에 대해 매우 큰 입력감도를 가지므로서 상기 표식이 빔 (16)의 매우 작은 전원밀도레벨을 검출하고 응답할 수 있게 남아 있다. 예로서 I/A 장치(12)의 전송 안테나(18) 정면에서의 빔(16)의 전원밀도 0.3㎽/㎠ 이고 그것은 건강과 안전의 표준으로 지정된 레벨의 1/10 정도이다. 표식(14)의 위치에서 빔의 전력밀도는 아주 낮다.

제2도를 참조하면(전체 크기보다 조금 더 큰) 본 발명의 전형적인 표식(14)의 콤포넌트 부분이 도시된다. 이 부분들은 표식-집적-회로(BIC)(30), 안테나(32), 매우 얇은 베터리(34)(PC Board 같은) 절연기판(36), 바깥쪽의 플라스틱 몸체(38)를 포함한다. 몸체에 포함된 부분들을 나타내기 위해서 몸체(38)가 투명하게 보여졌지만 실제로는 불투명한 플라스틱이다. 이 발명의 매우 중요한 부분으로 간략하게 설명된 표식-집적-회로(30)는 단일IC 칩으로 그 전체를 씨모스 기술을 사용하여 수행된다. 표식-집적-회로(30)는 I/I 시스템(10)에서 표식(14)이 동작하는데 요구되는 모든 전자회로를 포함한다. 그런 까닭에 표식(14)은 매우 효과적인 가격이다.표식-집적-회로(30)는 절연 기판(36) 위에 탑재되며 단자(40, 42)에서 안테나(32)의 단부로 접속된다. 안테나(32)는 예로서 915빔(16)의 주파수로 동조된 반파장의 뒤집어진 쌍극성이다. 안테나(32)는 기판(32)위에 인쇄된 회로 모양으로 형성될 수 있고 U자 모양으로 배치된다. 루프나 조각과 같은 다른 안테나 형태도 동등하게 적절하다. 표식 몸체(38)의 두께는 치수(44)에 의하여 오른쪽 엣지를 표시되며 이는 단지 베터리 (34)의 두께보다 조금 더 크다. 예로서 베터리(34)는 30㎜두께, 3V전압, 50밀리암페어()-시간(hr)용량의 리튬 배터리를 사용할 수 있다. 이러한 베터리는 상업적으로 구매가능하다. 베터리 (34)의 양극과 음극 단자는 기판(36)상의패드(46과 47)와 연결되며, 이러한 패드(46, 47)는 표식-집적-회로(30)의 (제1도에서는 도시되었지만 제2도에서는 도시되지 않은) 전원 입력 단자로 연결되어 있다. 표식-집적-회로(30)가 사용하는 평균 전류는 (즉, 충분히 1마이크로 암페어(㎂)이하로) 매우 낮기 때문에 베터리(34)의 수명은 (즉, 2년 이상) 보장 수명까지 유지된다. 표식-집적-회로(30) 및 안테나(32) 및 베터리(34)등이 기판(36)위에 쉽게 장착 할 수 있고 그림에 보인 것처럼 서로 연결할 수 있다. 이들 4개부분들은 모든 표식(14)에서 동일하고, 표식-집적-회로(30) 각부분은 표식의 몸체(38)가 조립되어 봉해지기 전에 여러 가지 상태에서 적절한 동작을 하는지 검사될 수 있다. 그러므로 표식(14)을 만들고 조립하는 것은 매우 쉽고, 높은 품질 및 일관성이 보장된다. 각각의 신원증명 코드번호들은 전자적으로 표식(14)안에 쓸 수 있으며 각 표식(14)을 유일하게 구별한다. 표식(14)에 저장된 코드번호는 언제나 원할 때 다시 쓰여질 수 있다.

제3도를 참고하면, 생략되고 단순화된 I/I 시스템(10)의 개략적인 회로도를 보여주고 있다. 이 시스템은 빔(16)을 갖는 I/R 장치(12) 및 전송 안테나(18), 수신안테나(10), 표식-집적-회로(30),원격 안테나(32) 및 (몸체는 여기서 보이지 않는) 표식(14)의 베터리(34)로 구성된다. 빔(16)은 원격 안테나(32)에 의해 수신되며 라디오주파수 전압은 (제3도에서 사각형으로 보인) 표식-집적-회로(30)의 단자(42)에 입력 신호로 인가된다. 베터리(34)의 양극단자는 VDD 단자에 연결된 리드 (48)에 접속되며, 베터리 (34)의 음극단자는 접지에 연결된 기준단자(REF)에 연결된 리드(49)에 접속된다. (단일 CMOS) 표식-집적-회로(30)의 회로는 칩으로 된) 개괄적으로 보인 검출기/복조기 블록(50) 리셋/웨이크-업 블록(52), 제어/논리 데이터 메모리 및 데이터 레지스터블럭(54), 및 변조기 블록(56)으로 배열되어 있다. 빔 (16)으로부터의 입력 코딩된 신호(이하 상세한 사항은 뒤에서 서술함)는 언제나 켜져있는 블록(50)에서 검출되고 복조된다. 빔(16)의 범위안에 있지 않을 때 표식-집적-회로(30)의 나머지 부분들은 꺼져있다. I/R 장치(12)로부터 리셋명령어가 블록(50)에 의해서 적절히 검출되고 복조되면, 블록(50)은 제어/논리 데이터 메모리 및 데이터 레지스터(54)에 경로(62)를 통해 파워-온 신호를 보내는 리셋/웨이크-업 블록(52)으로 경로(60)을 통하여 리셋 데이터 워드를 인가한다. 블록(50)으로부터의 비트 데이터와 클럭 신호들은 경로(64, 66)을 통하여 켜진후에 I/R 장치(12)로부터 표식-집적-회로(30)에 의하여 수신된 명령어 및 코딩된 워드에 응답하여 블록(54)에 인가된다. 표식-집적-회로(30)의 블록 (54)안에 (A에서 F로 표시되지만 제3도에서는 도시되지 않음) 6개의 메모리 레지스터에 저장된 여섯 개의 6-비트 워드 형태이다. 600억개의 10진수 번호중 어느 하나일 수 있는 이러한 36비트의 번호를 구분하기 위해서, 상기 I/R 장치(12)는 한 워드한 워드식 각 표식(14)를 조사한다. 그리고 블록(54)로부터 경로(68)을 통해 변조기 블록(56)의 동작에 의해 표식-집적-회로(30)의 차례가 되면, 표식(14)이 완전히 식별될때까지 적당한 간격에서 I/R 장치(12)와 응답한다. 이런 I/I 의 반복적인 수행절차는 곧 자세하게 설명될 것이다. 한 번 특정 표식(14)이 판별되면, I/R 장치(12)로부터의 명령어상에 있는 표식-집적-회로(30)을 전원끄기 상태로 유지하게 되고 이때 표식-집적-회로(30)은 (표식이 빔(16)의 범위내에 남아 있는한) I/R 장치(12)에 대해서 더 이상 응답하지 않는다. 표식(14)이 빔(16)의 범위밖으로 나가면, 표식-집적-회로(30)는 자동적으로(검출기/복조기 블록(50)이 계속 켜져 있는 동안)정지상태로 리셋된다. 그 이후에 I/R 장치(12)로부터 다음번의 리셋 명령어를 받으면 표식-집적-회로(30)가 다시 구동(즉 완전히 작동) 된다.

예로서 주어진 표 1은 표식(14)이나 표식들(14)를 식별하는 과정으로서 I/R 장치(12)에 의하여 발생된 여러 가지의 명령어와 리셋 명령어들을 표식-집적-회로(30)에 주어진다. 명령어들은 6-비트 이진 워드형태이다. 데이터와 그외 워드(도시되지 않음)들 역시 6-비트 이진 워드의 형태이다.

표 1은 이의 첫 번째 열에 표식-집적-회로(30)에서 사용되는 명령어 집합을 구성하는 31개의 함수의 행번호를 나열했다. 제2칼럼은 명령어의 기능에 대한 서술이다. 제3컬럼은 명령어를 참조하는데 사용하는 기억부호를 제공한다. 제4칼럼은 명령어에 대한 6-비트 이진 워드를 제공한다. 이는 I/R 장치(12)로부터 표식으로 직렬로 전송되는 비트-워드이다. 이 네 번째 열에서 주의할 점은 최상위비트(MSB)가 첫 번째로 주어지고 최하위비트(LSB)가 마지막으로 주어졌다는 것이다. 마지막(다섯번째)열은 이진부호에 동등한 10진수를 제공한다.

명령어들은 두 개의 큰 묶음으로 나뉜다. 하나는 응답을 요구하지 않는 표식-집적-회로(30)에 명령하는 명령이고, 다른 하나는 표식-집적-회로(30)에 조사하는 형태로 응답을 만들어내는 명령이다. 후자는 변조-명령어들을 말한다. 모든 변조 명령들은 32보다 크거나 같은 십진수 값을 가지며, 이는 다시 말하면 MSB 의 이진 워드는 언제나 1이라는 것이다.

다음은 표 1에서 나열된 여러 가지 명령어들의 기능에 대한 서술이다.

31행 리셋(RESET) : 리셋명령은 표식-집적-회로(30)가 정지상태로부터 초기에 전원-켜기시키는데 사용된다. 명령이 하나의 워드(111111) 전체이거나 두 개의 인접한 워드(가령 010011 과 111100)이거나 상관없이 명령이 빔(16)의 범위내에서 나오고, 로우에서의 적어도 6개 1S을 수신할 때 리셋 표식-집적-회로(30)내에서 발생한다. 따라서 6개의 연속적인 1 은 리셋명령의 일부로서인 경우를 제외하고는 절대 전송되지 않는다. 리셋명령은 또한 직렬 비트의 열로서 6비트 명령 구분자를 동조시킬 목적으로 표식-집적-회로(30)의 비트 및 워드클럭을 초기화시킨다. 이는 리셋명령에 뒤따르는 워드의 LSB 비트로서 언제나 0을 전송함으로서 이룩할 수 있다. (리셋을 제외하고) 나머지 30개의 명령들의 비트형태는 어떠한 순차적인 명령어의 조합으로 인하여(여섯개, 혹은 그 이상의 인접한 1)리셋상태가 나타나지 않도록 할당한다.

라인(23), 무조건 변조(MODALL) : 이 명령은 표식-집적-회로(30)가 즉각적으로 변조블럭(56)을 켜서 I/R 장치(12)에 응답하게 되는 원인이 된다. 이 명령은 I/R 장치(12)가 표식(14)에 존재하는지 않하는지를 간단히 테스트하는데 사용된다. 라인(17), 데이터 워드 뒤따름(DATAWORD) : 이 명령은 명령어라기 보다는 데이터 값으로 표식-집적-회로(30)에 의하여 수신된 다음 워드를 처리하기 위하여 상기 표식-집적-회로(30)을지시한다. 그럼으로서 이 명령을 받은후에, 표식-집적-회로(30)에 의해 수신된 다음 6비트는 표식-집적-회로(30)의 전원 코드 레지스터로 동작하는 다음 비교를 위하여 사용된 데이터 레지스터에 저장된다. 뒤이은 데이터워드는 0부터 62까지의 어떠한 값도 가능하다. 63(111111)값은 리셋동작을 유발함으로, 따라서 절대로 데이터 값으로 사용할 수 없다.

30행, 모든일치에 대해 변조(MODANY) : 이 명령은 표식-집적-회로(30)가 레지스터 A에서 F로 언급될 수 있는 6개의 신원증명 코드워드 레지스터 각각과 데이터 레지스터의 내용을 비교하게 한다. 만약 하나라도 일치되는 것이 있으면 변조 블록(56)은 켜진다. MODANY는 데이터값(0부터 62)이 표식(14)의 6-비트 폭의 코드워드들 중 어떤 하나에 존재하는지를 빠르게 찾아내기 위하여 검색알고리듬의 첫 번째 과정에서 사용된다.

이러한 그룹안의 명령들은 데이터 레지스터의 값이 명령에 의해 지정된 특정 코드 레지스터(A-F)와 일치하면 표식-집적-회로(30)이 변조블럭(56)을 동작하게 한다. 예를들면 만약 표식-집적-회로(30)의 신원증명 코드 메모리 레지스터들(A에서 F)이 값(12-15-30-15-45-27)을 갖고 있고, 데이터 레지스터가 값(5)에 올려졌다면, 상기 MODB 및 MODD 명령이 전부다 예 응답을 발생하는 반면, 상기 MODA, MODC, MODE 및 MODF 명령은 응답을 만들어내지 않는다. 이 명령은 검색 알고리듬의 첫 번째 과정에서 MODANY 명령과 함께 사용된다. MODANY에 대한 응답은 I/R 장치(12)에 현재 데이터값이 어떤 표식-집적-회로(30)에 존재함을 말해주며 : 그러면 I/R장치(12)는 레지스터가 상기 데이터값에 매칭되는지를 결정하기 위하여 각 MODAF 명령을 전송한다.

만약 데이터 레지스터의 값이 상응하는 신원증명 코드워드와 매칭한다면 이러한 그룹의 각 명령은 표식-집적-회로(30)에서 상응하는 전기 플래그(래치)를 설정한다. 예를들면 신원증명 코드의 A-워드 매칭-플러그를 설정한다. 다음 시퀀서(DATAWORD), 45, SETA는 A-워드 매칭-플래그를 설정한다. 다음 SETA 명령이 플래그를 변화시키지 않는다면 명령순서와 상관없이 이러한 플래그는 설정된 상태로 남아있다. 이런 명령들은 표식-집적-회로(30)는 특정 ID 코드 레지스터가 이전에 매칭되었는지를 기억 하게 한다. I/R 장치(12)는 데이터 레지스터의 값을 바꿀 수 있고, 매칭의 조합을 체크할 수 있다. (아래 참조) SETA-F 명령들은 또한 신원증명 코드 프로그래밍 시퀀서의 일부로 사용될 수 있다. (아래참조)

이러한 명령들은 상기 표식-집적-회로(30)는 여러개의 신원증명 코드 레지스터 매칭에 응답하게 한다. 만약 A-플래그 및 B-플랙그가 설정된다면 MODAB는 변조기 블록(56)(제3도)을 활성화시킨다. 이것이 발생되면 I/R 장치(12)는 표식의 36비트의 신원증명 코드중 첫 번째 12비트(워드 A 및 B)를 알게 된다. 만약 A-,B- 및 C- 플래그가 설정된다면, ID 코드의 첫 번째 18비트를 갖는 I/R 장치(12)을 알리는 응답을 불러낸다. MODABCD, MODABCDE, 및 MODABCDEF 모두 이와 유사하게 동작한다. 표식-집적-회로(30)는 MODABCDEF 명령에 대해서 예 응답을 할 때 I/R 장치(12)는 표식-집적-회로(30)의 36비트의 신원증명 코드를 완전히 결정한다는 것을 주목하라.

1행, 일치시 전원끄기(POWERDOWN) : 이 명령은 식별이 끝난 표식, 즉 그것은 매칭-플래그 모두가 설정된 표식(14)를 선택적으로 꺼주는데 사용한다. 그러면 표식(14)는 모든 시퀀서 명령에 반응하는 것이 금지된다. 이것은 여러개의 표식(14)으로부터 동시에 응답하는 것을 해소하기 위한 검색 일고리즘의 두 번째 단계 동안에(아래에 기술)필요하다. 이 명령은 심지어 이것이 I/R 장치(12)의 라디오 주파수 범위내에 있는 동안) 다중으로 조사되는 것을 막기 위하여 판별된 표식(14)이 비동작상태를 유지하는 표식-집적-회로(30) 내부에서 리셋명령을 억제한다. 만약 이 리셋-억제 함수가 없다면, 표식(14)은 초당 무수히 많은 조사/판별될 것이고 이것은 시스템 수행을 방해한다. 이는 또한 표식(14)이 I/R 장치(12)의 범위내에 긴 기간동안 존재할 때 배터리의 수명을 감소시킨다. 표식-집적-회로(30)의 리셋회로는 표식-집적-회로(30)가 시간 경과하면 RESET 명령을 검출하기 위하여 리-인에이블되고, 즉 약 150 마이크로세칸드 동안 빔(16)의 RF 펄스 검출을 중지한다.

2행, 무조건 전원끄기(PDOWNNOW) : 이 명령은 표식-집적-회로(30)가 즉각적으로 전원끄기를 하게 하며, 추가 명령 해석을 억제한다. 다른점에서는 POWER DOWN 명령어와 유사하다.

이 명령들은 표식-집적-회로(30)에 신원증명 코드 프로그램의 시퀀서동안에 사용된다 : 쓰기 고정 해제(UNLOCK)은 시퀀스 초기에 발생되며, 쓰기 고정(LOCK)은 시퀀스 끝의 바로다음에 보내진다.

이 명령들은 신원증명 코드 프로그래밍 시퀀서 동안에 사용된다. 각 명령들은 표식-집적-회로(30)의 코드워드 레지스터가 실제 쓰기작업에 의해 영향을 받을 것인지를 나타낸다.

테이블 1에 도시되지 않았지만 사용된 비동작 명령(No-Ops) (NOP2, NOP4, NOP8)명령어들 :

이러한 명령들(000010, 000100 및 001000)은 표식-집적-회로(30)내에서 동작을 만들지 않는다. 실제로 상기 언급한 어떤 다른 명령에서도 표식되지 않은 어떤 비트 시퀀서는 모두 비동작 명령이지만, 이들 3개는 명확히 정의된다. 비동작 명령은 아래에 서술될 특정 불법적인 명령 배열을 피하는데 쓰이며, 이러한 이유에서 상위 및 하위 비트의 위치에 '0'을 포함한 비동작명령을 사용하는데 유리한 점이 있다.

제한되는 불법적인 명령 : 표식-집적-회로(30)의 논리 디자인의 속성에 의하여, 어떤 명령 조합들은 원하는 결과를 내지 못하며 이러한 것을 피해야 한다. 이러한 상황이 일어나는 상태는 아래에서 서술한다.

(1) 리셋은 6개의 연속적인 1 이 표식-집적-회로(30)에 의하여검출 될 경우 언제라도 발생한다. 리셋동작( 및 프레임 혹은 워드 동기화 작업)은 리셋 명령어의 여섯 개의 1 다음으로 첫 번째의 0 비트가 검출될때까지 실제 일어나지 않는다. 그러므로, 만약 리셋명령 뒤에 따라오는 UDFUDDL 그의 최하위비트에서 하나 이상의 1을 갖고 있다면, 하나 이상의 1은 적절히 해석되지 않을 것이고 잘못이 있는 워드 프레이밍이 생길 것이다. 이는 리셋 뒤에오는 명령이 언제나 (어떤 짝수값 명령어)LSB에 0을 갖는 것을 확인함으로서 피할수 있다. 어떠한 비동작 명령 명령도 이러한 목적에 적합하다.

(2) 비록 명령 코드들이 부적절한 리셋을 야기할 수 있는 6개의 연속적인 1의 전송을 피하기 위하여 설계되었다 하더라도, 데이터 값을 전송하고 난 뒤 연결되는 명령에는 반드시 주의가 요구된다. DATAWORD 명령(표 1의 17행)을 보면 한 스트림 1 을 깨기 위하여 비트 첫 번째 및 여섯 번째에서의 OS 를 갖는다. 왜냐하면 (데이터 워드는 0부터 62의 10진 값을 갖을 수 있으므로) 뒤에오는 데이터 워드가 상위, 혹은 하위의 비트위치에 연속하는 1을 갖을 수 있기 때문이다. 그러나, 만약 데이터 값의 상위비트가 1이고 다음 명령의 하위비트가 1일 때 데이터값 뒤에오는 명령이 부주의한 리셋을 만들어낼 수 있다. 예를들어 10진 값(62)이 데이터(11110)로서 보내지고 다음 명령으로 최하위비트에서 1을 포함한다면, 표식-집적-회로(30)은 리셋(6개의 연속적인 1)을 만나게 된다. 이 상태는 데이터값 뒤에 언제나 (임의의 짝수값 명령) 최하위비트에서 0으로된 명령을 갖는 데이터 값으로서 회피할 수 있다. 어떠한 비동작 명령도 이러한 목적에 부합한다.

(3) 실제적인 고려(비용, 복잡도 등)에 의하여 표식-집적-회로(30)의 변조기 블록(56)은 2개의 변조-명령에 대해서 동작하지 않는다. 따라서 변조-명령 뒤의 어떤 명령은 6번째 비트(최상위 비트)에 1을 갖어서는 안된다. 그래서(표 1의 라인 18-30 중의어떤)변조-명령은 언제나 비동작 명령이 따라온다.

제4(a), 제4(b)도 및 제4(c)도에서는 I/Q 장치(12)의 빔(16)이 여러 가지 코딩된 명령어들과 데이터 워드들을 전송하기 위해 어떻게 켜짐과 꺼짐을 조절하는지를 개괄적으로 보이고 있다. 시간의 증가는 수평축의 오른쪽을 따라서 표식되고 있다.제4(a)도는 6개의 이진 1을 만들기 위해 빔(16)이 대략적으로 신호 주기의 50%를 켜짐, 50%를 꺼짐으로 조절되는 것을 보인다. 이는 표 1의 31행의 리셋 명령을 나타낸다. 어떠한 6비트 워드의 최하위 비트가 언제나 먼저 전송되고 최상위비트(MSB)가 마지막으로 전송된다. 6개의 1 이진워드 리셋과 상응하는 10진은 63이다. 제4(b)도는 표 1의 라인 3에의 LOCK명령어인 이진워드 001110을 묘사하고 있다. 제4(c)도는 표 1의 라인 25의 MODAB 명령어를 보이고 있다. 여기에서 6비트 워드는 100001이고 이 명령어의 MSB는 확장된 1 비트이다. 모든 변조 명령어(표 1의 라인18-30은 MSB 위치에서 확장된 1 비트를 갖고 있다. 어떠한 MSB, MOD 명령에서의 확장된 1 MSB 는 표식-집적-회로(30)가 확장된 1 MSB의 시간적 부분동안 표식(14)의 안테나(32)를 변조하여 I/R 장치(12)에게 응답하는것(응답이 적절할때)을 허용한다. 표 1에서 나열된 모든 명령어와 그밖의 2진워드(보이지 않았음)는 제4(a)도, 제4(b)도, 제4(c)도에서 묘사된 바대로 빔(16)을 통하여 전송된다. 1 과 0의 시간 주기동안 다음과 같다.

각각의 이진 0는 대략 250ns 동안 지속되는 빔(16)의 발산으로 표현되며 각각의 이진1 (확장된 1이 아닌)은 2마이크로초(㎲)동안 지속되는 발산으로 표현된다. 확장된(1)은 25에서 30마이크로초 ㎲ 간 지속되는 빔(16)의 발산이다. 워드의 6개의 이진비트는 한 비트의 시작에서부터 다음 비트의 시작까지 4마이크로초 ㎲로 나뉘어 진다. 915의 빔(16)에 대하여, 이하에서 설명한 바와같이 0의 표식-집적-회로(30)에 의해 검출하기에 충분한 2진 0의 반송파에서 대략 230회의 정현파형의 발진이 일어난다. 이진 1에서의 반송파의 발진 횟수는 낮은 전력수준에서 더 많은 양극의 양을 감지하기 위해서는 비례적으로 더 크다.

하나 이상의 표식(14)과 함께 상기 I/R 장치(12)에 의해 사용된 신원증명 탐색 과정은 수행은 아래와 같다. 탐색방법은 두 개의 반복적인 루프나 과정들로 이루어진다. 첫 번째 과정은 상기 완성된 36-비트 신원증명 코드(워드 A,B,C,D,E 및 F)의 6-비트-폭 워드가 표식(14) 또는 표식들(14)에 존재하는지를 결정한다. 만약 적어도 하나의 값이 두 번째 과정은 다중표식들로부터 야기되는 각각의 6개의 코드워드중에서 찾아지면 모든 가능한 조합을 선별하도록 시도된다. 전체과정은 다음과 같다.

첫 번째 과정 :

단계 1. I/R 장치(12)는 판별되지 않은 표식(14)을 시동시키기 위해 리셋명령을 보내고 그러면 아래 영역에 적어도 하나의 판별되지 않은 표식(14)이 있는지를 결정하기위하여 무조건 변조명령을 사용한다.

만약 표식(14)로부터의 응답이 검출되면, 단계2로 가거나, 다시 시도한다. 빔(16)의 범위내에 이전에 확인된 표식(14)는 남아있는 이미 판별된 표식은 이전의 일치시 전원끄기(POWER DOWN) 또는 무조건 전원끄기(PDOWNNOW) 명령을 통해 전원 끄기됐을 것을 유의하라. 이미 앞서 설명했듯이 이러한 판별된 표식(14)들은 지역내에 있으나 그러한 명령들의 리셋금지 속성에 따라 응답하지 않는다.

단계 2. 적어도 하나의 표식(14)이 검출되면 I/R 장치(12)는 어떤 6비트 코드워드 조각이 존재하는지를 결정한다. 이는 데이터 값을 보내므로 수행되고 이것이 임의의 표식(14)의 어떠한 코드워드와 일치하는지를 확인한다.

만약 표식-집적-회로(30)에서 응답이 없으면 값을 증가시키고 다시 시도한다. 만약 일치가 발견되면 I/R 장치(12)은 표식-집적-회로 또는 표식-집적-회로(30)의 어떤 코드워드 레지스터가 일치한 값을 갖고 있는지를 결정한다. 레지스터의 일치가 검출될때마다, I/R 장치(12)22와 표식-집적-회로(30)은 반드시 어떤 데이터 값이 어느 레지스터와 일치했는지를 기록하여야 한다. 이를 위해서 일치된 A-워드 레지스터들과 매칭하는 값을 저장하기 위해 A워드가 정렬되어야하고, B-워드는 F워드 등을 통하여 B-워드 매칭을 저장한다. 마찬가지로 A-워드 매칭의 번호인 Na가 발견되어야 하고, B워드의 번호가 Nb가 Nf를 통하여 발견되어야 한다. 모든 Nx의 초기에 제로이다. 그러면 MoDANY의 응답시간을 단계 12의 상기 루프에서 검출되고, 위의 단계2의 루프에서 모든 일치시 변조(MODANY)의 응답이 검출될때마다, 조사/판독(12)은 다음을 수행한다.

한 번 0에서 62까지의 모든 값이 시도되면 루프는 중단되고 검색 알고리듬의 첫단계가 종결된다. 이 시점에서 I/R 장치(12)는 데이터 값이 어떤 코드워드 레지스터에 존재하는지를 알게된다. 이것은 아래의 표 2에 표시할 수 있고, 'X'는 표식-집적-회로나 표식-집적-회로 S(30)의 응답을 A 일치시 변조(MODA)에서 F일치시 변조(MODF) 명령에 표시한다.

표 2에서 묘사한 것과 같이 I/R 장치(12)는 적어도 두 개 이상의 표식(14)의 각각의 A-F의 레지스터에 존재하는 3, 12, 20, 21, 34, 47, 52의 7개 값을 검출 했다. 그러나 이 특정한 예에서는 두 개 이상의 표식이 존재한다. 상기 테이블(2)로부터, 다음의 신원증명 코드중 어떤 것은 아래의 표 3에 열거된 가능한 조합에 의하여 도시된 바와같은 8개의 표식(14)만큼 많이 존재할 수 있다.

적어도 하나의 응답이 각각의 코드워드 레지스터 A-F에 대해 요구된다. 만약 이것이 상기 경우가 아니라면, 상기 탐색은 중단될 수 있다. 이는 표식(14)이 불법적인 코드 워드값(즉 63)을 갖고 있거나 또는 표식이 검출 지역의 변두리에 위치하여 간헐적으로 응답할 때 발생할 수 있다.

두 번째 과정 :

탐색 알고리듬의 두 번째 과정은 알려진 레지스터 값들의 가능한 모든 조합을 선별하는 것을 시도한다. 이는 셋-플래그 명령(테이블 1의 라인 4-9)을 사용한 코드워드의 조합을 포함하는 매칭을 조사함으로서 수행되고 다중-레지스터-매칭을 (테이블 1)의 라인(25-29) 명령을 변조한다.

먼저 I/R(12)는 알려진 A-워드를 보내고 설정된 A-플래그 명령을 발생한다. 이는 적어도 하나의 표식(14)에게 영향을 미친다. I/R(12)는 알려진 B워드를 보내고 적어도 하나의 표식에 영향을 끼칠 B-플래그를 설정한다. 그러면 I/R(12)는 MODAB 명령을 사용한다. 만약 아무리 반응이 검출되지 않으면, I/R(12)는 새로운 A-워드를 시도해보고 반복한다. 만약 반응이 검출 되면, I/R(12)은 신원증명 코드(워드 A 및 B)의 첫 번째 12비트를 알게 된다.

검색은 SETC 및 MODBC 다음에 공지된 C-워드를 전송함으로서 계속된다. 만약 반응이 없으면, 다음의 공지된 C-워드가 검사된다. 만약 이 검출되면, 그러면 18비트가 공지된다.

알려진 코드워드를 보내고 다중 레지스터 일치를 찾으므로서 신원증명 코드를 완성시키는 작업은 특정 표식(14)이 확인되는 시점에서 MODABCDEF 명령(표 1의 라인 29)이 응답을 발생할때까지 계속된다. 이는 다음과 같이 계속 수행된다.

만약 응답이 없을 때, 다음 B워드를 시도, B워드가 없을 때, 다음 A워드를 시도, 그외의 경우

일단 표식(14)이 MODABCDEF 명령에 응답을 하면, 그것은 일치에-의한-정지명령(POWERDOWN)을 통해 선택적으로 꺼지며, 그 이후의 다음 명령에 대해 더 이상 응답을 하지 않는다. 모든 루프가 완성되었을 때, 모든 가능한 표식조합이 시도되고, 아마도 모든 표식이 식별된다.

실제로는, 심지어 하나의 검색 시퀀서가 잡음 또는 왜곡된 명령 또는 잘못된 응답을 발생한 범위 제한으로 인하여 탐색 배열이 실패한다면, 다름 검색이 빨리 수행(밀리세칸드내)되고 표식(14)를 갖는 사람은 지연이 있다는 것을 인식하지 못하게 된다.

심지어 여러개의 표식(14)은 각 표식이 제공된 동일시간에서 검출 영역에 존재할지라도 각 표식이 유일한 ID 코드를 가지는 검색 작업의 상기 기술된 방법이 제공된다. 이것은 다음에 의해 수행된다.

a) 빠르고 효율적으로 모든 가능한 시원증명 코드의 조합을 검사하는 탐색 알고리즘의 성질

b) 식별된 일정한 표식을 선택적으로 정지시키는 능력

c) 표식이 I/R(12)의 라디오 주파수 에너지 유효 범위안에 있을 때 식별된 표식(14)안에서 시동 명령어(리셋)을 막아주는 능력)

이러한 3가지 특성의 I/I 시스템(10)을 조사 영역내의 모든 표식들(14)이 매우 빠르게 (밀리세탄드내)유일하게 확인되는 것을 보장한다.

두 개의 서로 다른 표식(14)를 구별하기 위하여 완성된 검색 시퀀스의 예는 아래와 같다. 상기 표식들은 표식들의 신원보장 코드에서 A,B,C워드만을 갖는다고 가정하자. 부가적인 D,E,F 워드는 간략함을 위하여 생략한다. 그러나 그 탐색이 표식의 신원증명 코드의 D,E,F를 조작하는데 쉽게 확장할 수 있으므로 이해할 수 있을 것이다. A,B,C 워드 1,2,3을 갖는 첫 번째 표식(14) 및 A,B,C 워드 10,20,30의 값을 갖는 표식(14)이 존재한다고 가정하자. I/R 장치(12)에 의한 검색시퀀스 및 두 개의 표식(14)의 응답은 설명서의 뒷부분에서 제공되는 부록에서 주어진다.

부록에서 도시된 탐색 시퀀서에 대한 시간요구량은 매우 짧다. 예를 들면 제4(a)도, 제4(b)도 및 제4(c)도에서 묘사도니 바와 같은 시간 및 지속시간을 갖는 신호를보면, 이 탐색 배열의 두 과정 모두가 단지 몇 밀리초(ms)이내에 끝난다. 6개 비트 신원증명코드워드(A-F)을 가지는 다수의 표식(14)를 포함하는 탐색시퀀스에서, 총 시간은 증가하지만 아직 20밀리초(ms) 이하임을 알수 있다. 본 발명의 장점에서 제공하는 탐색 방법은 10진값 0에서 36비트(600억 이상)의 상응하는 10진까지 한 번호에서 다음 번호까지 직렬로 처리하는 표식들(14)의 모든 가능한 ID 번호들의 검색방법과 비교하여 훨씬 효율적이고 빠르다. 상기 I/I 시퀀스 동안에 표사(14) 및, I/R 장치(12)는 완전한 신원증명 번호를 결코 전송하지 않는다. I/I 시스템(10)은 그래서 높은 수준의 부호 보안성을 제공한다.

위에서 기술한 탐색시퀀스의 첫째 과정 동안에, 존재하는 모든 표식들(14), 변조 명령(즉 MODALL) 동안에 개별적으로 또는 전체로 응답이 허용된다. 그럼에도 불구하고 특정의 표식(14)이 각각의 메모리 레지스터의 모든 코드워드 조각(워드 A,B,C 등)이 모두 매칭된 것으로 확인되면, 단지 다른 표식만이 존재할지라도 상기 표식(14)는 I/R 장치(12)로부터 특정의 명령 (최종 모든 워드일치, 일치시 전원끄기 (POWER DOWN))에 대해 응답할 수 있다. 그외 표식들 (14)(아직 판별되지 않았거나 이미 판별되어 전원 끄기 상태가 된) 다른 표식들(14)는 이때 I/R 장치(12)에 대해 반응하지 않는다. 이미 설명되었듯이 각 표식(14)는 이의 신원증명 코드처럼 유일하게 판별되고 탐색 시퀀스의 적절한 순간에서 I/R 장치(12)와 유일하게 통신한다. 이것이 발명의 가장 중요한 형태이다.

제5도에 표식-집적-회로(30) 및 각 표식(14)는 I/R 장치(12) (제1도 및 제3도)로부터 빔(16)의 RF 필드의 효율적인 범위로 이를 때, 상기 표식-집적-회로(30)은 정지 상태이다. 상기 표식-집적-회로(30)의 대부분이 정지 상태에 있을 때 실질적으로 전류(예를들면 0.1 마이크로-암페어보다 적은 누설전류)를 사용하지 않는다. 그러나 매우 짧은 리드(100)에 의해 안테나 입력 단자(42)에 연결되어진 검출기/복조기부(70)는 광선(16)의 저준위 라디오 주파수(RF)파를 계속 검출할 수 있도록 유지된다. 예를들면 표식-집적-회로(30)의 휴지가 전류의 총합이 단지 0.4마이크로 암페어(㎂)에 불과하다. 검출기/복조기부(70)의 개별 회로 소자들 및 독특한 동작 모드는 뒤에 자세히 언급된다. 그러나 분명히 언급했듯이, 검출기/복조기부(70)는 (제4(a)도, 제4(b)도, 제4(c)도에 설명된 것처럼) 광선(16)의 라디오 주파수(RF)파 (제4(a)도, 제4(b)도, 제4(c)도에 설명된 것처럼)를 검출하고 RF 펄스를 이진수 0과 1의 연속된 직렬 비트 워드 시퀀서로 변환(복조)한다. 검출기/복조기(70)은 I/R 장치(12)로부터의 표식-집적-회로(30)에 전송된 6비트 명령 및 데이터 워드의 동작과 동기화하도록 하는 클럭 펄스를 발생한다.

검출기/복조기(70)은 데이터 리드(10)를 거쳐서 복조된 직렬 비트 시퀸스 0와 1 을 직/병렬부(72)에 적용한다. 검출기/복조기(70)은 클럭파를 공통리드(104)를 거쳐서 직/병렬부(72) 및 클럭 존재부(76) 및 조절부(78)에 적용한다. 리드(102)를 통해 6비트의 워드가 직/병렬(72)로 직렬로 클럭된후에 B0 내지 B5 로 표식된 6개 공동 데이터 라인의 각 하나에 직/병렬부(72)의 출력단자 A0 내지 A5에 병렬로 상기 6-비트를 인가한다. 이 데이터 라인들은 각워드의 병렬 데이터 비트 각각을 리셋부(74)의 입력부 R0 에서 R5까지 및 명령래치부(80)의 입력부 10에서 15 및 데이터 래치부(82)의 입력부 R0 에서 R5까지 및 명령 래치부(80)의 입력부 10 및 15 및 데이터 래치부(82)의 입력부의 D0에서 D5에 인가한다. 리셋부(74)는 6개의 연속적인 1들(즉 테이블 1의 라인 31의 리셋 명령)이 입력부 R0 에서 R5까지의 인가되는 명령에 응답한다. 리셋부(74)는 앞서 설명된대로 하나 이상의 0비트를 가지는 모든 다른 6비트 워드를 모두에 대해서는 응답하지 않는다. 리셋부(74)가 리셋(RESET) 명령 (111111)을 발견했을 경우에, 상기 리셋부(74)는 공통 리드(105)를 거쳐서 syn 입력부, 변조-타이머부(92)의 syn입력부에 적용한다. 리드(105)를 거쳐 리셋부(74)로부터의 동기화 파는 표식-집적-회로(30)내의 직렬 및 병렬 비트 스트림이 올바르게 구성되어 졌다는 즉 개개의 6-비트 워드들(즉 앞서 주어진 표 1에 나열된 명령어 처럼)로 구분되어지고 인식되어졌음을 확인한다. 리셋부(74)는 동시에 동기파 syn을 리드(105)에 적용하고 또한 리드(106)을 통해 조절부(78)의 pwron 입력부에 적용된 pwron 제어 전압이라고 이름 붙여진 출력부에 적용한다. 이것이 조절부(78)을 동작가능하게 한다. 또한 동시에 리셋부(74)는 power on 출력에서의 제어 전압을 리드(106)이 적용하고, 리셋부(74)는 리드(108)을 통하여 활성(active)이라고 이름붙여진 출력으로부터의 제어 전압을 검출기/복조기부(70)의 각 입력부에 인가한다. 또한 동시에 리셋부(74)는 자신의 poweron 출력에서 조절 전압을 리드(106)에 적용하고, 상기 리셋부(74)는 리드(108)을 통하여 active 라고 이름붙여진 자신의 출력으로부터 검출기/복조기부(70)의 각 입력부에 제어전압을 인가한다. 차후에 설명될 것이지만, 리드(108)상의 전압은 검출기/복조기부(70)의 응답을 강하하고, power down 명령이 수신되거나 또는 바로 이후에 표식-집적-회로(30)가 광선(16)의 영역으로부터 제거될때까지 참(true)의 상태로 유지된다.

리셋부(74)는 클럭-존재(clk-present)라고 명명된 입력부에서 클럭존재부(76)으로부터 조절 신호를 받아들인다. 리드(104)를 통한 클럭파가 빔(16)으로부터의 신호를 수신 및 복조하고 있다는 것을 나타내는 클럭 존재부(76)에 인가하는한, 상기 리드(110)상의 클럭-존재 제어 신호가 참이 된다.

상기 클럭 존재부(76)에 클럭 신호가 없는 약 150 마이크로 동안에, 상기 장치 타임-아웃 및 리드(110)상의 제어신호가 거짓으로 된다. 이는 리셋부(74) 및 표식-집적-회로(30)를 각 정지상태로 복귀한다. 이러한 일들이 발생된 바로직후 IR장치 (12)로부터의 연속적인 리셋(RESET) 명령에 의해 리셋부(74) 및 표식-집적-회로(30)거 다시 리셋되어질 수 있다. 리드(110)상의 클럭 존재 신호(clock present signal)가 참인동안 수신된 리셋 명령은 리셋부(74) 및 표식-집적-회로(30)상에서 아무 효과를 가지지 못한다. 앞서 설명했듯이, 이러한 장치는 표식-집적-회로(30)가 확인되면, 표식-집적-회로(30)가 상기 I/R 장치로부터 파워다운 명령 후 상기 표식-집적-회로가 상기 빔(16)의 영역내에 남아있는 동안 계속하여 응답하는 것을 방지한다.

일단 리드(106)을 통한 powon 신호에 의해 활성되면, 조절부(78)은 명령래치부(80)로 입력되는 6비트 지시 명령어가 들어가는 것을 조절하고 데이터 래치부(82)로 6비트 데이터 값이 들어가는 것을 조절한다. 조절부(78)은 리드(114)를 통해서 조절 신호(INST_STB로 구분된)을 명령래치부(80)에 적용하고 또한 리드(116)을 통해 (DATA_STB)로 표시된) 조절 신호를 데이터 래치부(82)에 적용한다. 리드(114)상의 조절신호가 참일 때, 리드(116)상의 조절신호는 거짓이다. 명령래치부(80)은 각 입력부 I0-I5에 적용된 6비트 워드들이 입력하기 위하여 인에이블된다. 리드(116)상의 신호가 참일 때, 리드(114)상의 신호는 거짓이고, 데이터 래치부(82)가 D0-D55까지 각 입력부에 적용된 62비트워드들을 입력하기위하여 인에이블된다. 조절부(78)로부터의 리드(116)상의 조절 신호는(DATAREAD 워드 명령에서 나오는)판독 신호가 조절(CTL)(78)의 판독 입력부에 리드(118)을 통하여 저공된 직후에 참이 된다. 그후 다음 리드(114)상의 제어 신호는 참이되고 명령래치부(180)는 다시 인에이블된다.CLK6의 출력단에 있는 조절부(78)은 공통리드(120)을 거쳐서 각 6비트워드에 대한 클러킹(clocking) 또는 프레이밍(framing)파를 명령래치부(80)의 입력부 CLK와 메모리 비교부(86)의 입력 CLK6과 변조해석부(88)의 입력 CLK6에 적용된다. 조절부(78)은 이후 자세히 언급될 것이다.

병렬 6비트 명령어 워드들은 개별리드 명령래치(IL) 0에서 명령래치(IL) 5를 통하여 명령래치부(80)으로부터 명령어/해석부(84)에 적용된다. 유사하게 6비트 데이터 워드들은 각 리드 데이터 래치(DL) 0 에서 데이터 래치(DL) 5를 거쳐 데이터 래치부(82)에서 메모리 비교부(86)으로 전달된다. 6비트 명령어 워드가 명령어/해석부(84)에 입력되었을 때, 워드는 복호화 되고, 상기 장치(84)의 상응하는 출력부가 인에이블된다. 표식-집적-회로(30) 및 이의 각 부분들의 동작 기능 수행을 쉽게 이해하기 위해서, 명령어/해석부(84)의 다양한 출력부 및 상호접속부, 메모리 비교부(86) 및 변조 해석부(88)는 표 1에 나열된 바와같이 10진수에 해당하는 개별 명령어에 의해 구별된다. 따라서 명령어/해석부(84)의 출력 X7은 표 1의 첫째줄에 나타난대로 일치시 전원끄기(POWERDOWN)에 해당하고, 출력부X15는 명령어 무조건 전원끄기(POWERDOWNOW)에 해당한다. 명령어/해석부(84)를 변조 해석부(88)에 연결해주는 112(X38)등으로 구분되어지는 19개의 리드(122)가 있다. I/D 장치(84)를 MC 장치(86)에 연결하는 124(X29)로서 확인되고, MC장치(86)을 M/D 장치(88)에 연결하는 126(A 매칭)으로 확인되는 6개 리드(124)가 있다. I/D 장치(84)에 의하여 복호화될 때 쓰기고정(LOCK)과 쓰기 고정해재(UNLOCK)명령은 리드(128)을 통해 메모리 비교부(86)에 연결된 WORK라고 이름붙여진 출력부에서 나타낸다. 명령어/해석부(84)의 출력부 X7에 있어서의 명령 신호(powerdown)는 리드(130)을 통하여 리셋부(74)의 첫 번째 pwreff_x7입력부에 적용되고 I/D 장치(84)의 출력부 X 15에서의 명령신호(powerdownnow)는 리드 (132)를 거쳐서 2번째 리셋부(74)의 출력부 pwreff_x15 에 적용된다. 리셋부(74)가 리드(134)를 통하여(ID 번호의 A,B,C,D,E 및 F 매칭을 나타내는) 변조 해석부(88)로부터 참 인 신호와 리드 (130)상의 명령을 받았을 때, 리셋부(74)는 표식-집적-회로(30)을 파워다운 시킬 것이다. 파워다운상태에서, 표식-집적-회로(30)은 정지상태(quisient state)에 있을 경우보다 더 적은량의 전류를 소비한다. 더욱이 꺼짐 상태에서, 빔(16) 및 CP 장치(76)의 범위내에 남아있는 표식-집적-회로(30)가 타임-아웃되지 않는 한 표식-집적-회로(30)가 I/R 장치(12)로부터(RESET을 포함하는)어떤 명령에 응답하는 것이 방지된다.

데이터 워드가 D/L 부(82)에 존재할 때, 그 워드는 앞서 언급되었던 탐색시퀀스의 첫 번째 과정(pass)에 따라, 메모리 비교부(86)의 메모리 위치에 저장된 신원증명(ID) 워드 A에서 F까지와 1대 1로 비교된다. 워드 A에서 F중의 하나와 맞는 것이 발견되면, 이에 부합하는 match 신호가 H/P장치(88)의 입력부 Acom에서 Fcom까지의 각 하나에 리드(126)의 하나를 통하여 인가된다. 그러면 탐색시퀀서의 두 번째과정(pass)에서, 변조 해석부(88)의 각 플래그(flag) A-F는 명령어/해석부(84)로부터 리드(122)중 하나를 통하여 명령상에 설정된다.

명령어/해석부(84)가 변조 명령(즉 MODALL, X38)을 리드(122)들의 각각 하나를 통해 변조 해석부(88)에 적용할 때, 복조(decode)라고 이름 붙여진 출력부에서 상기 장치는 리드(140)을 통해 조절 신호를 변조-타이머부(92)에 적용한다. 이 장치는 변조기부(90)으로부터 리드(142)를 통해 적용된 적당한 주파수(즉 5)의 신호에 의해 구동된다. MODT 장치(92)가 M/D 장치(88)로부터 리드(140)상에 복조 신호에 의하여 인에이블될 때, 상기 MODT 장치(92)는 점선 라인 박스내에 도시된 가변 임피던스 장치(94)에 짧고 정확한 간격을 지속하는 변조신호를 리드(144)를 통하여 출력부 FMOD에 인가한다. 변조-타이머부(92)가 켜져있을 때 변조가 진행중이라는 것을 이러한 장치에 알리는(TL 장치(78) 및 MOD 장치(90)에 공동 리드(145)을 통하여 MOBON 신호를 인가한다. 상기 가변 임피던스 장치(94)는 게이트(147)가 리드(144)에 접속되고, 드레인(148)이 안테나 리드(100)에 접속되고, 상기 안테나 리드(100)을 통과하여 단자(42)에 접속되고, 소스(149)가 접지 및 단자(40)에 접속되는 n 채널 전계효과 트랜지스터(FET)(146)을 포함한다.

전계효과 트랜지스터(146)의 게이트(147)가 변조-타이머부(92)로부터의 변조신호에 의해 변조 되는 동안, 전계효과 트랜지스터(146)의 임피던스는 기본적으로 적당한 주파수(즉 5)에서 가변된다. 이것은 앞서 설명되었듯이 표식 안테나(32)의 임피던스(제2도와 제3도 참조)를 변조하고 확장된 MSB 비트(제4(c)도)로서 (I/R 장치)(12)로부터 전송된 극초단파 에너지의 일부를 사용하는 신호를 역으로 반사한다. 표식 안테나(32)로부터 측파대(예를들면 915±5)를 갖는 반송 주파수가 쉽게 검출되고, 반사된 신호는 RF 빔(70)(제3도)에 의해 표시된다. 명령어/해석부(84)에 의해 변조 해석부(88)로 인가될 때 다른 변조명령들(테이블 1)은 유사한 결과를 만들어낸다.

앞서 언급되었듯이, 신원증명(ID) 워드 A-F는 표식-집적-회로(30)에 원격 기록되어질 수 있다. 이들은 메모리 비교부(86)에 전자적으로 저장된다. 표식-집적-회로(30)의 내부에 저장된 신원증명(ID) 부호의 집적은 가장 중요한 것이다. 부호의 보안을 유지하기 위해, 허가된 프로그래밍 시퀀스를 통하지 않고는 상기 저장된 ID 코드를 변경하는 것을 불가능하다. 또한 신원증명(ID) 부호는 프로그램가능한 전계이기 때문에, 외도되지 않은 프로그래밍을 방지하기 위하여 주의가 요구된다. 표식-집적-회로(30)은 조사기에 의해 전송되어진 비트스트림의 올바른 수신 과정을 거치는 것보다 입력되는 비트열을 검출하는 때에, 신원증명(ID) 부호 손실의 가능성이 존재한다. 표식(14)이 광선(16)의 영역에 있을때가 이러한 일이 일어나는 경우중의 하나이다. 검출기/복조기부(70)에 의해 손실된 어떤 비트는 다음 명령어들이 비동기화가 되지 않도록 한다. 왜곡된 비트 형태는 저장된 ID 부호에서 변화또는 손실을 초래할 수 있다. 이러한 경우는 임의 노이즈의 효과를 고려함으로서 더 일반적으로 접근할 수 있다. 만약 임의 노이저가 1'S 및 U's의 임의 입력 스트림으로서 표식-집적-회로(30)에 의하여 해석된다면, 그러면 주어진 충분한 시간에서 코드 프로그래핑에 영향을 끼치는 명령 시퀀스가 발생할 수 있다. 이런 일들이 일어나는 것을 방지하고 미미한 확률에 의해 신원증명(ID)부호 손실의 변화를 줄이기 위해, 신원증명(ID)부호를 프로그램하기 위하여 요구된 알로리즘을 매우 특정 시퀀스에서의 적절한 수의 명령 워드의 전송을 요구한다. 만약 상기 시퀀스 내에서 어떤 에러가 발생된다면, 표식-집적-회로(30)은 자동적으로 내부 리셋을 발생한다. 가능한 과정중의 하나는 다음과 같다.

1) 쓰기(WRITE)-쓰기고정 해제(UNLOCK)명령을 보낸다(테이블 1의 16번째줄)

2) 각 6개의 해당 프래그 셋(SET-MATCH FLAG) 명령들을 고정된 과정내에서 한 번 혹은 여러번 어떤 과정이나 다른 명령들을 이용해 보낸다. (테이블 1의 4-9번째줄) 고정된 시퀀스에서의 어떤 시퀀스 또는 다른 명령들에서 6개 설정-매칭-플래그 명령(테이블 1의 라인 4-9)를 한 번이상 보낸다.

3) 적당환 횟수동안 원하는 워드-쓰기(WRITE-WORD)명령을 보낸다.(즉 테이블 1의 10-15 번째 줄 중 하나)

4) 쓰기(WRITE)-쓰기고정(LOCK) 명령을 보낸다.(테이블 1의 라인 3)

5) 워드 쓰기(WRITE-WORD)명령을 다시 보낸다.

5단계를 실행한 다음, DL 장치(82)의 데이터 레지스터에서의 값은 쓰기워드 명령에 의하여 표기된 MC장치(86)의 메모리 레지스터에 복사될 것이다.

예로써 신원증명(ID) 부호의 B-워드 위치로 데이터값 23(010111)을 프로그램 하기 위해 데이터 값 23(010111)을 신원증명 부호의 B-워드위치를 프로그램하기 위한 명령시퀀스는 다음과 같다.

한 명령과정은 :

마지막 B-워드쓰기(WRITEB) 명령을 받자마자, 메모리 비교부(86)의 B워드 신원증명(ID) 부호 레지스터는 23으로 변할 것이다. 다른 레지스터들은 아무 변화가 없다. 상기 시퀸스는 이런 방식으로 모든 신원증명(ID) 부호의 워드들은 표식-집적-회로(30)에 프로그램하기 위하여 계속된다. (첫째장 및 둘째장에 제공된) 제6도를 참조로, 본 발명의 특징에 따라서 검출기/복조기 장치(70)의 상세한 회로도가 도시된다. 다양한 소자들의 크기(즉 트랜지스터) 및 여러 가지 리드선의 길이 및 노드(node)의 접속은 설명을 위해 크게 확대해 보였다. 결국 회로(70)가 CMOS 기술을 사용하여 수행될 것이라는 것을 이해될 것이다. 당업자는 CMOS 회로류는 일반적으로 극초단파 신호를 검출/복조하는데 사용되기에는 응답이 너무 느려서 부적당하다고 평가할 것이다. 그러나 발명의 중요한 장점에 따라, 검출기/복조기 장치(70)의 회로의 CMOS 엘리먼트는 빔(16)에 의하여 나타난 바와같이 극초단파 신호에 대하여 효율이 높고, 매우 민감한 검출기/복조기로 배열되어 있다.

제6도의 하단 좌측(첫째장)에 보여지듯이, 접지안테나 단자(40)은 회로 접지에 접속되어 다른 안테나 단자(42)는 리드(100)(제5도 참조)에 접속된다. 안테나(32)(제2도를 참조)는 제6도에 나타나있지 않다. 리드(100)은 (제4(a)도, 제4(b)도, 제4(c)도에서처럼) 라디오 주파수(RF)신호를 (점선으로 그려진 상자안에 표시된)입력단(200)에 인가된다. 단계 200은 공통 게이트 소스-구동 증폭기로 연결된 제1n-채널 FET(202) 및 제2n-채널 FET(204)을 포함한다. FET(202)의 소스(206)는 회로 접지 리드(208)(음의 레일)에 연결되어 있고, FET(210)의 소스(210)는 라디오 주파수(RF) 입력 리드(100)에 연결되어 있다. FET(202 및 204)는 FET(202)의 드레인(218)에 접속된 공통 리드(216)와 함께 접속된다. 전류는 드레인(222)이 리드(216)에 연결되어 있고 FET(202)에 대하여 제1P-채널 FET(220)으로부터 리드(216) 및 상기 드레인(218)에 공급된다. FET(220)을 조정 트랜지스터(230) 및 고저항부하 및 (MOS 기술로 수행되는) 필터(232)에 의하여 적절히 조정되고 필터되는 직류 전압에서 유지된다. 상기 FET(22)은 (여기는 나타나있지 않고 그림 2에 표시됨) 베터리(34)에 리드(48)을 통하여 양단자 + VDD에 접속되는 제1공급 전압 리드(236)에 접속된 소스(234)를 가진다. 트랜지스터(230)은 양 공급 리드(236)에 접속된 소스(238)을 가지고, 트랜지스터(230)의 드레인(239)은 공통리드(226) 및 로드(232)에 접속된다. 트랜지스터(230)의 게이트(240)은 공통리드(226)에 연결된다. 조정 트랜지스터(230) 및 로드(232)는 트랜지스터(220)을 통과하는 전류를 결정하는 전류 미러(current mirror)로 작용한다.

비슷한 방식으로 FET(204)는 정전류원으로 연결된 제2P-채널 FET(250)의 드레인(246)에 접속된 공통리드(244)에 접속된다. FET(250)는 양의 리드(234)에 연결된 소스(252) 및 공통리드(226)에 연결된 게이트(254)를 갖는다. FET(220)에서처럼 FET(250)는 트랜지스터(230)와 로드(232)에 의해 형성된 전류미러 배열에 의해 규정지어지는 전류는 갖는다. 예로써 조정 트랜지스터(230)의 폭은 약 0.1 마이크로-암페어의 트랜지스터를 통하여 흐르는 전류로 선택된다. 제1FET(220)의 게이트 폭은 트랜지스터(220)을 통하여 전류가 트랜지스터(230)을 통하여 조정된 전류보다 약 2배(예를들면 0.2 마이크로 암페어)가 되도록 트랜지스터(230)의 폭의 2배이다. FET(250)의 게이트의 폭은 차후에 설명될 이유로인해 FET(220)의 게이트 보다 약 20% 정도 더 크게 만들어진다. FET(250)에 부가해서, 드레인(262) 정도 더 크게 만들어진다. 공통리드(244)에 연결된 제3P-채널 FET(260)이 있다. FET(260)의 게이트(264)는 공통리드(226)에 연결되고, 소스(266)은 소스(272)가 양의 리드(236)에 연결되어 있는 P-채널 제어 FET(270)의 드레인(268)에 연결되어 있다. FET(270)은 정상상태에서 꺼져있고(오픈회로), 게이트(274)는 리드(276)로부터 게이트(274)에 적용된 신호들에 의해 조절되어진다. FET(202) 및 FEB(204)의 제조에 있어, 최적의 응답을 가지고 그러나 적은 전류 드레인을 가지기 위한 크기와 가능한 거의 동일한 크기로 만들어졌다. 예로써 각 FET(202 및 204)는 40㎛ 폭의 게이트를 갖는다. 반면에 트랜지스터(250)은 동일상태의 게이트 바이아스 및 공급전압으로 약 20% 이상의 전류를 소비하도록 제2FET(250)은 상기 FET(220)보다 약 20% 넓게 만들어진다. 결과적으로 공통리드(244)상의 정상적인 준비(정지상태)전압은 공통리드(216)의 상응하는 전압보다 높다, 예로써 리드(244)상의 전압은 (+3V의 베터리 전압에 대하여) 약 +2.2V가 될 수 있고, 리드(216)상의 전압은 약 1V이다.

회로접지 및 FET(202 및 204) 및 (220 및 250)의 엘리먼트(즉 소스, 드레인 전극)와 사이에 작은 표유 정전용량이 존재한다. 이들 2개의 정전용량을 리드(216) 및 접지 사이에 연결된 캐패시터(280) 및 리드(244) 및 접지 사이에 접속된 캐패시터(284)로서 점선으로 표시되어 있다. 곧 설명되었지만 이들 캐패시터는 입력단(200)의 동작에서 중요한 역할을 한다. 예로써, 캐패시터(280)는 약 75 펨토페럿(ff)이고 캐패시터(284)는 약 120펩터페럿(ff)이다. 그리고 (D,C 접지에 있는) 안테나 단자(42)에 RF 전압이 인가되지 않을 때, 캐패시터(280) 양단 전압은 약 +1V이고, 캐패시터(284)양단 전압은 약 2.2V이다. 따라서 앞서 설명되었듯이, 입력단(200)은 고의적으로 FET(250)를 FET(220)보다 약간 크게 만들므로서 어느정도 균형이 이루어지지 않게 되어있다. 두 번째 장인 제6도의 트랜지스터 및 논리회로들은 제7도와 제8도를 논한 이후에 기술될 것이다.

제7도에서, 전류-전압도는 입력단(200)의 FET(204)의 동작을 설명한다. 드레인과 소스 사이의 트랜지스터 전류 I는 수평축으로 나타나고, 게이트 대 소스 바이아스 전압(V)은 수직축을 따라 표시된다. 곡선(300)은 드레인과 소스 전류의 값이 매우 낮은 값에서 전류 I와 전압 V사이의 비선형 관계를 나타낸다. 곡선(300)의 무릎 근처의 포인트(302)에서 표시된 게이트 대 소스 바이아스 전압에 대하여 상응하는 전류(I)는 매우 낮고(약 0.2 마이크로암페어), 게이트 대 소스 전압(V)은 포인트(302)에서 가변될 때 곡선(300)에 따라서 비-선형적으로 가변될 것이다. 예에 의해, 포인트(302)에서의 전압은(제6도의 리드(100)에 적용되는 입력 신호에 없는) 접지에 대해 상대적으로 약 1V정도로 설정된다. 작은 용량의(펨토페럿 캐패시터(280및284)(제6도 참조)는 CMOS 회로가 적절하다고 생각될 때 낮은 주파수(즉 수 메가헤르쯔)에서 중요하지 않는 효과를 갖는 것으로 일반적으로 2차적인 관계라고 생각되어진다. 그러나 극초단파에서, 캐패시터(280,284)는 효과를 갖는다.

한 주기의 정현 전압파(304)는 빔(10)의 RF 반송파의 한 사이클을 나타내는 바이아스 포인트(302)을 교차하는 수직적으로 정렬된 제로축(306)을 따라서 점으로 도시된다. 예로 전압파(304)는 제로축(306)에서 수직적인 점선(308)으로 표시된 양으이 최대값(+)까지 세로축 점선(310)에 의해 표시된 음의 최대값(-)까지 진동한다. 점선(308)은 포인트(312)에서 곡선(300)을 교차하고 점선(310)은 포인트(314)에서 곡선(300)을 교차한다. 따라서 전압파(304)에서의 한 주기의 진동은 드레인 대 소스 전류I에서의 곡선(300)을 따라서 비-선형 편위를 야기하고, 상기 드레인 대 소스 전류I는 포인트(312)(실질적으로 제로 전류) 및 전류I가 바이아스 포인트(302)에서의 전류I 보다 실질적으로 큰 포인트(314) 사이에 있다. 전압파(304)의 진폭을 설명된 것보다 작을 수 있다는 것이 이해되어야 한다. 예로써 전압파(304)의 약 10밀리볼트 진폭은 입력단(200)의 효율적인 동작을 위하여 제공하기에 충분하다.

전압파(304)의 각 주기에서, 전기 전하의 적은 증가량은 캐패시터(284)상에 저장된 전압에서의 작은 강하에서 야기되는 캐패시터(284)로부터 나온다. 캐패시터(284)상의 전압 및 공동리드(244)는 (리드 (100)에 라디오 주파수(RF) 입력 신호가 없을 때) 약 +2.2V 이다. 매우 높은 주파수에서(예로 제4(a)도 참조) 발진할 때, 축전기(284)상의 전하는 방금 기술한대로 매주기마다 점차적으로 밀려 내려간다. 이 시간동안 캐패시터(280)을 가로지는 전하 및 전압은 대략 일정하게 유지된다(즉 약 1V).

제8도를 보면, 캐패시터(284) 및 공통리드(244) 양단 전압 V 및 수평축을 따라서 시간 그래프가 도시된다. 예에서 주어진 3V의 전압에 따라, 전압 V-1 에서의 짧은 수평선 요소(350)은 리드(100)상의 빔(16)으로부터 극초단파가 나타나기전 캐패시터(284)를 따라 유지되는 전압을 설명한다. 시간 TO를 표시하는 포인트(352)에서 시작할 때, 라디오 주파수(RF) 전압은 입력 리드(100)에서 나타나고, 캐패시터(284) 양단 전압은(앞서 설명되었듯이) 아래쪽으로 기울어져 있는 선(354)에 의해 설명되는 연속된 작은 증가과정 속에서 아래로 밀려 내려간다. 전압이 시간 T-1에서 값 V-2 이하로 떨어질 때, (다음에 자세히 논의될) 전압 개폐가 일어난다. 이는 시간 T-1에서 시작해서 차후에 간단히 논의될 빔(16)의 이진수 0 또는 1의 지속기간에 비례해서 계속되는 계단파(356)에 의해 설명된다. 예로써 빔(16)의 약 100주기(파 304)은 캐패시터(284)의 전하를 전압 준위 V-2까지 밀어내리기에 충분하다. 캐패시터(284)양단 전하가 계속 밀어내려질 때, 캐패시터(284) 양단 전압을 라인(354)과 극초단파(304)가 입력 리드(100)에 접근선은 제로를 향한다. 빔(16)이 단지 이진수(예로 제4(b)도의 LSB 0을 참조)을 표시할 만큼 긴 경우에 앞서 설명된 전하의 펌핑 동작은 짧은 시간(즉 250 나노초)이후에는 더 이상 유효하지 않게되고, 캐패시터(284) 양단 전압은 T-2로 표시된 시간에서 라인(358)을 따라 초기값 V-1으로 복귀하기 시작한다. 라인(358)의 상향 기울기는 FET(270)을 동작하도록 함으로써 회로에 연결된 FEB(260)에 의해 언급되어진 두 번째 p-채널 FET(250)에 의해 제공되는 캐패시터(284)의 충전에 의해 결정된다. 따라서 캐패시터(284)는 개별로 동작하는 FET(250)에 의해서보다 FET(250 및 260)에 의해 더 빠르게 전압 준위 V-1까지 재충전된다. 반대로 캐패시터(284)상의 전하는 FET(270)가 오프 됨으로서 상기 FET(260)의 분리됨으로서 더 빠르게 레벨 V-1로부터 아래로 밀려내려간다. FEB(260)은 결과적으로 리드(276)상의 신호에 의해 제어되어지는 제어 FET(270)의 동작에 의해 효과적으로 회로내에서 접속 또는 분리된다. 따라서 캐패시터(284)가 밀려내려가는 한편 FET(260)이 분리됨으로서, 보다 적은 펌프가 요구되고 상기 회로는 입력빔(16)으로 더 빠르게 응답한다. 그러나 FET(260)이 (FET(270)이 온되는) 회로에 순간적으로 접속됨으로서, 캐패시터(284) 양단의 전압은 라인(358)을 따라서 레벨 V-1로 더 빠르게 재충전된다. 따라서 캐패시터(284)의 충전 및 방전(밀려내려감)은 모두 속도가 올라가고, 입력단(200)의 동작은 강화된다.

캐패시터(284) 양단 전압이 라인(358)을 따라 재충전될 때 레벨 V-2는 T-2로 표시된 시간에 도달하고 상기 스템-파(358)로 끝난다. T-1에서 T-3까지의 간격은 이후에 설명될 것처럼 이진수 0을 나타낸다. 다른 한편으로 만약 빔(16)이 이진수 0 보다 긴 이진수 1에 상응하는 시간에 대하여 유지한다면 캐패시터(284) 양단 전하는 시간 T-2 이상 연속되는 수평 라인 세그먼트(360)에 의하여 설명되듯이 H의 제조로 유지될 것이다. 부분적으로 끊겨있는 라인 세그먼트(360) 시간 간격 T-0 에서 T-2 보다 더 긴 지속 기간에 대하여 계속되고 빔(16)이 순간적으로 다시 꺼질 때 시간 T-4에서 끝난다. 이는 이진수 1 또는 빔(16)의 확장된 이진수 1 중 하나를 나타낸다(제4(c)도를 참조). 양쪽 모두의 경우에 있어서, 이러한 상태는 이진수 1로 인식되어진다. 물론, 캐패시터(284) 양단 전압이 위쪽으로 기울어진 라인(358)보다 라인 세그먼트(360)을 따라 계속될 때, 스텝-파(356)은 이진 0을 나타냄) 시간 T-3에서 끝나지 않고, 어느정도 시간 T-4 이상의 점선(362)에 의해 표시된 바와같이 계속된다. 빔(16)이 다음 비트까지 순간적으로 T-4의 시간에서, 캐패시터(284)는 바로 점선(364)를 따라 전압준위 V-1로 재충전되기 시작한다. 전압이 T-5로 표시된 시간에서 준위 V-2에 이를 때, 스텝-파(356) 및 이의 연장부(362)는 끝난다. 지속시간 T-1에서 T-5은 이진수 1에 해당한다. 라인(364)의 기울기(즉 캐패시터(284)의 재충전 비율)는 라인(358)의 기울기와 같다.

제6도에 첫 번째장의 제6도에 보여진 검출기/복조기장치(70)이 엘리먼트의 동작이 기술되어 있다. 리드(100)상의 RF 신호가 나타날 때, 캐패시터(284) 양단 전압 및 공통 리드(244)의 전압이 시간 T-1에서 레벨 V-2(제8도 참조)에 이를때까지 상기 캐패시터(284)상의 전하는 밀려 내려간다. 두 번째장의 제6도에 나타나있듯이 리드(244)는 점선박스내에 도시된 첫 번째 인버터 증폭기 단으로 연결된 p-채널 FET(384) 및 n-채널 FET(386)의 게이트(380 및 382)와 공동으로 연결되어 있다. FET(384 및 386)의 드레인들은 출력 리드(392)에 공통으로 연결되어있다. FET(386)의 리드(394)에 의해 접지 리드(208)(음의 레일)에 연결되어 있다. FET(384)의 소스는 n-채널 필드 효과 다이오드(400)로서 게이트 및 드레인에 공통으로 접속된 p-채널 필드 효과 다이오드(420)로서 게이트 및 드레인에 공통으로 접속된 p-채널 FET, 및 게이트(406)가 리세트 장치(74)(제5도)로부터 리드(108)에 접속되고 제어된 p-채널 FET(404)을 포함하는 제어된 양전압 소스에 리드(396)에 의하여 접속된다. FET(404)의 드레인은 n-채널 필드 효과 다이오드(400)의 소스 및 p-채널 필드 효과 다이오드(402)의 드레인을 따라서, 리드(369)에 접속된다. 상기 (404)의 소스는 n-채널 필드 효과 다이오드(400)의 드레인 및 p-채널 필드 효과 다이오드(402)의 소스를 따라서 양공급 전압 리드(410)에 접속된다. 제어 FET(404)가 오프될 때, 상기 공급 리드(410) 및 리드(396) 사이의 전압 강하는 n-채널 필드 효과 다이오드(400) 또는 p-채널 필드 효과 다이오드(402) 양단의 전압 전하를 줄임으로서 결정된다. 따라서 (상기 제어 트랜지스터(404)가 오프될 때) 리드(396)상의 전압은 전체 공급 전압(예를들면 약 +3V)보다 약간 작게 될 것이다. 예로써, 리드(369)상의 전압(검출기/복조기 장치(70)가 정지 상태일때)은 약 +2.2V 이다. 이 장치의 장점은 간단히 설명될 것이다. 공통리드(244)상의 전압이 V-1(제8도)일 때, 첫 번째 증폭단(390)의 출력 리드(392)상의 전압은 거의 접지(음의 레인)이고 증폭단은 거의 전류를 흘리지 않는다.

첫 번째 증폭단(390)은 (모두 각각의 점선 상자에 표시된) 3개의 유사한 증폭단(420,430 및 440)이 직렬로 연결되어진다. 이들 증폭단(420,430 및 440)은 첫째단(390)에 상응하는 FET(384 및 386) 기본적으로 동일한 방식으로 함께 연결되어 있는 p-채널 FET 및 n-채널 FET를 갖는다. 두 번째, 세 번째 그리고 네 번째 증폭단(420,430 및 440)은 공통리드(442)를 거쳐 공급 리드(236)(양의 레일)에 연결되어지고, 리드(444, 445 및 446)에 의하여 접지 리드(208)(음의 레일)에 접속된다. 첫 번째 증폭단(390)은 두 번째 증폭단(420)에 리드(392)에 연결되고; 두 번째 증폭단(420)은 세 번째 증폭단(430)에 리드(450)에 연결되고; 세 번째 증폭단(430)은 네 번째 증폭단(440)에 리드(452)에 연결된다. 네 번째단(440)의 출력은 출력이 데이터 리드(102)에 연결되어 있는 데이터 출력 반전 증폭기(456)의 입력에 리드(454)를 통하여 연결된다. 리드(454)는 또한 p-채널 필드 효과 제어 트랜지스터(270)의 게이트(274)(첫째장의 제6도)로 연장되는 제어 리드(276)에 연결된다.

리드(454)는 또한 작은 충전 신호 지연을 제공하는 4개의 다른 반전 증폭기(461에서 464까지)에 직렬로 연결된 첫 번째 반전 증폭기(460)의 입력부에 연결되어 있다. 반전 증폭기(464)는 출력이 리드(470)에 직접 연결되어 있는 논리게이트(468)의 하위 입력부(466)에 연결되어 있다. NOR 논리게이트(468)의 상위 입력부(471)은 리드(454)에 직접 연결되어 있다. 리드(470)는 소스가 리드(473)을 통하여 접지 리드(208)에 연결되고 드레인이 공통리드(474)에 연결된 n-채널 FET(472)의 게이트에 연결되어 있다. FET(472)는 게이트가 접지 리드(208)에 접속된 리드(477)을 통하여 접속된 다음 n-채널 FET(476)의 소스 및 드레인에 각각 접속된다. FET(476)는 이후 설명되어질 어떤 이유로 회로의 이러한 부분에서 작은 기생 캐패시터의 역할을 한다. 전류는 게이트가 리드(226)에 연결되어 있고, 소스가 리드(479)에 의해 공급 전압 리드(236)에 접속되어 있고 드레인이 공통리드(474)에 접속된 p-채널 FET(478)(FET(220)과 유사한)에 의하여 리드(474)(및 트랜지스터(472)에 공급된다. 리드(474)는 점선 박스내에 도시된 반전 증폭단(480)(유사하게 증폭단(420)의 공통 게이트 입력단에 접속된다. 증폭기의 증폭단(480)은 리드(481)에 의해 접지 리드(208)에 접속되고 리드(442)에 의해 공급 전압 리드(236)에 접속된다. 출력이 리드(483)에 접속되고 5개의 반전 증폭기(487 내지 491)에 직렬로 연결된 반전 증폭기(484)에 증폭단(480)의 출력이 리드(483)에 의하여 접속된다. 반전 증폭기(491)의 출력은 리드(492)에 의해 NAND 게이트(493)의 상위 입력에 접속된다. NAND 게이트(493)의 하위 입력은 리드(486)에 연결되고, NAND 게이트의 출력은 결국 반전 증폭기(495)의 입력에 연결되어진 반전 증폭기(494)에 연결된다. 반전 증폭기(495)의 출력은 리드(496) 및 클럭 리드(204)(제4도)에 연결되어진 출력을 갖는 마지막 반전 증폭기(497)에 연결된다. 상기 리드(496)은 소스가 공급 전압 리드(236)에 접속되고 드레인이 공통리드(474)에 접속 되어진 p-채널 제7FET(498)에 게이트에 접속된다.

표식-집적-회로(30)가 I/R 장치(12)로부터 리셋 명령을 받기로 기다리고 있는 정지상태라 할지라도, 상기 검출기/복조기 장치(70)는 그럼에도 불구하고 빔(16)의 어떤 입력 신호를 완전히 검출할 수 있다. 검출기/복조기(70)의 입력단(200)은 상기 기술한 바대로 늘 깨어있고 동작한다. 그러나 참인 신호(음으로 가는 전압 준위)가 리드(108)상에 나타나면, 리드(396)에 의해 첫 번째 증폭단(390)에 적용된 공급 전압이 앞서 설명했듯이 양의 리드(410)상의 완전한 베터리 전압 보다 약간은 작게 된다. 리드(410)은 스위치 잡음을 분리하기 위해서 다른 공급 리드(236)으로부터 분리된다. 리드(396)상의 줄어든 공급 전압 및 상기 단(390)의 공통 게이트에 대한 리드(244)상의 전압이 그것(즉 제8도의 전압 레벨 V-1)와 거의 동일하면, 첫 번째 단(390)은 준비된 전류를 거의 이끌지 않는다. 리드(244) 및 캐패시터(284)상의 전압이 V-2의 값으로 떨어질 때 출력 리드(392)는 0의 부근에서 V-1의 준위까지 스위치된다. 이는 두 번째 증폭단(420)은 자신의 출력 리드(450)가 전압에서 효과적으로 양의 레일에서 은의 레일로 스위치되게하고 또한 세 번째 네 번째 증폭단(430 및 440)에 대해서도 그러하도록 한다. 따라서 캐패시터(284)가 밀려내려가고 리드(244)가 준위 V-2의 음값(제8도)로 갈 때, 네 번째 증폭단의 출력 리드(454)는 양의 레일에서 음의 레일로 효과적으로 구동된다. 이 리드(454)상의 스위치된 전압은 앞서 설명한대로 시간 T-1에서 시작하고 이진 0을 나타내기 위하여 시간 T-3까지 계속되고, 또는 이진 1을 나타내기 위하여 시간 T-5까지 RpTHRELH는 스텝-파(356)(제8도) 반전이다.

첫째단(390)의 FET(384) 및 FET(386)의 게이트의 폭은 가능한 높은 입력 임피던스를 제공하기 위해서 실제로 가능한 작게(즉 약 3㎛ 두께) 만들어졌다. 앞서 언급되었듯이 입력단(200)의 FET(202 및 204)는 약 40㎛의 게이트 폭을 가지고 있고, 따라서 첫 번째 증폭단(390)을 구동하기 위해서 매우 낮은 임피던스를 가진다. 두 번째 세 번째 및 네 번째 증폭단(420,430 및 440)의 게이트 폭은 높은 증폭도와 점진적으로 더 낮은 임피던스 구동을 얻기 위해서 첫 번째단(390)의 트랜지스터의 폭보다 점차적으로 넓어지도록 만들어졌다. 네 번째단(440)의 출력 리드(454)의 양으로 음으로 구동되었을 때 이 스텝파는 결과적으로 참인 테이터 신호(이진수 0 또는 1)를 리드(102)에 제공하는 반전 증폭기(456)에 제공되었다. 리드(454)상의 음으로 진행하는 레벨은 또한 리드(276)에 제공되고 제어 트랜지스터(270)의 게이트(274)에도 제공된다. 이는 앞서 설명했듯이 회로에 FET(260)을 연결하고 캐패시터(284)가 FET(260)의 부가되는 충전이 없을때보다는 위쪽으로 기울어진 라인(358 또는 364)를 따라 보다 급하게 재충되도록 야기한다.

리셋 신호가 리셋부(74)에 의해 검출되었을 때, 상기 리셋 신호는 참인 신호(음으로 진행하는 전압)를 리드(108)에 제공한다. 이러한 신호는 제어 FET(404)를 켜고 첫 번째 증폭단(390)의 리드(396)을 리드(410)에 (양의 레일) 효과적으로 연결한다. 이는 첫째단(390)의 구동능력을 증가시킨다. 꺼짐 명령이 표식-집적-회로(30)에 의해 수신될때까지 첫째단(390)에 의해 평균적으로 흘려지는 전류는 증가하는 반면, 리드(108)상의 신호가 참인 시간은 (즉 1/100초 정도) 추가된 전력 소모는 무시할 수 있을 정도(약 1/100초)로 매우 짧다. 양의 곡선은 음의 레일 전위에서 입력부 및 출력부를 가지는 다음 증폭단(420, 430 및 440)은 스위칭을 할 때를 제외하고는 실제적으로 전류를 흘리지 않는다. 결과적으로, 평균 시간에 대해 검출기/복조기 장치(70)에 의해 흘려지는 전체 전류는 매우(즉 0.5 마이크로 암페어(㎂)미만) 낮다. 표식-집적-회로(30)의 나머지 부분들은 정지(또는 꺼짐) 상태에 있을 때 실제적으로 전류를 흘리지 않는다.

네 번째 증폭단(440)으로부터 음으로 향하는 신호가 리드(454)에 적용될 때, NOR 게이트(468)의 상위입력(471)은 음으로 구동된다. 이것은 공통 리드(474)가 음의 레일 전위로 이끄는 트랜지스터(472)을 켜는 리드(470)로 (짧은 지속기간의) 양신호를 인가한다. 리드(470)에 양의 신호가 없을 때, 공통리드(474)는 양의 레일 전위가 있다. 5개의 반전 증폭기(460에서 464까지)에 의해 짧은 지연이 제공된 이후의 NOR 게이트(468)의 하위 입력부(466)은 리드(470)상의 양으로 가는 신호는 종결하는 음으로 구동된다. 이런 결과를 나타내는 전압 및 타이밍 선도는 이하에 기술되어 있다. 공통리드(474)는 트랜지스터(472)가 켜짐으로써 음으로 갈 때, 증폭단(480)은 출력 리드(483)을 양으로 구동하고 반전 증폭기(484)는 리드(486)을 NAND 게이트(493)의 상위 입력에 연결된 리드(493)의 레벨은 이미 높아져 있으므로, NAND(493)으로부터의 출력은 이러한 시간에서 나타내지 않는다. 리드(470)상의 양의 펄스가 끝나자마자, FET(472)는 꺼지고 공통리드(474)는 조절된 비율로 양의 레일 전위로 끌어올려진다. FET(476)은 앞서 설명한 바와같이 기생 캐패시터로 동작하고 공통리드(474)상에서 전압이 증가하는 비율을 조절한다. 이 전압이 충분히 높은 레벨에 도달할 때 증폭단(480)은 토글링(toggle)되고 이것의 출력 리드(483)의 다시 음의 레일로 구동된다. 이것은 반전 증폭기(484)가 양으로가는 신호를 리드(486) 및 NAND 게이트(493)의 하위 입력에 제공하게 한다. 리드(492)상의 레벨은 (487에서 491까지의 반전 증폭기에 의해서 만들어진 짧은 지연에 의해)높기 때문에, NAND 게이트(493)의 상위 입력은 짧은 기간동안 NAND 게이트(493)의 하위 입력상의 레벨을 따라 높게 유지될 것이다. 따라서 짧은 지속기간 음의 펄스가 NAND 게이트(493)의 출력에서 만들어진다. 이러한 동작은 반전 증폭기(497) 및 클럭 리드(104)상의 출력에서 양의 클럭파를 만들어낸다. 그러면 트랜지스터(498)을 켜고 공통리드(474)을 양적인 레인 전위로 신속히 끌어올리는 리드(496)에 반전 증폭기(495)에 의하여 제공된다. 이러한 결과의 전압-타이밍 사이의 관계는 곧 기술될 것이다.

이제 제9도(A, B, C, D, E, 및 F 부분)에서, 정확히 측정된 것이 아니라 다소 이상적인 상기 검출기/복조기 장치(70)에서의 어떤 전압 및 시간 관계를 도시한다. 전압레벨(양 또는 음의 레일)은 수직축을 따라 그리고 시간은 부분적으로 끊겨있는 수평축을 따라 나타나있다. 제9도에서 A부분,(제8도를 참조)은 앞서 언급되었듯이 정지상태에 있고 입력단(200)의 공통리드(244)의 초기레벨을 나타낸다. 시간 T-O에서 RF 신호(제4도)는 수평의 파동 라인(500)(이진 0을 표시하는)에 의해 또는 더 매우 파동라인(502)(이진수 1 또는 확장된 이진수 0을 표시하는)에 의해 여기서 나타난대로 시작된다. 캐패시터(284) 및 리드(244)상의 전압은, 하강 직선(504)에 의해 여기서 표시되었듯이, 앞서 설명한 방식(제7도 및 제8도)으로 밀려 내려간다. 값 V-2에 도달했을 때, 첫 번째 증폭단(390)은 자신의 출력 리드(392)의 극을 스위치하고 결과적으로 두 번째 세 번째 네 번째단(420,430,440)을 스위치시킨다. 출력 리드(454)의 네 번째단(440)은 여기서 파형(506)으로 표시된다. 이 전압은 T-1로 표시된 시간에서 양에서 음의 레일 전위로 매우 빠르게 전환한다. 만약 RF 신호가 파동 라인(500)에 의하여 나타난 바와같이 이진수 0이라면, 상기 RF 신호는 앞서 설명한 방식으로 시간 T-2에서 짧은 시간 간격(즉 약 250 나노초(ns))후에 끝날것이고 그리고 캐패시터(284) 및 리드(244)는 라인(505)을 따라 V-1까지 재충전될 것이다. 따라서 시간 T-3에서 리드(454)(파형 506)상의 전압은 음에서 양의 레일 전위로 스위치된다. 리드(454)상의 이 전압은 시간 T-1에서 시작해서 시간 T-3에서 끝나는 이진수 0을 표시하는 파형(510)으로 제9도, B부분에 설명되어 있다. 파형(510)은 출력 데이터 리드(102)상의 2진 데이터 펄스의 반전이라는 것이 주목된다.

만약 입력단(200)쪽으로의 RF 신호가 (파트 A의 파동 라인(502)에 의해 나타나있듯이) 이진수 1 (또는 확정된 1)이면, RF 신호(502)는 어느 정도의 기간 동안(즉 최소 2마이크로초(㎲)) 지속되다가 시간 T-4에서 표시된 바와같이 종결된다. 앞서 설명한 바와같이, 시간 T-5 후 바로, 파형(506)은 음에서 양의 레일 전위로 스위치된다. 그리고 B부분에 표시된 파형(510)(이진수 0)대신에, T-1에서 시작해서 T-5에서 끝나는 매우 긴 시간을 가지는 점선으로 표시된 파형(512)이 발생된다. 이는 이진수 1(혹은 확장된 1)을 의미한다.

제9도의 파트 C에서, 짧은 양으로 향하는 파형(520)이 시간 T-1이 바로 지난후에 나타난다. 파형(520)은 리드(470)에 의해 FET(472)의 게이트에 제공된 전압을 나타낸다. FET(472)가 켜질 때, 공통리드(474)는 제9도의 파트 D에 나타나있듯이 파형(530)에 의해 음의 레일 전위로 끌어내려 간다. 파형(530)은 파형(520)이 시작되는 바로 다음에서 시작되지만, FET(472)가 꺼질 때, (기생 캐패시터로 연결된) FET(476)을 가로질러 나타나는 리드(474)상의 전압이 양의 레일 전압으로 돌아오는데 시간이 걸리기 때문에 매우 길게 유지된다. 파형(530)이 (532)로 표시된 레벨에서 양의 레일 전위로 천천히 복귀하기 때문에, 공통 리드(474)상의 전압은 반전 증폭단(480)을 토글시키고 출력 리드(483)을 음의 레일 전위로 스위치하기 위하여 충분히 양적으로 된다. 출력 리드(483)상의 전압은 파형(530)이 음으로 향한 바로이후 양의 기울기로 가고 파형(530)이 전압 레벨(토글 포인트(532)에 도달한 바로 이후 음으로 향하는 파형(540)에 의해 파트 E에 설명되어 있다. 더미 0로 명명된 피트 E의 파형(540)의 지속기간은 시간 T-1에서 시간 T-3까지 연장되는 피트 B의 파형(510)의 이진수 0보다 다소 길다는 것이 주목된다. 파형(540)의 다소 긴 지속기간은 입력단(200)의 FET(202 및 204)의 게이트 보다 다소 넓은 FET(472 및 476)의 게이트를 만들므로서 얻어진다.

제9도의 파트 E의 파형(540)이 음(D 부분의 상태 반전점 532 바로 다음)으로 향할 때 음의 레일 전위는 다시 출력 리드(483)에 제공된다. 이는 결과적으로 앞서(6부분) 설명한 바와같이 짧은 지연후에 클럭 리드(104)상의 클럭펄스를 만들어낸다. 이러한 클럭펄스(550)은 파트 F에 설명되어 있다. 펄스(550)은 수직파형선(552)에 의해 표시된 시간에서 시작되고 수직 점선(554)에 의해 표시된 시간에서 끝난다. 파트 B의 이진수 0 펄스가 끝나는 시간 T-3 다음 점으로 표시된 시간선(552)에 나타나는 것이 표시되어 있다. 그러나 클럭펄스(550)은 이진수 1 (혹은 확장된 1)동안 나타난다. B부분에 설명되어 있듯이 이진수 0's 및 1's에 대한 클럭펄스(550)의 시간 관계는 표식-집적-회로(30) 회로의 다양한 부분이 이진수 0와 1이 나타날 때 이들은 인식하고 판별할 수 있게 한다. 클럭펄스(550)은 이진수 0 또는 1 (B부분에 설명된 것처럼)이 발생할 때 매번 발생된다. 시간 라인(552)에서의 파형(550)의 시작점에서 음으로 향하는 펄스(도시되지 않았음)가 공통리드(474)을 양의 레일 전위까지 빨리 끌어올리기위해 트랜지스터(498)을 켜는 리드(496)에 적용된다는 것이 주목된다. 이 동작은 파형(530)의 스텝(556)에 의해 점으로 표시된 시간 라인(552)에 바로 다음에 있는 제9도 파트 D에 설명되어 있다.

제10도에 (제5도를 참조) RO에서 R5까지의 6개의 데이터 입력은 결과적으로 펄스 생성기(606)의 입력에 연결되어진 출력을 갖는 반전 증폭기(604)의 입력에 출력이 연결되어있는 개개의 NAND 게이트(602)의 입력에 연결되어있다. 펄스 형성기(606)은 출력이 반전 증폭기(614)에 연결되어 있는 NAND 게이트(610)의 상위 입력(608)에 연결되어 있다. 반전 증폭기(614)에 출력은 리드(616) 및 출력 단자에 접속되어 있고, 상기 출력 단자는 출력 리드(105)가 연결된 SYN과 동일한다. 상기 리드(110)으로부터의 입력 단자 클럭-존재(clk_present)는 NAND 게이트(622)의 상위입력(620), 반전 증폭기(624)의 입력부 및 펄스 형성기(626)의 입력부에 연결되어 있는 공통리드(618)에 연결되어 있다. 상기 리드(130)으로부터의 입력 단자 pwroff_x7는 상위 입력(632)이 입력 단자 ABCDEF_yes 및 리드(134)에 연결되어진 NAND 게이트(630)의 하위 입력(628)에 연결되어 있다. NAND 게이트(630)에 연결되어 있는 반전 증폭기(634)의 입력에 연결되어 있다. 펄스 형성기(636)의 출력은 셋-리셋(set-reset) 플립플롭(640)의 상위 셋 입력(638)에 연결되어 있다. 펄스 형성기(626)의 출력은 플립플롭(640)의 하위 리셋 입력(642)에 연결되어 있다. 플립플롭(640)의 출력은 리드(645)를 통하여 NAND 게이트(622)의 하위 입력(646)에, 그리고 NAND 게이트(610)의 하위 입력(647)에 연결된 출력을 가지는 반전 증폭기(644)의 입력부에 연결되어 있다. 상기 리드(132)로부터의 입력 단자 pwroff_x15는 출력이 NAND 게이트(652)의 중위 입력부(650)에 연결된 반전 증폭기(648)의 입력부에 연결되어 있다. NAND 게이트(652)의 하위 입력부(654)는 NAND 게이트(630)의 출력부에 연결되어 있다. 반전 증폭기(624)의 출력부는 상위 입력부(660)가 리드(645)에 연결되어 있는 NAND 게이트(658)의 하위 입력부(656)에 연결되어 있다. NAND 게이트(658)의 출력부는 출력이 펄스 형성기(664)에 연결되어 있는 NAND 게이트(652)의 상위 입력부(662)에 연결되어 있다. 반전 증폭기(614)의 출력은 리드(616)을 통하여 출력이 출력단자 pwron 및 리드(106)에 연결되어 있는 셋-리셋 플립플롯(668)의 상의 상위 셋 입력(666)에 연결되어 있다. 플립플롭(668)은 펄스 형성기(664)의 출력에 연결되어 있는 하위 리셋 입력(670)을 가진다.

NAND 게이트(602)는 리셋 명령의 6개의 이진수 1들(111111)에만 응답한다. 이것이 발생될 때, 펄스 형성기(606)로부터 양의 펄스가 NAND 게이트(610)의 상위 입력부(608)에 적용된다. 동시에 리드(110)상의 클럭-존재(clk_present) 신호가 리드(645) 및 NAND 게이트(610)의 하위 입력부(647)상의 양의 신호를 만들기 위하여 펄스 형성기(626) 플립플롭(640)의 리셋 입력부(642) 및 반전 증폭기(644)에 적용된다. 이는 NAND 게이트(610)에서 반전 증폭기(614)까지의 출력 syn 단자 및 리드(105)에서 양의 동기화 펄스 발생하도록 야기한다. 이 동기화 펄스는 앞서 언급한 대로 이진 신호들을 자신의 개별적인 6비트 워드로 프레밍에서의 최초 표시자의 역할을 한다. 리드(110)로부터의 양의 클럭-존재(clk-present) 신호는 공통 리드(618)을 통하여 하위 입력(646)이 지금 현재 양인 NAND 게이트(622)의 상위 입력부(620)에 제공된다. 따라서 NAND 게이트(622)는 음으로 향하는 참 신호를 active 단자 및 리드(108)에 제공된다. 반전 증폭기(614)로부터의 펄스는 또한 리드(616)을 통하여 pwron 단자에서 양으로 가는 참 신호를 리드(106)에 제공하는 플립플롭(668)의 셋 입력부(666)에 제공된다. 리셋 신호 이후 출력 리드(105, 106 및 108)에서 발생된 신호는 리셋부(74)에 의해 수신되고 표식-집적-회로(30)을 휴지상태에서부터 동작되도록 한다. ABCDEF_yes 신호가 리드(134)에 적용되고 꺼짐(power down) 신호가 리드(130)에 적용되었을 때 (앞서 설명했듯이), 양으로 가는 신호는 잠시 NAND 게이트(630)의 입력부(628 및 632)에 적용된다. 결국 리드(633)을 통하여 게이트(630), 반전 증폭기(634) 및 펄스 형성기(636)은 신호 펄스를 반전 증폭기(644)가 음으로 향하는 신호를 공통리드(645)에 적용하도록 하는 플립플롭(640)의 셋 입력부(638)에 신호 펄스를 적용한다. 따라서 NAND 게이트(610)은 리드(618)을 통하여 자신의 상위 입력(620)에 적용되는 클럭-존재(clk-present) 신호에 더 이상 응답하지 않는 NAND 게이트(602) 및 NAND 게이트(622)에 의해 자신의 입력부(608)에 적용된 리셋 펄스에 더 이상 반응하지 않는다. 이는 출력 단자 active 및 리드(108)로부터의 참 신호를 제거한다. 클럭-존재(clk-present) 신호는 표식-집적-회로(30)가 빔(16)의 영역으로부터 제거된후 (p 장치(76)의 타이밍-아웃에 의해)리드(110)으로부터 제거될때까지 앞서 밝힌대로 비록 하나 이상의 리셋 명령이 NAND 게이트(602)에 연속적으로 인가될지라도, 상기 리셋 장치(74)을 꺼짐 상태로 유지한다. 다음 클럭-존재(clk-present) 신호가 리드(110)으로부터 제거된후, 리셋 장치(74)는 리드(105,106 및 108)(파트 5)에 신호가 인가되지 않은 정지 상태로 상기 표식-집적-회로(30)을 자동적으로 복귀한다. 클럭-존재(clk-present) 신호의 제거는 공통리드(645)가 NAND 게이트(658)의 상위 입력(660)에 양의 준위가 인가되는 리셋으로 되게하고, 상기 반전 증폭기(624)로부터의 양 레벨이 이러한 시간에 하부 입력부(656)에 인가된다. 이는 NAND 게이트(652)의 중위 입력부(650) 및 하위 입력부(654)가 순간적으로 음이되는 NAND 게이트(652)의 상위 입력부(662)에 음으로 가는 레벨을 인가한다. 그래서 NAND 게이트(652)의 출력은 양으로 향해가고 펄스 형성기(664)는 pwron 단자 및 리드(106)로부터 참조 신호를 제거하는 플립플롭(668)의 리셋 입력부(670)에 펄스를 제공한다. 반전 증폭기(648)에서 리드(132)로부터 NAND 게이트(652)의 중위 입력부(650)까지의 무조건적 poweroff-X15 신호는 ABCDEF_yes 및 pwroff_x7 신호와 유사한 방식으로 동작한다.

제11도에서, (제5도를 참조) CTL 장치(78)은 공통리드(120)을 통하여 스위치 모듈(70 및 표식-집적-히로(30)(제5도)의 다른 장치에 연결된 논리 및 카운터 모듈(700)을 포함한다. 모듈(700)은 각각 리드(104, 145, 106 및 105)에 연결된 입력부 clk_, mod_on, pwron 및 syn_pulse를 갖는다. 모듈(700)의 출력부는 clk 6은 공통리드(120) 및 스위치 모듈(702)의 clk6 입력부에 연결된다. 모듈(702)의 읽기(read) 입력부는 리드(118)에 연결된다. 스위치 모듈(702)의 inst 출력부 명령어 스트로브(strobe)리드(114)에 연결되어 있고 데이터 출력은 데이터 스트로브 리드(116)에 연결되어 있다. clk, pwron 및 syn 신호가 리드(104, 106 및 105)를 통하여 모듈(700)으로 제공될 때 모듈(700)은 입력 클럭 펄스(리드 104)를 세기 시작하고 매 6번째 클럭 펄스는 clock6(clk6)로 명명된 펄스를 발생한다. 이 신호는 앞서 설명되었듯이, 각각의 이진 위드의 6비트를 적당하게 프레임 한다. clk6펄스는 앞서 설명되었듯이, 스위치 모듈(702) 및 표식-집적-회로(30)의 다른 장치에 제공된다. 읽기(read) 신호가 리드(118)을 통하여 스위치 모듈(702)에 제공될 때, 앞서 설명되었듯이 신호가 데이터 출력부에 에너지를 인가하고 데이터가 DL 장치(82)로 들어가게 하는 리드(116)에 참 신호를 제공한다. 읽기(read) 신호가 리드(118)상에 존재하지 않을 때, 출력부 inst 에서의 스위치 모듈(702)은 참 신호를 리드(116)대신에 리드(114)에 제공한다. 이것은 명령 래치부(80)을 기동시킨다. 변조-타이머부(92)가 (확장 이진수 1인 동안) 온되고 표식-집적-회로(30)가 I/R 장치(12)에 응답하고 있을 때, 금지 신호가 리드(145) 모듈 및 모듈(700)의 mod-on 입력부에 제공된다. 이것은 임시적으로 모듈(700)을 동작 금지시켜서 안테나(32)의 표식-집적-회로(30)에 의하여 변조 동작중 잡음에 의한 오동작을 방지하여 준다.

제12도에서, (점선으로 그려진 모든 사각형 내부에 있는) I/R 장치(12)는 안테나부(714)(점선으로 그려진 사각형 내부에 있는), RF 부(716)(점선으로 그려진 사각형 내부에 있는) 및 논리 및 제어부(718)(점선으로 그려진 사각형 내부에 있는)을 포함한다. RF 증폭기(730)을 안테나부(714)의 전송 안테나(18)에 연결되어 있고, 상기 RF 증폭기(720)은 적절한 극초단파(예를들면 915)에서 동작하는 증폭기(726) 및 발진기(728)로부터의 정지 RF 신호를 갖는 하부 입력부(724)에 공급된 RF 스위치(722)에 의해 구동된다. 상위 입력부(720)에서의 스위치(722)는 리드(733)을 통하여 타이밍 논리회로부(734)에 의해 결국 제어되는 스위치 구동기(732)로부터의 조절 신호에 따라서 개폐된다. 상기 장치(734)는 전송 리드(736)을 통하여 전송 명령을 받고 데이터가 (pm(740)으로부터 instr(데이터) 버스(736)을 통하여 전송된다. CPU(740)은 케이블(20)을 통하여 컴퓨터(22)(여기에 도시되지 않았음)에 연결된다. 타이밍 논리 회로(부(734)는 데이터 유효를 통하여 리드(746)을 거쳐 CPU(740)에 연결되어진 래치(744)를 동작 가능하게 한다.

출력이 공통 리드(752)을 통하여 제1호모다인 장치(754) 및 제2호모다인 장치(756)에 접속된 입력 RF 증폭기(750)을 부(714)의 수신 안테나(19)에 접속된다. 입력이 리드(759)을 통하여 동위상으로 발진기(728)에 접속된 증폭기(758)에 의하여 상기 제1호모다인 장치(754)에 구동된다. 입력이 위상-이동장치(761)을 통하여 90°정도의 위상 차이로 발진기(728)에 접속되는 증폭기(760)에 의하여 제2호모다인 장치(756)가 구동된다. 제1호모다인 장치(754)의 출력부는 결국 중간주파수(IF) 필터(766)을 통해 증폭기(768)의 입력부에 연결된 증폭기(764)의 입력부에 연결되어 있다. 증폭기(768)의 출력부는 출력이 리드(772)를 통하여 래치(744)의 첫 번째 입력부에 연결된 검출기(770)의 입력부에 연결되어 있다. 제2호모다인 장치(756)의 출력은 증폭기(774), IF 필터(776), 증폭기(778), 검출기(780)에 유사하게 접속되고 리드(782)는 래치(744)의 제2입력에 연결된다.

중앙처리장치 740(인텔 주식회사의 부품번호 87C51FA 같은 상업적으로 유용하게 사용할 수 있는 마이크로프로세서) CPU(740)는 앞서 밝힌대로 탐색 주기의 명령어와 데이터에 따라 표식(14)의 조사, 및 구별에 필요한 메모리 및 논리회로를 제공한다. CPU(740)은 결국 스위치 구동기(732) 및 RF 스위치(722)를 제어하는 타이밍 논리장치(734)를 제어한다. 따라서 극초단파 데이터신호(그림 4A, 4B, 4)는 RF 증폭기(720) 및 전송 안테나(18)에 제공된다.

극초단파 빔(70)을 통하여 표식-집적-회로(30)로부터의 변조된 신호는 안테나(19)에 의해 수신되고, 증폭기(750)에 의해 증폭되고 당업자에 공지된 정방형 정렬에 연결된 제1 및 제2호모다인 장치(754 및 756으로 보내진다. 따라서 (발진기(728)의 안테나 위상에 상대적으로 안테나(19)에 의해 수신된 신호의 위상에 따라서, 제1 및 제2호모다인 장치(754 및 756) (또는 양쪽 모두다 함께)중 하나는 중간주파신호(즉 5신호)를 증폭기(764) 및 IF 필터(766) 및 증폭기(774) 및 중간주파필터(766)에 제공할 것이다. 이러한 중간주파신호들은 개별적으로 증폭기(768)에서 증폭되고 검출기(770) 및 증폭기(778) 및 검출기(780)에서 검출된다. 검출기(770 및 780)의 출력은 확장된 1 비트(그림 4C 참조) 동안 표식-집적-회로(30)으로부터의 변조된 응답에 대한 시간 및 (비록 주파수가 아니지만) 지속시간 신호 펄스이다. 검출기(770 및 780)의 출력은 각 리드(772 및 782)를 통하여 래치(744)에 제공되어진다. 신호가 하나 또는 두 개의 (표식(14)로부터의 응답을 나타내는) 래치(744)의 입력에 제공되었다면, 리드(742)를 통하여 래치(744)로 명령을 받는 이 신호는 리드(746)을 통하여 CPU(740)에 전송된다. CPU(740)에 의해 수신되었을 때, 래치(744)에서의 표식 응답 신호는 앞서 기술한 탐색 과정에 따라 처리되고 확인된다. 케이블(20) 및 컴퓨터(22)를 통하여 CPU(740)에 그리고 CPU(740)으로부터의 통신은 표식 식별 및 데이터 포매팅 및 프로그래밍 소프트웨어를 I/R 장치(12)의 CPU(740) 및 컴퓨터(22) 사이의 당업자에 잘 알려진 방식으로 제공한다.

표식-집적-회로(30)의 회로는 높은 강도, 정확성 및 효율성으로서 빔(16)의 RF 신호를 검출하고 복조한다.

비록 입력 신호가 극초단파 일지라도 (쇼트키트다이오드와 같은) 추가 RF가 요구되지 않는다. 표식-집적-회로(30)은 입력 RF 신호 비트 스트림에 종속되고 복조화된 명령 및 데이터 워드(예를들면 6-비트워드)가 적절히 프레임되고 정확하게 응답하는 자신의 클럭 및 타이밍 신호를 발생한다. 지금까지 설명된 표식-집적-회로(30)의 실시예는 단일, 저가격으로 집적된 회로로서 CMOS 기술로 수행되었다. (안테나(32)가 아닌) RF 동조된 회로는 요구되지 않는다. 이 구조와 동작에 의하여, 표식-집적-회로(30)은 정지상태 및 활성상태 모두에서 매우 작은 량의 전력을 이용한다. 이것은 마이크로-크기의 베터리가 신원증명(ID) 표식 또는 유사한 테그(tag)의 형태내에서 적절하기에 충분히 적을지라도 장기간 사용될 수 있다. I/R 장치(12)의 회로는 수행에서 높은 신뢰성이 있고 가격도 효율적인 이용가능한 콤포넌트를 사용한다. I/I 시스템(10)의 동작은 매우 빠르고 정확하다. 오동작에도 안정하다. 표식(14)의 감도 및 응답 모드의 감도 때문에, 빔(16)의 전력 레벨은 사람의 건강 및 안전 기준아래로 안정적이다. 더욱이 표식(14)에 저장된 코딩된 정보는 안전하나, 전자적으로 쉽게 변화될 수 있다. 표식(14)에 지정될 수 있는 ID 코드의 수는 매우 크다. 시스템(10)은 코딩된 정보의 특정 형식이나 크기에 제한되지 않는다는 점에서 매우 유연하다. 다중 표식(14)는 원격위치에서 동시적으로 조사되고 유일하게 확인된다. 표식(14)들이 동시에 한 번 어드레스되거나 또는 표식(14)들이 I/R 장치에 하나하나씩 물리적으로 놓여질 필요가 없다.

여기서 설명되어진 장치와 동작 방법이 발명의 일반적인 원리들에 대한 실례들임이 이해될 것이다. 변형은 발명의 정신과 영역을 벗어나지 않는 한도내에서 당업자에 의해 쉽게 고안될 수 있다. 예로 설명된 6비트워드 및 6비트워드 시퀀스가 아닌 부호들이 본 발명의 한도내에서 사용될 수 있다. 추가로 본 발명은 코딩된 물품이 특정 형태 또는 전원의 특정 형태 또는 그 용량에 제한받지 않는다. 발명에 의해 제안된 시스템은 특정 주파수 극초단파 또는 다른 주파수 또는 전송 및 응답의 특정 모드에서 동작하도록 제한되지 않는다. 그리고 회로 엘리먼트의 형태 또는 종류 또는 숫자에 표식-집적-회로(30)가 제한받지 않는다.

부록

Claims (14)

1. 하나의 이진 비트 스트림의 명령 및 데이터 워드를 적절한 주파수에서 물품으로 전송하고 각 물품으로부터 응답을 수신하기 위한 조사/판독(I/R)장치; 및 다수의 코딩된 물품을 포함하는데, 상기 각 물품은 식별 코드 번호를 디지탈 비트로서 저장하기 위한 전기 회로를 가지며, 상기 회로는 I/R 장치로부터의 입력 비트 스트림을 검출하고 복조하며 입력 디지탈 워드를 프레밍하기 위하여 상기 비트 스트림에 종속된 클럭 및 타이밍 신호를 발생하기 위한 수단을 가지며, 상기 회로는 상기 비트 스트림의 상기 명령 및 데이터 워드에 내부적으로 응답하고 선택된 시간에서 I/R 장치에 외부적으로 응답하기 위한 논리수단을 가지며, 상기 물품의 코드 번호는 유일하게 식별되고 많은 물품중 상기 물품만이 유일하게 식별될 때 상기 I/R 장치와 단독으로 통신하는 것을 특징으로 하는 코딩된 물품 조사/확인 장치.
2. 하나의 이진 비트 스트림의 명령 및 데이터 워드를 적절한 주파수에서 물품으로 전송하고 상기 상기 물품으로부터의 응답을 전부 및 개별적으로 수신하기 위한 조사/판독(I/R)장치; 및 다수의 코딩된 물품을 포함하고, 상기 각 물품은 다수의 메모리 위치에서의 코드 워드 프레그먼트로서 식별 코드 번호를 디지탈 비트로 저장하는 회로를 가지며, 상기 물품의 회로는 상기 I/R 장치로부터의 입력 비트 스트림을 검출/복조하고, 상기 입력 디지탈 워드를 프레밍하기 위하여 상기 비트 스트림에 종속된 클럭 및 타이밍 신호를 발생하기 위한 수단을 가지며, 상기 비트 스트림의 명령 및 데이터 워드에 내부적으로 응답하고 상기 코드 워드 프레그먼트가 식별될 때 선택된 시간에서 I/R 장치에 외부적으로 응답하기 위한 논리수단을 가지며, 상기 코드 워드 프레그먼트의 전부가 식별될 때, 상기 물품의 코드 번호는 유일하게 식별되고 그리고 많은 물품등중 상기 물품만이 유일하게 식별되었을 때 상기 I/R 장치와 단독으로 통신하는 것을 특징으로 하는 코딩된 물품들을 동시에 원격으로 조사/확인하기 위한 시스템.
3. 하나의 이진 비트 스트림의 명령 및 데이터 워드를 물품에 전송하고 명령 상에서 상기 각 물품으로부터의 응답을 전부 및 개별적으로 수신하기 위한 조사/판독(I/R)장치; 및 상기 각 물품에 대한 전자 회로를 포함하며, 상기 전자 회로는, 상기 전송 장치로부터 비트 스트림을 검출 및 복조하고, 상기 입력 비트 스트림에 종속된 상기 회로 디지탈 데이터 비트 및 클록 신호의 다른 부분에 인가하기 위한 입력 블록; 상기 물품이 전송 장치의 범위 내에서 나올 때 리세트 명령을 수신하고 상기 회로의 다른 부분을 활성화하며, 상기 물품이 전송 장치 외측에 있을 때 매우 적은 전류를 이끌어 내는 정지 상태로 상기 회로를 복귀하기 위하여 상기 입력 블록에 접속된 리세트 웨이크 업 블록; 상기 전자 회로 내에 지정된 코딩된 정보를 식별하도록 상기 전송 장치로부터의 상기 명령 및 데이터에 응답하기 위하여 상기 입력 및 리세트 블록에 접속된 제어 논리 데이터 메모리 레지스터(CLDMR) 블록; 및 상기 코딩된 정보가 식별될 때 신호를 전송 장치에 역으로 전송하기 위하여 제어 논리 데이터 메모리 레지스터 블록에 접속된 변조기 블록을 포함하고, 상기 다수의 물품들이 각 코딩된 정보에 대하여 동시적으로 검출되고 각 하나가 유일하게 식별될 수 있도록 하는 것을 특징으로 하는 코딩된 물품들의 원격 확인 장치.
4. 2진 형태로 코딩된 정보를 저장하고 상기 정보에 관한 조사 2진 워드 신호에 응답하는 신호를 전송하는 회로에 있어서, 상기 조사 신호를 수신하고 0's 및 1's 형태의 2진 펄스 및 상기 0's 및 1's 와 시간적으로 관련된 클럭 펄스를 발생하는 입력 장치; 상기 조사 신호의 리세트 명령을 수용할 때 회로 부분이 능동 상태로 가능하게 하고 조사 신호가 없을 때 상기 회로를 정지 상태로 복귀하기 위하여 입력 장치에 접속된 리세트 장치; 상기 조사 신호의 명령 워드를 수신하기 위하여 상기 입력 장치에 접속된 명령 래치 장치; 상기 조사 신호의 데이터 워드를 수신하기 위하여 상기 입력 장치에 접속된 데이터 래치 장치; 상기 명령 워드를 수신하고 디코딩하기 위하여 상기 명령 래치 장치에 접속된 명령 디코드 장치; 상기 데이터 워드를 수신하고 상기 데이터 워드를 메모리 위치에 저장된 코딩된 워드와 비교하기 위하여 상기 명령 디코드 장치에 의하여 제어되는 메모리 비교기; 저장되고 코딩된 워드 정보로서 데이터 워드의 비교를 도표화하기 위하여 상기 명령 디코드 장치 및 상기 메모리 비교기 장치에 접속된 변조 디코드 장치; 및 상기 데이터 워드가 저장되고 코딩된 워드 정보와 매칭될 때 응답 신호를 발생하기 위하여 상기 변조 디코더 장치에 의하여 제어된 신호 응답 수단을 포함하는 것을 특징으로 하는 회로.
5. 지지체, 안테나, 및 전자 회로를 가지는 전자적으로 코딩된 물품에 있어서. 신호의 짧은 버스트는 이진 0을 나타내고 신호의 긴 버스트는 1을 나타내고, 연장된 버스트는 이진 1을 나타내고 RF 신호를 응답 신호에 제공하는 들어오는 신호를 검출하기 위하여 안테나에 접속되고, 디지탈 신호에 따라서 이진 0 및 1 펄스 및 클럭 펄스를 발생하는 입력 검출기/복조기; 다수의 디지탈 워드로서 코딩된 정보를 저장하기 위한 메모리 수단; 상기 복조기/변조기로부터 0's 및 1's 의 이진 펄스 및 클럭 펄스를 수신하고 메모리 수단에 저장된 코딩된 워드와 순차적으로 상기 이진 펄스를 비교하고 상기 저장된 워드가 상기 RF 신호에 의하여 전송된 데이터에 매치될때를 결정하기 위한 논리 및 제어 수단; 및 데이터가 저장된 워드와 매칭할 때 응답 신호를 발생하기 위하여 연장된 1신호 동안에 상기 안테나를 변조하기 위하여 상기 논리 및 제어 수단에 의하여 제어된 신호 수단을 포함하는 것을 특징으로 하는 전자적으로 코딩된 물품.
6. 절연 지지체; 상기 지지체에 지지된 RF 안테나; 상기 지지체 상에 지지된 배터리; 및 상기 지지체에 접속되고 상기 안테나 및 상기 배터리에 접속된 전자 회로를 포함하며, 상기 전자 회로는, RF 신호의 짧은 버스트는 이진 0을 나타내고 신호의 긴 버스트는 1을 나타내는 들어오는 신호를 검출하며 상기 신호에 종속된 이진 0 및 1 비트 펄스 및 클럭 펄스를 발생하는 입력 검출기/복조기; 다수의 디지탈 워드로서 코딩된 정보를 저장하기 위한 메모리 수단; 상기 입력 검출기/복조기로부터 이진 비트 및 클럭 펄스를 수신하고 상기 이진 비트 펄스를 상기 메모리 수단에 저장된 코딩된 워드로 비교하기 위한 논리 및 제어 수단; 상기 회로를 RF 신호가 없는 정지 상태로 놓고 리세트 명령을 수신할 때 상기 회로를 능동 상태로 가능하게 하도록 상기 검출기/복조기에 접속된 리세트 수단; 및 상기 저장되고 코딩된 워드가 각 이진 펄스와 매칭할 때 응답 신호를 발생하기 위하여 논리 및 제어 수단에 접속된 신호 처리 수단을 포함하는 것을 특징으로 하는 전자적으로 코딩된 물품.
7. 입력 디지탈 워드 신호를 검출하기 위한 입력 검출기/복조기(DD)를 포함하는데, 상기 입력 검출기/복조기는 공통-게이트 소오스 구동 증폭기로서 접속된 제1쌍의 금속 산화물 반도체(MOS) 트랜지스터를 가지고, 한 트랜지스터의 소오스는 상기 신호를 위하여 입력에 접속되고, 상기 검출기/복조기는 상기 제1쌍의 MOS 트랜지스터에 동일하지 않지만 실질적으로 일정한 전류를 공급하는 제2쌍의 MOS 트랜지스터를 가지고, 상기 검출기/복조기는 상기 디지탈 워드 신호에 상응하는 이진 0 및 1을 발생하며; 다수의 디지탈 워드로서 코딩된 정보를 저장하는 메모리 수단; 상기 신호로부터의 디지탈 워드를 상기 메모리 수단에 저장된 워드로서 비교하기 위하여 상기 검출기/복조기 및 메모리 수단에 접속된 논리 및 제어 수단; 및 상기 신호의 디지탈 워드 및 상기 저장된 워드가 매칭될 때 응답 신호를 발생하기 위하여 상기 논리 및 제어 수단에 접속된 신호 수단을 포함하는 것을 특징으로 하는 코딩된 물품용 전자 회로.
8. 디지탈 비트 신호를 수신하고 응답하는 회로에 있어서, 게이트, 소오스, 및 드레인을 가지며 그 게이트가 제1트랜지스터의 드레인에 공통으로 접속된 제1 및 제2 MOS 검출기 트랜지스터를 포함하는 입력 스테이지를 포함하는데, 상기 트랜지스터의 소오스는 상기 디지탈 비트 신호를 수신하기 위하여 제1레일 및 입력 단자에 각각 접속되며; 상기 제1 및 제2 검출기 트랜지스터의 드레인에 각각 제어된 전류 소오스로서 접속된 제1 및 제2 MOS 트랜지스터; 상기 제1 검출기 트랜지스터의 드레인 및 상기 제1레일 사이에 접속된 제1스몰 캐패시터; 상기 제2 검출기 트랜지스터의 드레인 및 상기 제1레일 사이에 접속된 제2 캐패시터를 포함하는데, 상기 제2캐패시터 양단의 전압은 입력 신호가 존재하지 않을 경우에 상기 제1캐패시터 양단의 전압과 실질적으로 다르며; 및 공통 게이트 입력 및 공통 드레인 출력과 직렬로 접속된 p-채널 전계효과 트랜지스터(FET) 및 n-채널 FET의 적어도 하나의 증폭기 스테이지를 포함하는데, 상기 스테이지의 공통 게이트 입력은 상기 제2스몰 캐패시터와 병렬로 접속되고, 상기 제2캐패시터의 양단의 전압이 마이크로파 신호에 응답하여 변할 때 상기 증폭기 스테이지의 출력은 상기 제1레일 및 제2레일사에서 스위칭되고, 상기 증폭기 스테이지의 출력은 상기 신호에 따라서 이진 O 및 1을 발생하는 것을 특징으로 하는 디지탈 비트를 수신하고 응답하는 회로.
9. 신호용 금속 산화물 반도체(MOS) 검출기에 있어서, 2개의 트랜지스터의 게이트가 제1트랜지스터의 드레인에 접속되어 있는 공동-게이트 소오스-드레인 증폭기로서 접속된 제1 및 제2 MOS 트랜지스터를 포함하는데, 상기 제1트랜지스터의 소오스는 제1전압 레일에 접속되고, 상기 제2트랜지스터의 소오스는 상기 신호에 대한 입력에 접속되고; 서로 동일하지 않는 전류를 상기 제1 및 제2 MOS 트랜지스터에 공급하기 위한 제1 및 제2 제어된 전류 소오스; 상기 제1 트랜지스터의 드레인 및 제1레일 사이에서 접속된 제1 캐패시터; 및 상기 제2 트랜지스터의 드레인 및 상기 제1레일 사이에 접속된 제2 캐패시터를 포함하고, 상기 제2캐패시터 상의 상기 전압은 입력 신호가 존재하지 않을 때 정지값을 가지며 상기 제2캐패시터 상의 전압은 마이크로파의 각 사이클에 의해 적은 량이 점진적으로 변하고 그러므로서 상기 신호의 충분한 수의 사이클 후에 전압이 변화하는 것을 특징으로 하는 금속 산화물 반도체(MOS) 검출기.
10. 전자적으로 코딩된 물품들을 조사 및 확인하는 방법에 있어서, 다수의 저장된 디지탈 워드 프래그먼트의 형태로 상기 물품에 코딩된 정보를 저장하는 단계; 저장된 워드의 모든 가능한 조합상에 연속적인 디지탈 명령 및 데이터 워드에 의하여 물품 및 물품들을 조사하는 단계; 데이터 워드 및 저장된 데이터 사이에서 매치될 때 각 물품에 의하여 응답하는 단계; 코딩된 정보의 모든 워드 프래그먼트에 매칭된 데이터 및 저장된 워드를 가지는 적어도 하나의 물품을 결정하는 단계; 응답된 물품들의 모두에 매칭된 워드 프래그먼트의 가능한 조합을 통하여 저장되는 단계; 및 모든 물품이 식별될 때까지 유일하게 저장된 워드 프래그먼트를 갖는 상기 물품을 한 개씩 식별하는 단계를 포함하는 것을 특징으로 하는 방법.
11. 다수의 코딩된 디지탈 워드가 전자적으로 저장된 물품을 원격으로 조사 및 확인하는 방법에 있어서, 적어도 하나의 물품의 존재를 결정하기 위하여 한 비트 스트림의 명령 및 데이터 워드를 각각 및 모든 물품에 전송하는 단계; 상기 각각 및 모든 물품에 저장된 다수의 코딩된 워드의 가능한 조합값을 통하여 연속적으로 저장하는 단계; 상기 각각 및 모든 물품이 전송되고 저장된 워드 사이에 발견되는 상기 매칭를 도표화하고 매칭이 발견될 때 상기 물품에 의하여 응답하는 단계; 적어도 하나의 물품이 모든 저장된 워드와 매칭 하는 것을 결정하는 단계; 응답된 모든 물품에 매칭된 워드의 모든 가능한 조합을 정렬하기 위하여 명령 및 데이터 워드를 상기 물품에 전송하는 단계; 및 각 물품이 유일하게 식별될 때 상기 물품에 의하여 한 개씩 응답하는 단계를 포함하는 것을 특징으로 하는 방법.
12. 다수의 저장된 워드의 형태로 코딩된 정보를 가지는 물품들을 식별하기 위한 검색 시퀀서에 있어서, 물품이 존재하는지 그리고 물품들 및 물품들에 저장된 각 다수의 데이터 워드의 값을 모든 가능한 조합을 통하여 시퀀싱하고 가능한 데이터 값과 실재 저장된 데이터 워드 사이에 각 매칭을 도표화하는 지를 결정하기 위한 제1패스; 및 모든 물품에 저장된 워드의 도표화된 매칭에서 모든 가능한 조합이 연속적으로 정렬되고 제2패스를 포함하고, 각 물품이 유일하게 식별되고 모든 물품이 식별될 때까지 한 개씩 나란히 세트되는 것을 특징으로 하는 검색 시퀀서.
13. 코딩된 정보가 다수의 디지탈 워드 형태로 전사적으로 저장되는 다수의 물품을 원격 조사하고 유일하게 식별하는 방법에 있어서, 물품 또는 물품들이 상기 신호 범위내에 존재하는지를 결정하기 위하여 한 비트 스트림의 명령 및 데이터 워드 형태로 신호를 전송하고, 만약 존재한다면 각 물품을 정지 상태로부터 능동 상태로 깨우고 신호 응답을 발생하도록 명령하는 단계; 상기 각각 및 모든 물품이 전송되고 저장된 워드 사이에 발견되는 상기 매치를 도표화하고 매칭이 발견될 때 상기 물품에 의하여 응답하는 단계; 적어도 하나의 물품이 모든 저장된 워드와 매칭하는 것을 결정하는 단계; 상기 모든 물품에 모든 가능한 매칭된 워드의 모든 가능한 조합을 하기 위하여 명령 및 데이터 워드를 상기 물품에 전송되고 매칭된 조합이 발견될때 상기 물품을 응답하도록 명령하는 단계; 및 모든 저장된 워드가 유일하게 식별된후 각 물품과 배타적으로 통신하고 그후에 다른 물품들이 식벽되는 동안에 명령 및 데이터 워드에 더 이상 응답하지 않는 비능동 상태로 상기 물품을 놓은 단계를 포함하는 것을 특징으로 하는 방법.
14. 넓은 주파수 범위 내의 적절한 주파수에서 한 스트림의 이진 0's 및 1's 의 명령 및 데이터 워드를 상기 물품에 전송하고 각 물품으로부터 응답을 수신하기 위한 조사/판독(I/R)장치; 및 다수의 코딩된 물품들을 포함하는데, 상기 각 물품들은 식별 코드 번호를 포함하는데 디지탈 비트 코딩된 정보로서 저장하기 위한 회로를 가지며, 상기 각 물품들의 전자 회로는 조사/판독 장치로부터의 입력 비트 스크림을 검출 및 복조하고, 상기 입력 디지탈 워드를 프레밍하기 위하여 상기 비트 스트림에 종속된 클럭 및 타이밍 신호를 발생하기 위한 수단을 가지며, 상기 회로는 상기 비트 스트림의 상기 명령 및 데이터 워드에 내부적으로 응답하고 선택된 시간에서 I/R 장치와 외부적으로 응답하기 위한 논리 수단을 가지며, 상기 물품의 코드 번호가 유일하게 식별되고 많은 물품중 상기 물품만이 유일하게 식별될 때 상기 조사/판독 장치와 단독으로 통신하도록 하는 것을 특징으로 코딩된 물품들을 조사 및 확인하는 장치.