KR100212273B1 - Storage capacitor structure and its manufacturing method of thin film transistor liquid crystal display elements - Google Patents
Storage capacitor structure and its manufacturing method of thin film transistor liquid crystal display elements Download PDFInfo
- Publication number
- KR100212273B1 KR100212273B1 KR1019950000985A KR19950000985A KR100212273B1 KR 100212273 B1 KR100212273 B1 KR 100212273B1 KR 1019950000985 A KR1019950000985 A KR 1019950000985A KR 19950000985 A KR19950000985 A KR 19950000985A KR 100212273 B1 KR100212273 B1 KR 100212273B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- polysilicon
- liquid crystal
- crystal display
- storage capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
Abstract
이 발명은 박막트랜지스터 액정디스플레이 소자 및 제조방법에 관한 것으로서, 이중 스토리지 구조에 의해 스토리지 캐패시터의 면적을 줄이면서도 높은 개구율을 얻을 수 있는 박막트랜지스터 액정 디스플레이 소자를 제공하기 위한, 기판 위에 n+폴리실리콘 패턴이 형성되어 있고, 상기 n+폴리실리콘 패턴의 상부에 제1절연막 패턴이 형성되어 있고, 상기 제1절연막 패턴의 상부에 액티브폴리실리콘과 제2절연막이 차례로 적층되어 있고, 상기 제2절연막의 상부에 게이트폴리실리콘 패턴이 형성되어 있고, 상기 게이트폴리실리콘 패턴의 상부에 층간절연막 패턴이 형성되어 있고, 상기 층간절연막 패턴의 상부에 메탈이 적층되어 있는 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display device and a manufacturing method, wherein an n + polysilicon pattern is formed on a substrate to provide a thin film transistor liquid crystal display device capable of achieving a high aperture ratio while reducing the area of a storage capacitor by a dual storage structure. A first insulating film pattern is formed on the n + polysilicon pattern, an active polysilicon and a second insulating film are sequentially stacked on the first insulating film pattern, and a gate is formed on the second insulating film. The present invention relates to a thin film transistor liquid crystal display device having a polysilicon pattern formed thereon, an interlayer insulating film pattern formed on an upper portion of the gate polysilicon pattern, and a metal stacked on the interlayer insulating film pattern.
Description
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.1 is a side cross-sectional view showing a storage capacitor structure of a conventional thin film transistor liquid crystal display device.
제2도는 종래의 또다른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.2 is a side cross-sectional view showing a storage capacitor structure of another conventional thin film transistor liquid crystal display device.
제3도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.3 is a side cross-sectional view showing a storage capacitor structure of a thin film transistor liquid crystal display device according to a preferred embodiment of the present invention.
제4(a)도제4(e)도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.4 (a) Figure 4 (e) is a side cross-sectional view showing a storage capacitor structure of a thin film transistor liquid crystal display device according to a preferred embodiment of the present invention.
제5도는 본 발명의 제2실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도이다.5 is a side cross-sectional view illustrating a storage capacitor structure of a thin film transistor liquid crystal display device according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : 기판 4 : n+폴리실리콘2: substrate 4: n + polysilicon
6 : 제1절연막 8 : 액티브폴리실리콘6: first insulating film 8: active polysilicon
10 : 제2절연막 12 : 게이트폴리실리콘10: second insulating film 12: gate polysilicon
14 : 층간절연막 16 : 메탈14 interlayer insulating film 16 metal
22 : 기판 24 : 콘택버퍼폴리실리콘22 substrate 24 contact buffer polysilicon
26 : 액티브폴리실리콘 28 : 절연막26 active polysilicon 28 insulating film
30 : 게이트폴리실리콘 42 : 기판30 gate polysilicon 42 substrate
44 : 콘택버퍼폴리실리콘 46 : 액티브폴리실리콘44: contact buffer polysilicon 46: active polysilicon
48 : 절연막 50 : 게이트폴리실리콘48: insulating film 50: gate polysilicon
52 : 질화막 62 : 기판52 nitride film 62 substrate
64 : n+폴리실리콘 66 : 제1절연막64: n + polysilicon 66: first insulating film
68 : 액티브폴리실리콘 70 : 제2절연막68: active polysilicon 70: second insulating film
72 : 게이트폴리실리콘72: gate polysilicon
이 발명은 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조 및 제조방법에 관한 것으로서, 박막트랜지스터 액정디스플레이 소자에 이중 스토리지 구조를 두어 스토리지 캐패시터의 면적을 줄이면서도 높은 개구율을 얻을 수 있도록 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage capacitor structure and a manufacturing method for a thin film transistor liquid crystal display device. A storage capacitor structure and a method of manufacturing the same.
일반적으로 액정디스플레이 소자는 액정디스플리에 각 화소에 트랜지스터를 배합되어 있다. 이때, 트랜지스터는 기판 상에 아몰퍼스실리콘등의 박막으로 형성하며, 액정 재료는 TN 액정을 사용한다. 각 화소의 트랜지스터를 동작시켜 신호를 입력하는 화소만을 온으로 할 수 있기 때문에 크로스토크(CROSS-TALK)가 발생하지 않는다. 게다가 각 화소에는 박막으로 제작된 축적용량을 두고 있다. 여기에 전하를 축적하는 것으로 비선택기간에도 표시를 보존할 수 있는 특징이 있어 디스플레이 소자로 박막트랜지스터 액정디스플레이 소자의 중요성이 점점 더 증대되고 있다.In general, a liquid crystal display device has a transistor incorporated in each pixel in a liquid crystal display. At this time, the transistor is formed of a thin film of amorphous silicon or the like on the substrate, and the liquid crystal material uses a TN liquid crystal. Since only the pixel for inputting the signal can be turned on by operating the transistor of each pixel, crosstalk CROSS-TALK does not occur. In addition, each pixel has a storage capacity made of a thin film. In addition, the accumulation of electric charges allows the display to be preserved even in the non-selective period. Therefore, the importance of the thin film transistor liquid crystal display device is increasing as a display device.
이하, 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법을 설명하면 다음과 같다.Hereinafter, a storage capacitor structure and a manufacturing method of a conventional thin film transistor liquid crystal display device will be described.
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도이고, 제2도는 종래의 또다른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측면도이다.FIG. 1 is a side sectional view showing a storage capacitor structure of a conventional thin film transistor liquid crystal display device, and FIG. 2 is a side view showing a storage capacitor structure of another conventional thin film transistor liquid crystal display device.
일반적으로 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터는 제1도에 도시한 바와 같이, 액티브콜리실리콘(26)과 게이트 폴리실리콘(30)을 이용하는 구조를 하고 있다. 따라서 높은 개구율을 얻기 위해서는 화소전극의 면적을 증가시키고 스토리지 캐패시터의 면적을 최소한으로 줄여야 한다. 그러나 스토리지 캐패시터의 면저을 줄이는 데에는 한계가 있다. 특히, 게이트 길이가 3이하인 박막트랜지스터 액정디스플레이 소자의경우 스토리지캐패시터의 면적을 줄이게 되면 우수한 특성 확보에 어려움이 있어 고화질(high definition: HD)을 이룰 수 없는 단점이 있다.In general, as shown in FIG. 1, a storage capacitor of a conventional thin film transistor liquid crystal display device has a structure in which an active co-silicon 26 and a gate polysilicon 30 are used. Therefore, in order to obtain a high aperture ratio, it is necessary to increase the area of the pixel electrode and reduce the area of the storage capacitor to a minimum. However, there is a limit to reducing the surface area of storage capacitors. Specifically, the gate length is 3 In the case of the thin film transistor liquid crystal display device described below, if the area of the storage capacitor is reduced, it is difficult to obtain excellent characteristics, and thus there is a disadvantage that high definition (HD) cannot be achieved.
따라서, 높은 개구율을 얻기 위하여 스토리지캐패시터의 크기는 일정하게 유지하면서 절연막의 유전율을 증가시키는 방법이 소니사에 의해 개발되었는 바, 제2도에 도시된 바와 같이 오엔오(ONO) 구조의 절연막을 이용하였다.Therefore, in order to obtain a high aperture ratio, a method of increasing the dielectric constant of the insulating film while keeping the size of the storage capacitor constant was developed by Sony. As shown in FIG. 2, an insulating film having an ONO structure was used. .
그러나 이 경우, 질화막(52)의 누설전류를 억제하게 위한 원하는 면적과 값을 갖는 스토리지캐패시터를 형성하지 못하는 단점이 있다.In this case, however, there is a disadvantage in that a storage capacitor having a desired area and a value for suppressing the leakage current of the nitride film 52 cannot be formed.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 박막트랜지스터 액정 디스플레이의 고화질(high definition: HD)을 구현하기 위하여, 이중 스토리지캐패시터 구조를 두어 스토리지캐패시터의 면적을 줄이면서도 높은 개구율을 이루도록 하는 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법을 제공하기 위한 것이다.Therefore, an object of the present invention is to solve the above-mentioned problems. In order to realize high definition (HD) of a thin film transistor liquid crystal display, a dual storage capacitor structure is provided to reduce the area of the storage capacitor and to provide a high aperture ratio. The present invention provides a storage capacitor structure of a thin film transistor liquid crystal display device and a method of manufacturing the same.
상기한 목적을 달성하기 위한 본 발명의 구성은, 기판 위에 n+폴리실리콘 패턴이 형성되어 있고, 상기 n+폴리실리콘 패턴의 상부에 제1절연막 패턴이 형성되어 있고, 상기 제1절연막 패턴의 상부에 액티브폴리실리콘과 제2절연막이 차례로 적층되어 있고, 상기 제2절연막의 상부에 게이트폴리실리콘 패턴이 형성되어 있고, 상기 게이트폴리실리콘 패턴의 상부에 층간절연막 패턴이 형성되어 있고, 상기 층간절연막 패턴의 상부에 메탈이 적층되어 있다.According to a configuration of the present invention for achieving the above object, an n + polysilicon pattern is formed on a substrate, a first insulating film pattern is formed on the n + polysilicon pattern, and an active part is formed on the first insulating film pattern. Polysilicon and a second insulating film are sequentially stacked, a gate polysilicon pattern is formed on the second insulating film, an interlayer insulating film pattern is formed on the gate polysilicon pattern, and an upper portion of the interlayer insulating film pattern is formed. Metal is laminated on
상기 목적을 달성하기 위한 본 발명의 제조 방법의 구성은, 기판 위에 n+폴리실리콘을 적층한 후, 사진식각하여 n+폴리실리콘 패턴을 형성하는 단계와; 상기 n+폴리실리콘 패턴의 상부에 제1절연막을 적층한 후, 사진식각하여 제1절연막 패턴을 형성하는 단계와; 상기 제1절연막 패턴의 상부에 액티브폴리실리콘을 적층한 후, 상기 액티브폴리실리콘의 상부에 제2절연막을 형성하는 단계와; 상기 제2절연막의 상부에 게이트폴리실리콘을 적층한 후, 사진식각하여 게이트폴리실리콘 패턴을 형성한 다음, 상기 게이트폴리실리콘 패턴의 상부에 층간절연막을 적층하는 단계와; 상기 층간전절연막을 사진식각하여 층간절연막 패턴을 형성한 다음, 상기 층간절연막 패턴의 상부에 메탈을 적층한 후, 사진식각하여 메탈 패턴을 형성하는 단계로 이루어져 있다.The structure of the manufacturing method of the present invention for achieving the above object comprises the steps of stacking n + polysilicon on a substrate, and then photo-etched to form an n + polysilicon pattern; Stacking a first insulating layer on the n + polysilicon pattern and then etching the photo to form a first insulating layer pattern; Stacking active polysilicon on the first insulating layer pattern, and then forming a second insulating layer on the active polysilicon; Stacking the gate polysilicon on the second insulating layer, forming a gate polysilicon pattern by photolithography, and then laminating an interlayer insulating layer on the gate polysilicon pattern; Photolithography of the interlayer dielectric layer is performed to form an interlayer dielectric layer pattern, and then a metal is stacked on the interlayer dielectric layer pattern, followed by photolithography to form a metal pattern.
이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 상세히 설명한다.Hereinafter, a storage capacitor structure of a thin film transistor liquid crystal display device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도이고, 제4(a)도제4(e)도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조의 공정순서를 나타낸 측단면도이고, 제5도는 본 발명의 제2실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 측단면도이다.FIG. 3 is a cross-sectional side view showing a storage capacitor structure of a thin film transistor liquid crystal display device according to a preferred embodiment of the present invention, and FIG. 4 (a) FIG. 4 (e) is a side sectional view showing a process sequence of a storage capacitor structure of a thin film transistor liquid crystal display device according to a preferred embodiment of the present invention, and FIG. 5 is a thin film transistor liquid crystal display device according to a second embodiment of the present invention. A cross-sectional side view of a storage capacitor structure.
상기 제3도에 도시되어 있듯이, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 구성은, 기판(2) 위에 n+폴리실리콘(4) 패턴이 형성되어 있고, 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6) 패턴이 형성되어 있고, 상기 제1절연막(6) 패턴의 상부에 액티브폴리실리콘(8)과 제2절연막(10)이 차례로 적층되어 있고, 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12) 패턴이 형성되어 있고, 상기 게이트폴리실리콘(12) 패턴의 상부에 층간절연막(14) 패턴이 형성되어 있고, 상기 층간절연막(14) 패턴의 상부에 메탈(16)이 적층되어 있다.As shown in FIG. 3, in the structure of the storage capacitor structure of the thin film transistor liquid crystal display device according to the preferred embodiment of the present invention, the n + polysilicon 4 pattern is formed on the substrate 2, and the n + poly The first insulating layer 6 pattern is formed on the silicon 4 pattern, and the active polysilicon 8 and the second insulating layer 10 are sequentially stacked on the first insulating layer 6 pattern. A gate polysilicon 12 pattern is formed on the second insulating layer 10, and an interlayer insulating layer 14 pattern is formed on the gate polysilicon 12 pattern, and the interlayer insulating layer 14 is formed. Metals 16 are stacked on top of the pattern.
또한 제4(a)도-제4(e)도에 도시되어 있듯이, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 제조 방법의 구성은, 기판(2) 위에 n+폴리실리콘(4)을 적층한 후, 사진식각하여 n+폴리실리콘(4) 패턴을 형성하는 단계와; 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6)을 적층한 후, 사진식각하여 제1절연막(6) 패턴을 형성하는 단계와; 상기 제1절연막(6) 패턴의 상부에 액티브폴리실리콘(8)을 적층한 후, 상기 액티브폴리실리콘(8)의 상부에 제2절연막(10)을 형성하는 단계와; 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12)을 적층한 후, 사진식각하여 게이트 폴리실리콘(12) 패턴을 형성한 다음, 상기 게이트 폴리실리콘 패턴(12)의 상부에 층간절연막(14)을 적층하는 단계와; 상기 층간전절연막(14)을 사진식각하여 층간절연막(14) 패턴을 형성한 다음, 상기 층간절연막(14) 패턴의 상부에 메탈(16)을 적층한 후, 사진식각하여 메탈(16) 패턴을 형성하는 단계로 이루어져 있다.4 (a) to 4 (e), the structure of the manufacturing method of the storage capacitor structure of the thin film transistor liquid crystal display device according to the preferred embodiment of the present invention is n + poly on the substrate (2) Stacking silicon (4), followed by photolithography to form an n + polysilicon (4) pattern; Stacking a first insulating layer (6) on the n + polysilicon (4) pattern and then etching the photo to form a first insulating layer (6) pattern; Stacking active polysilicon (8) on top of the first insulating film (6) pattern, and then forming a second insulating film (10) on top of the active polysilicon (8); After the gate polysilicon 12 is stacked on the second insulating layer 10, the gate polysilicon 12 pattern is formed by photolithography, and then an interlayer insulating layer on the gate polysilicon pattern 12 is formed. Stacking 14); The interlayer dielectric layer 14 is photo-etched to form an interlayer dielectric layer 14 pattern. Then, the metal 16 is stacked on the interlayer dielectric layer 14 pattern, and then photo-etched to form the metal 16 pattern. It consists of the steps of forming.
상기 구성 의한 하여 이발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 제조공정을 구체적으로 설명하면 다음과 같다.The manufacturing process of the storage capacitor structure of the thin film transistor liquid crystal display device according to the preferred embodiment of the present invention by the above configuration will be described in detail.
먼저 제4(a)도에 도시한 바와 같이, 기판(2)위에 n+폴리실리콘(4)을 적층한 후, 사진식각하여 n+폴리실리콘(4) 패턴을 형성한다.First, as shown in FIG. 4 (a), n + polysilicon 4 is laminated on the substrate 2, and then photo-etched to form an n + polysilicon 4 pattern.
이때, n+폴리실리콘(4) 패턴의 두께는 1000이 바람직하다.At this time, the thickness of the n + polysilicon (4) pattern is 1000 This is preferred.
다음, 제4(b)도에 도시한 바와 같이, 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6)을 적층한 후, 사진식각하여 제1절연막(6) 패턴을 형성한다.Next, as shown in FIG. 4 (b), after the first insulating film 6 is stacked on the n + polysilicon 4 pattern, the first insulating film 6 is formed by photolithography.
이때, 제1절연막(6)은 열산화 또는 오엔오(ONO) 구조로 형성한다.In this case, the first insulating layer 6 may be formed of a thermal oxidation or ONO structure.
다음, 제4(c)도에 도시한 바와 같이, 상기 제1절연막(6)패턴의 상부에 액티브폴리실리콘(8)을 적층한 후, 상기 액티브폴리실리콘(8)의 상부에 제2절연막(10)을 형성한다.Next, as shown in FIG. 4C, after the active polysilicon 8 is laminated on the first insulating layer 6 pattern, the second insulating layer 8 is formed on the active polysilicon 8. 10) form.
이때, 액티브폴리실리콘(8)은 바람직하게 800의 두께로 아몰퍼스실리콘을 증착후 열산화 또는 오엔오(ONO) 구조로 제2절연막을 형성하면 300정도의 두께의 폴리실리콘으로 변화된다.At this time, the active polysilicon 8 is preferably 800 After depositing amorphous silicon with a thickness of 300, the second insulating film is formed by thermal oxidation or ONO structure. Varying thickness of polysilicon.
다음, 제4(d)도에 도시한 바와 같이, 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12)을 적층한 후, 사진식각하여 게이트폴리실리콘(12)패턴을 형성한 다음, 상기 게이트폴리실리콘(12) 패턴의 층간절연막(14)을 적층한다.Next, as shown in FIG. 4 (d), after the gate polysilicon 12 is laminated on the second insulating layer 10, the gate polysilicon 12 pattern is formed by photolithography. The interlayer insulating film 14 of the gate polysilicon 12 pattern is stacked.
이때, 게이트폴리실리콘(12)의 두께는 3000가 바람직하다. 또한 층간절연막(14)예 두께는 6000가 바람직하다.At this time, the thickness of the gate polysilicon 12 is 3000 Is preferred. In addition, the thickness of the interlayer insulating film 14 is 6000 Is preferred.
다음, 제4(e)도에 도시한 바와 같이, 상기 층간절연막(14)을 사진식각하여 층간절연막(14) 패턴을 형성한 다음, 상기 층간절연막(14) 패턴의 상부에 메탈(16)을 적층한 후, 사진식각하여 메탈(16) 패턴을 형성한다.Next, as shown in FIG. 4E, the interlayer insulating layer 14 is photo-etched to form the interlayer insulating layer 14 pattern. Then, the metal 16 is formed on the interlayer insulating layer 14 pattern. After lamination, the metal 16 pattern is formed by photolithography.
이때, 메탈(16)의 두께는 8000가 바람직하다.At this time, the thickness of the metal 16 is 8000 Is preferred.
그리고, 상기 제5도에 도시되어 있듯이, 이 발명의 또다른 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 구성은, 기판(62) 위에 n+폴리실리콘(64) 패턴이 형성되어 있고, 상기 n+폴리실리콘(64) 패턴의 상부에 제1절연막(66) 패턴이 형성되어 있고, 상기 제1절연막(66) 패턴의 상부에 액티브폴리실리콘(68)과 제2절연막(70)이 차례로 적층되어 있고, 상기 제2절연막(70)의 상부에 게이트폴리실리콘(72) 패턴이 상기 n+폴리실리콘(64)과 연결되게 이루어져 있다.As shown in FIG. 5, in the structure of the storage capacitor structure of the thin film transistor liquid crystal display device according to another embodiment of the present invention, an n + polysilicon 64 pattern is formed on the substrate 62. A first insulating layer 66 pattern is formed on the n + polysilicon 64 pattern, and an active polysilicon 68 and a second insulating layer 70 are sequentially stacked on the first insulating layer 66 pattern. The gate polysilicon 72 pattern is connected to the n + polysilicon 64 on the second insulating layer 70.
상기와 같이 이루어진 박막트랜지스터 액정디스플레이 소자의 효과는, 이중 스토리지 캐패시터 구조에 의해 스토리지 캐패시터의 면적을 줄이면서도 높은 개구율을 얻을 수 있는 장점이 있다.The effect of the thin film transistor liquid crystal display device made as described above has the advantage that a high opening ratio can be obtained while reducing the area of the storage capacitor by the dual storage capacitor structure.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000985A KR100212273B1 (en) | 1995-01-20 | 1995-01-20 | Storage capacitor structure and its manufacturing method of thin film transistor liquid crystal display elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000985A KR100212273B1 (en) | 1995-01-20 | 1995-01-20 | Storage capacitor structure and its manufacturing method of thin film transistor liquid crystal display elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960029861A KR960029861A (en) | 1996-08-17 |
| KR100212273B1 true KR100212273B1 (en) | 1999-08-02 |
Family
ID=19407034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000985A KR100212273B1 (en) | 1995-01-20 | 1995-01-20 | Storage capacitor structure and its manufacturing method of thin film transistor liquid crystal display elements |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100212273B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532026B1 (en) * | 1998-12-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | Storage Capacitor of Thin Film Transistor Optical Sensor and Manufacturing Method Thereof |
| US7612377B2 (en) | 2005-01-31 | 2009-11-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with enhanced storage capacitors |
-
1995
- 1995-01-20 KR KR1019950000985A patent/KR100212273B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532026B1 (en) * | 1998-12-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | Storage Capacitor of Thin Film Transistor Optical Sensor and Manufacturing Method Thereof |
| US7612377B2 (en) | 2005-01-31 | 2009-11-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with enhanced storage capacitors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960029861A (en) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205388B1 (en) | Liquid crystal display device and its manufacturing method | |
| JP2838412B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JPS60223153A (en) | Semiconductor device with mis type capacitor and manufacture thereof | |
| US5773330A (en) | Semiconductor device and method for fabricating the same | |
| JPH05206451A (en) | Mosfet and its manufacture | |
| KR940003021A (en) | Semiconductor Memory and Manufacturing Method | |
| KR100212273B1 (en) | Storage capacitor structure and its manufacturing method of thin film transistor liquid crystal display elements | |
| US5270561A (en) | Semiconductor memory device with a ring-shaped bit line | |
| KR880005687A (en) | Memory cell device for dynamic semiconductor memory | |
| JPS62235784A (en) | Thin film transistor | |
| JPH10135467A (en) | Thin film transistor and its manufacture | |
| JP3062067B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20240234486A1 (en) | Semiconductor device and fabricating method thereof | |
| JPS59188963A (en) | Semiconductor device | |
| JPH05190767A (en) | Semiconductor device | |
| KR0145895B1 (en) | Pad structure and its manufacturing method of thin film transistor liquid crystal display elements | |
| KR0161724B1 (en) | Method of fabricating a capacitor of the semiconductor device | |
| JPS63208263A (en) | Semiconductor device | |
| JPH04216666A (en) | Semiconductor device and its manufacture | |
| JPH03232271A (en) | Semiconductor element with cylindrical type laminated capacitor and manufacture | |
| JP2607508B2 (en) | Semiconductor storage device | |
| JPH10326863A (en) | Manufacture of semiconductor device | |
| JPH03246949A (en) | Thin-film transistor and its manufacture | |
| KR920000384B1 (en) | Semiconductor memory device and method of fabricating thereof | |
| KR100228527B1 (en) | Capacitor for semiconductor memory device and thereof method for manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |