KR100210565B1 - 디지탈 통신 시스템과 이에 사용되는 송신기 및 수신기, 이를 이용한 기록 및 재생장치 - Google Patents

Abstract

송신기(3,6,9)와 수신기(13,16,19)를 구비한 디지탈 통신 시스템이 개시된다. 송신기는 디지탈 신호 대역을 거의 동일한 밴드폭을 가지는 연속적 부대역들로 분할함으로써 디지탈 신호를 부대역 코딩하는 코더를 포함한다. 수신기는 부대역들을 디지탈 신호 대역으로 병합함으로써 디지탈 신호의 복제 신호를 재생한다. 송신기는 분석 필터 수단(6)을 구비하며, 수신기는 합성 필터 수단(16)을 구비한다. 분석 필터 수단의 필터 계수는 합성 필터 수단의 필터 계수와 동수가 아니다.

Description

디지탈 통신 시스템과 이에 사용되는 송신기 및 수신기, 이를 이용한 기록 및 재생 장치

제1도는 본 발명에 따른 통신 시스템의 일실시예에 대한 블록도.

제2(a)도 내지 제2(i)도는 제1전환 수단에 의한 샘플링 속도 증가 과정을 보이는 파형도.

제3도는 본 발명에 따른 시스템의 분석 필터의 일실시예를 보이는 블록도.

제4도는 본 발명에 따른 시스템의 합성 필터의 일실시예를 보이는 블록도.

제5(a)도는 송신기의 제1신호 처리 수단의 일실시예를 보이는 블록도.

제5(b)도는 수신기의 제2신호 처리 수단의 일실시예를 보이는 블록도.

제6(a)도 내지 제6(g)도는 표준(또는 원형)필터 H(f)의 필터 계수로부터 송신기의 분석 필터의 필터 계수를 도출하는 과정을 보인 설명도.

제7a도 내지 제7d도는 표준 필터H(f)의 필터 계수로부터 수신기의 합성 필터 계수를 도출하는 과정을 보인 설명도.

제8도는 제1 및 제2신호 처리 유닛에 따른 계수 행열 [A] 및 [B]를 곱해 얻을 수 있는 곱 행열[C]의 일례를 보인 개략도

제9도는 통신 시스템을 통한 두 신호 경로를 보이는 블록도.

제10(a)도 내지 제10(n)도는 제9도의 두 신호 경로로 전송되는 신호들의 파형도.

제11도는 시스템을 통한 블록내의 M개의 임펄스 열들의 전송을 보이는 설명도.

제12(a)도 및 제12(b)도는 통신 시스템을 통한 두 다른 신호 경로를 보이는 블록도.

제13도는 본 발명에 따른 여러 가지 통신 시스템들의 통신 특질을 보이는 표.

제14도는 복수의 통신 시스템을 보이는 블록도.

제15도는 본 발명에 따른 통신 시스템의 송신기를 포함하는 기록 장치를 보이는 블록도.

제16도는 본 발명에 따른 통신 시스템의 수신기를 포함하는 재생 장치를 보이는 블록도.

* 도면의 주요부분에 대한 부호의 설명

3 : 제1전환(commutator)수단 6 : 분석(analysis)필터 수단

9 : 제1신호 처리 유닛(signal processing unit)

13 : 제2신호 처리 유닛 16 : 합성(synthesis) 필터 수단

19 : 제2전환 수단

본 발명은 송신기와 수신기를 구비한 디지탈 통신 시스템에 관한 것으로, 송신기는 소정의 샘플링 속도(samping rate ; Fs)를 갖는 디지탈 음성 신호 등의 디지탈 신호를 부대역 코딩(subband coding)하는 코더를 구비하고, 수신기는 이 부대역 코딩된 신호를 디코딩하는 디코더를 구비하며, 코더는 디지탈 신호에 따라 샘플링 속도를 감소시켜 복수(M개)의 부대역 신호를 발생시키며, 코더는 또한 디지탈 신호 대역을 주파수에 따라 증가하는 대역수 m(0≤m≤M-1)의 연속적 부대역으로 분할하며, 각 부대역은 거의 동일한 대역폭(bandwidth)을 가지며, 디코더는 M부대역 신호에 따라 디지탈 신호의 복제신호(replica)를 형성하며, 이 디코더는 샘플링 속도를 증가시켜 부대역 등을 디지탈 신호 대역에 병합(merge)시키고, 코더는 분석 필터(analysis filter) 수단과 제1신호 처리 유닛을 구비하며, 이 분석 필터 수단은 각각 한 입력단과 두 출력단을 가지는 M개의 분석 필터들을 포함하며, 필터들의 2M개의 출력단은 분석 필터 수단의 2M개의 출력단에 접속되어 샘플링 속도(Fs/M)의 2M개의 출력 신호를 공급하며, 각 분석 필터는 그 입력단에 인가된 신호에 두 다른 여파(filtering)를 수행하여 이 입력 신호의 두 다르게 여파된 신호들을 각각 두 출력단 중의 대응단에 인가하고, 2M개의 필터의 각 출력단은 제1신호 처리 유닛의 2M개의 출력단중의 대응단에 접속되며, 제1신호 처리 유닛은 코더의 M개의 출력단에 접속되어 M개의 부대역 신호를 공급하는 M개의 출력단을 구비하며, 제1신호 처리 유닛을 M개의 각 출력단으로 출력 신호를 전송하고, 이 출력 신호는 이의 M개의 입력단에 인가된 적어도 복수의 입력 신호의 조합이며, 디코더는 제2신호 처리 유닛과 합성 필터 수단을 구비하며, 제2신호 처리 유닛은 M개의 부대역 신호를 수신하는 M개의 입력단과 2M개의 출력단을 구비하여, 합성 필터 수단은 각각 2개의 입력단과 디코더 출력단에 접속된 한 출력단을 가지는 M개의 합성 필터들을 구비하며, 제2신호 처리 유닛은 그 2M개의 출력단으로 출력 신호를 발생하며, 이 출력 신호는 그 M개의 입력단에 인가된 입력 신호의 적어도 복수의 조합이며, 제2신호 처리 유닛의 각 한쌍의 출력단은 대응 M개의 합성 필터의 한쌍의 두 입력단에 접속되고, 그 합성 필터는 한 출력단을 가지며, 각 합성 필터는 두 입력단에 인가된 두 신호에 다른 여파를 시행하여 이 두 여파된 신호의 조합을 그 출력단에 공급하여, 각 출력단은 합성 필터 수단의 출력단에 접속가능하여 샘플링 속도(Fs)를 갖는 디지탈 신호의 복제 신호를 공급하며, 분석 및 합성 필터 등의 계수는 부대역의 대역폭의 절반과 거의 같은 대역폭의 저대역 통과 필터(low pass filter) 특성을 갖는 표준 필터의 계수로부터 도출되고, M×2M 계수 행열(A)중의(x,y)는 제1신호 처리 유닛의 2M개의 입력단중 y번째에 인가된 입력 신호가 이 제1신호 처리 유닛의 M개의 출력단중 x번째에 인가되기 전에 곱해지는 제1신호 처리 유닛의 배율계수(multiplication coefficient)이며, 2M×M계수 행열(B)중의(u,v)는 제2신호 처리 유닛의 M개의 입력단중 v번째에 인가된 입력 신호가 이 제2신호 처리 유닛의 2M개의 출력단중 u번째에 인가되기전에 곱해지는 제2신호 처리 유닛의 배율계수이다. 본 발명은 또한 디지탈 신호의 기록 및/또는 재생 장치와, 상술한 디지탈 통신 시스템에 사용되는 송신기와 수신기에 관한 것이다.

종래의 디지탈 통신 시스템은 J. H. Rothweiler가 보스톤에서 열린 ICASSP 83 회보의 1280-1283항에 공보 번호 27.2호로 게기한 다상 직각 필터(polyphase quadrature filter)-신규한 부대역 코딩 기술에 기재되어 있다. 이 공보는 분석 필터의 계수와 합성 필터의 계수를 동일한 표준 저대역 통과 필터 H(f)로부터 도출할 수 있는 방법을 기술하고 있다. 이 필터는 공보내에서 원형(prototype)필터가 호칭된다.

이 분석 필터는 합성 필터의 복수의 필터 계수와 동일한 복수의 필터 계수를 가진다. 유럽 특허 출원번호 90.201.369.7(PHQ89.018)또한 임펄스 응답에 있어서 홀수의 계수를 갖는 표준 저대역 통과 필터로부터 분석 필터와 합성 필터의 필터 계수를 결정하는 방법을 설명하고 있다. 또한 이 경우에, 분석 필터에서의 필터 계수의 수는 합성 필터에서의 필터 계수의 수와 동일하다.

송신기측과 수신기측의 필터 계수의 수를 같은 정도로 증가시키면, 공지의 통신 시스템의 통신 특질(transmission quality)을 향상시킬 수 있다. 그러나 이렇게 하면 송신기측이나 수신기측 모두 통신 시스템이 더욱 복잡해지는 문제점이 있다.

본 발명은 송신기측 또는 수신기측에 회로 복잡성을 증가시켜 향상된 통신 특질을 갖거나, 일측에 복잡성을 감소시키고 타측에 복잡성을 증가시켜 동일한 통신 특질을 얻을 수 있으며, 다른 통신 특질들을 갖는 다양한 통신을 수행할 수 있는 통신 시스템을 제공하는 것을 목적으로 한다.

이러한 목적을 달성하기 위해 본 발명에 따른 통신 시스템은 계수(x,y)와(u,v)가 다음과 같이 선택되는 것을 특징으로 한다. 2M×2M 계수행열(C)의 계수 (u,y)가 계수(x,y)와(u,v)로부터 다음식으로 계산되면

값(u₂,u₃)과 이에 대응하는 독립해(Separate Value ; y₁,y₂)의 적어도 두 복수의 독립해 쌍이 계수 ψ(u₂,y₁) ; ψ(u₂,y₂), ψ(u₃,y₁), ψ(u₃,y₂)가 0이 아닐 때 존재하고, 계수 ψ(u₂,y)와 ψ(u₃,y)는 y가 y₁또는 y₂와 같지 않을 때 0이며, 계수 ψ(u,y')과 (u,y₂)는 u가 u₂또는 u₃와 같지 않을 때 0이다. 또한 분석 필터의 계수의 수가 합성 필터의 계수의 수와 같지 않은 것을 특징으로 한다.

본 발명은 송신기의 제1신호 처리 유닛의 계수와 수신기의 제2신호 처리 유닛의 계수가, 이 계수들을 행열 곱하면 매우 특별한 형태의 곱행열(product matrix) [c]가 된다는 인식에 근거한다.

이 특별한 형태의 곱행열 [c]을 사용하면 분석 필터와 합성 필터의 필터 계수들을 다른 방법으로 도출할 수 있게 된다.

이 방법은 전술한 바와 같이 여전히 표준 저대역 통과 필터 계수로부터 분석 필터 또는 합성 필터의 필터 계수를 결정한다. 합성 필터의 계수를 이 방법으로 계산하는 경우를 가정하자. 이 경우 분석 필터등 다른 필터들의 계수는 분석 필터와 대응 합성 필터를 통한 전체적 통신이, 분석 필터에 인가된 각 임펄스가 모든 분석 필터에 인가된 임펄스에 대해 같은 임펄스를 통신 시스템의 출력단에 지연 및 증폭되어 인가되도록 조건을 설정 함으로써 계산할 수 있다. 이렇게 계산하면 또한 분석 필터의 계수를 합성 필터의 계수보다 더 많이 또는 적계 계산할 수 있다.

통신 특질은 필터에 대해 합성 필터의 계수보다 더 많은 계수를 계산함으로써 향상될 수 있는 것으로 밝혀졌다.

이것은 송신기측의 회로를 증가시켜 통신 특질을 향상시킬 수 있다는 것을 의미한다. 또 다른 가능성은 합성 필터의 계수수를 감소시킬 수 있는 것이다. 이와 동시에 분석 필터의 계수수를 증가시키면 통신 특질은 더욱 향상될 수 있다. 이렇게 하면 수신기가 더 간단해지고 이에 따라 경제적이 되며 소비전력이 낮아지는 이점이 있다. 이러한 이점은 휴대용 라디오나 휴대용 재생 전용기등 휴대용 기기에 있어서 특별한 중요성을 가진다.

분석 필터의 계수를 앞에 인용한 문헌에 기재된 대로 표준 저대역 통과 필터로부터 도출하는 것 역시 가능하다.

이 경우에는 합성 필터의 필터 계수를 상기한 통신 요구 조건으로 부터 계산할 수 있다. 이때 합성 필터의 계수수는 분석 필터의 계수수보다 크거나 작을 수있다. 합성 필터의 계수수가 커지면 통신 특질은 역시 향상된다.

이하 본 발명은 첨부된 도면에 개시된 실시예들을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 디지탈 통신 시스템의 블록도를 개시한다. 이 시스템은 제1전환(commutator)수단(3)의 입력단(2)에 접속되어 소정의 샘플링 속도(Fs)를 갖는 디지티라 신호(IN)를 수신하는 입력 단자(1)를 구비한다. 제1전환 수단은 출력 신호(0 내지_M-1)를 전송하는 M개의 출력단(4.0 내지 4.M-1)을 구비한다. 제1전환 수단(3)은 그 입력단(2)에 인가된 입력 신호(IN)에 계수(M)으로 샘플링 속도 감속을 행하도록 되어 있다. 이 제1전환 수단(3)의 기능은 제2도를 참조하여 후술될 것이다. M개의 분석 필터(6.0 내지 6.M-1)가 있는데, 각 분석 필터(m)은 제1전환 수단(3)의 M개의 출력단중 대응 출력단(4.m)에 접속되는 입력단(5.m)을 구비한다. 여기서 m은 0 부터 M-1사이의 값을 가진다. 각 분석 필터(6.m)은 두 출력단(7.ma,7.mb)을 구비한다. 각 분석 필터(6.m)은 그 입력단(5.m)에 인가된 신호(Um)에 두 다른 여파를 시행하여, 입력 신호(Um)의 두 다른 여파 신호들을 각각 두 대응 출력단(7.ma,7.mb)으로 공급한다. 이 분석 필터들의 구조와 기능은 제3도를 참조하여 후술될 것이다. 2M개의 필터 출력(7.0a,7.0b,7.1a,7.1b,7.2a,7.2b,---7.ma,7.mb,---)들은 각각 제1신호 처리 유닛(9)이 2M개의 대응 입력단(8.0,8.1,8.2,---,8.M,8.M+1,---,9.2M+1)에 접속된다. 제1신호 처리 유닛(9)은 M개의 출력단(10.0 내지 10.M-1)을 가진다. 제1신호 처리 유닛(9)은 그 M개의 출력단에 다른 출력 신호를 공급하도록 되어 있는데, 이 출력 신호는 그 2M개의 입력단에 인가된 적어도 복수의 입력 신호들의 조합이다.

제1신호 처리 유닛(9)의 구조와 기능은 제5a도를 참조하여 후술될 것이다. 출력(10.0 내지 10.M-1)이 필터 수단의 M개의 출력과 동일하면, 이것은 제1신호 처리 유닛(9)이 M개의 부대역 신호(So 내지 S_M-1)를 공급하는 것을 의미하고, 여기서 각 부대역 신호(Sm)는 제1신호 처리 유닛(9)의 M개의 출력단중 대응 출력단(10.m)으로 공급되는 것이다.

입력단(1)에 공급된 샘플링 속도(Fs)의 입력 신호(IN)는 Fs/2)와 동일한 대역폭을 가진다. 계수(M)으로 신호 대역폭을 분할한다는 것은 제6c도에 보인 바와 같이 부대역 (Bo 내지 B_M-1)의 대역폭이 모두 Fs/2M와 동일한 것을 의미하며, 제1도의 So는 부대역(Bo)에 존재하는 신호의 다운(down)샘플링된 신호이고, S₁은 부대역(B₁)에 존재하는 신호의 다운 샘플링된 신호이며 이하 같다.

이 M개의 부대역 신호들은 필요하다면 예를들어 추가적인 양자화가(quantizer) 등으로 더 처리될 수 있는데, 이(적응)양자화는 비트 전송율(bit rate)의 현저한 감소를 위해 신호에 시행될 수 있다. 이러한 양자화기의 예는 공고된 유럽 특허출원 제289.080(PHN 12.108)호에 기재되어 있다.

상술한 신호 처리는 통신 시스템의 송신기측에서 수행된다. 이 시스템의 송신기는 이에 따라 적어도 참조번호 3, 6.0 내지 6.M-1, 9로 표시된 요소들을 가지며 필요하다면 양자화기를 구비한다.

송신기에서 발생된 신호는 제1도에 참조번호 11로 표시한 전송매체를 통해 수신기에 공급된다. 이때 수신기측에서 오류 정정을 할수 있도록 필요한 신호에 채널 코딩을 추가적으로 적용할 수도 있다. 전송 매체(11)를 통한 전송은 예를들어 라디오 방송 채널 등과 같은 무선 전송의 형태로 이뤄질 수 있다. 그러나 다른 매체 역시 가능하다. 광섬유나 광 디스크를 통한 광학 전송이나 자기 기록 매체를 통한 전송도 고려할 수 있다.

M개의 부대역에 존재하는 정보는 제1도에 도시된 것처럼 전송 매체를 통해 병렬적으로 전송될 수 있고, 직렬적으로 전송될 수도 있다. 이 경우에는 송신기측에 병렬 데이터 흐름을 직렬 데이터 흐름으로 변환하기 위해 시간 압축 기술이 필요하고 수신기측에는 데이터 흐름을 병렬 데이터 흐름으로 재변환하기 위해 대응 시간 신장(time expansicn)기술이 필요한데, 이에 따라 M개의 부대역 신호(So 내지 S_M-1)가 제2신호 처리 유닛(13)의 M개의 입력단(12.0 내지 12.M-1)중의 대응 입력단에 인가된다. 제2신호 처리 유닛(13)은 그 2M개의 각 출력단에 출력 신호를 발생시키게 되는데, 이 출력 신호는 그 M개의 입력단에 인가된 적어도 복수의 입력신호들의 조합이다.

제2신호 처리 유닛(13)의 구조와 기능은 제5b도를 참조하여 후술될 것이다. 예를들어 14.0과 14.1 같은 제2신호 처리 유닛(13)의 한쌍의 출력단을 예를들어 15.0a와 15.0b등의 M개의 합성 필터(16.0 내지 16.M-1)중의 대응 입력단 쌍에 접속된다. 필터들은 그 두 입력단에 안가된 두 신호들에 다른 여파를 시행하여 이 두 여파된 신호들의 조합을 그 출력단에 공급한다. 이 합성 필터의 구조와 기능은 제4도를 참조하여 후술될 것이다. 각 합성 필터(16.m)의 출력단(17.m)은 제2전환수단(19)의 M개의 입력단(18.0 내지 18.M-1)중의 대응 입력단(18.m)에 접속된다. 제2전환 수단의 출력단(20)은 통신 시스템의 출력단(21)에 접속된다. 제2전환 수단(19)의 기능은 제2, 9, 12a 및 12b도를 참조하여 후술된다.

이와 같이 시스템의 수신기는 적어도 참조번호 13, 17.0 내지 17.M-1, 19로 표시된 요소들을 포함한다.

부대역 신호들이 송신기측에서 양자화 된다면 수신기측에서는 이에 대응하는 비양자 화기(dequantizer)가 필요하다.

이러한 비양자화기는 다른 신호 처리 유닛(13)의 전방에 접속된다. 비양자화기의 일례 역시 전술한 유럽 특허 출원 제289,080호에 기재되어 있다. 수신기측의 신호 처리는 제2도에 도시한 바와 같이 신호들(_M-1내지 o)이 합성 필터(16.0 내지 16.M-1)의 출력단에 나타나며, 이상적인 경우 주파수와 독립적인 소정의 시간 지연과 증폭을 제외하고는 그 입력단자(1)에 인가된 입력 신호(IN)와 동일한 재생 신호(OUT)가 출력 단자(21)에 나타나도록 이뤄져야 한다.

제2도는 제1 및 제2전환 수단(3,19)의 기능을 각각 도시한다. 입력 단자(1)에 인가된 신호(IN)가 제2a도에 시간의 함수로서 개략적으로 도시되어 있다.

제2a도는 입력 신호(IN)가 구성될 샘플들을 도시한다. 도면에는 샘플의 진폭이 아니라 그 시간적 위치만 도시되어 있다. 샘플들은 각각 1/Fs과 동일한 시간 간격(T1)만큼 이격되어 위치한다. 따라서 입력 신호의 샘플링 속도는 Fs이다. 제2도의 실시예에서 M은 8로 가정되었다. 제2b도 내지 2i에 도시된 신호들은 (역시 진폭이 아닌 시간적 위치만) 각각 제1전환 수단(3)의 출력단(4.0 내지 4.7)에 나타나는 신호(7 내지 o)를 표시한다. 이 제1전환 수단(3)은 사실 제1도의 블록(3)의 전환기의 화살표에 보인 것 같이 연속적 가상 블록들의 각 시간에 포함된 여덟 샘플들을 여덟 출력단에 순환적으로 분배하는 전환기로 작동된다.

제2도에서 제1전환 수단(3)의 M개의 출력단에서 얻어지는 출력 신호는 Fs/M의 샘플링 속도를 가지는 것을 명백히 알 수 있다. 결과적으로 출력 신호의 샘플들은 M T1과 동일한 시간 간격(T)만큼씩 이격된다.

이하 제2전환 수단(19)에서의 출력 신호 재생에 대해 설명한다. 제2전환 수단(19)역시 M개의 입력단(18.0 내지 18.7)을 각각 출력단(20)에 순환적으로 접속시키는 점에서 전환기로 간주된다. 이 경우 입력단(18.0 내지 18.7)에 나타나는 샘플들은 입력단(18.0)으로부터 입력단(18.7)의 순서로 전환 수단(19)의 출력단(20)에 인가된다. 이것은 제1도의 블록(19)의 전환기에 화살표로 잘 나타나있다.

전환 수단(3)은 다른 방법으로 구성될 수도 있는데, 즉 이를 따라 정확한 위치들에 태핑(tapping)을 가지는 지연선(delay line)을 사용하여 구성될 수 있다. 이 태핑 들은 샘플링 속도를 정확한 값으로 감소시키는 제거기(decimator)의 입력단에 접속된다. 또한 예를들어 미국특허 4,691,292(Rothweiler)호의 제3도에 개시되어 당업계에 주지된 바와 같이 분석 필터의 지연선(의 일부)대신 제1전환 수단(3)에 지연선을 사용함으로써 제1전환 수단과 분석 필터를 결합하는 것도 가능하다. 이 경우 샘플링 속도를 증가 시키기 위해 인터플레이터(interpolator)가 필요하다.

제3도는 분석 필터(6.m)의 한 실시예를 도시한다.

제1도의 입력단(5.m)과 동일한 분석 필터의 입력단(30)을 각각 동일한 지연시간(T)을 갖는 지연부들의 직렬 회로(31)에 접속된다. 홀수번의 지연부들(32.1,32.3,---,32.n)의 출력단은 제1신호 조합 유닛(33)의 입력단에 접속된다. 짝수번의 지연부들(32.2,32.4---32.n)의 출력단은 제2신호 조합 유닛(34)의 입력단에 접속된다. 이 제1 및 제2신호 조합 유닛(33,34)의 출력단들은 각각 분석 필터(6.m)의 제1 및 제2출력(35.1,35.2)을 형성한다. 이들은 각각 제1도의 출력(7.ma,7.mb)과 동일하다. 필터(6.m)의 입력단(30)은 증배 유닛(multiplication unit ; 36.1)을 통해 제2신호 조합 유닛(34)에 입력단에 접속된다. 이 증배 유닛은 그 입력단에 인가된 신호(샘플)들을 계소 (0)로 증배시킨다. 홀수번의 지연부들의 출력단은 증배 유닛(36.2,36.4,---,36.n-1,36.n+1)을 통해 신호 조합 유닛(33)의 입력단에 접속된다. 이들은 그 각 대응 유닛에 인가된 신호(샘플)들을 각각 대응 계수^am(1),^am(3),---,^am(n)으로 증배시킨다. 짝수번의 지연부들의 출력단은 증배 유닛(36.3,36.5,---,36.n)을 통해 신호 조합 유닛(34)의 입력단에 접속된다. 이들은 그 각 대응 입력단에 인가된 신호(샘플)들을 각각 대응계수^am(2),^am(4), ---으로 증배시킨다. 신호 조합 유닛들을 좀더 일반적으로 정의하면, 이들 증배 유닛들은 신호 조합 유닛들에 포함되는 것으로 간주될 수 있다. 이 경우 신호 조합 유닛들은 그 입력단에 인가된 신호들을 가산(summation)할 뿐 아니라 이 신호들을 가중 조합(weiqhted combination)(가산)하게 된다.

증배 유닛이 0과 동일한 계수^am(1)을 갖는 경우 지연부로부터 상술한 증배 유닛을 포함하는 신호 조합 유닛까지의 접속은 불필요해지는 것이 분명하다. 또한 증배 유닛이 1고 동일한 계수^am(i)를 갖는 경우, 이 증배 유닛이 불필요해져 접속은 직접 접속이 된다.

분석 필터(6.m)의 다른 실시예도 가능할 것이다. 이에 대하여는 분석 필터의 다른 실시예를 개시하는 유럽 특허출원 제90. 201. 369. 7(PHQ 89.018)호를 참조할 수 있다.

제3도의 필터에서 n이 짝수일 때 증배 유닛(36._n-1)을 포함하는 접속은 직렬 회로(31)의 출력단으로 부터 신호 조합 유닛(34)로의 접속인 것에 주의를 요한다.

제4도는 두 입력단(50.1,50.2)과 한 출력단(51)을 구비하는 합성 필터(16.m')를 도시한다. 이 입력단은 제1도의 입력단(15.ma,15.mb)과 동일하고 출력단은 출력단(17.m)과 동일하다. 필터는 각각 동일한 지연 시간(T)을 갖는 지연부(66.1 내지 66.P)들의 직렬 회로(65)를 구비한다. 입력단 (50.1)은 증배 유닛(67.2,67.4,---67.P+1)을 통해 짝수번의 지연부들의 입력단에 접속된다. 따라서 P는 이 실시예에서 홀수로 간주된다. 입력단(50.2)은 증배 유닛(67.1,67.3 ---,67.P)을 통해 홀수번의 지연부들의 입력단에 접속된다. 증배 유닛(67.1 내지 61.P+1)들의 배율 개수(multiplication coefficient)는 각기 bm(P), bm(P-1), bm(P-2), ---, bm(1), bm(0)과 동일하다.

제3도의 필터(6.m)의 계수(^am(0) 내지^am(n)의 선택을 제6도를 참조하여 더 상세히 설명한다.

제6c도는 디지탈 신호의 여파대역(filterbond)을 도시하는데, 이것은 Fs/2Hz폭이다. 전체 여파 대역은 동일한 대역폭Fs/2M)을 가지는 M개의 부대역(Bo 내지 B_M-1)으로 분할된다. 6a도는 H(f)의 필터 특성과 부대역 대역폭의 절반인 대역폭(F_B)을 가지는 표준 저대역 통과 필터 또는 일명 원형 필터를 도시한다. 제6b도는 저대역 통과 필터 H(f)의 임펄스 응답을 시간의 함수로서 도시한다. 이 임펄스 반응은 등 시간간격(T₁=1/Fs)만큼 이격된 임펄스 들의 행열(array)형태를 가진다. 이 임펄스 응답은 시간간격(t=0,T₁,2T₁,---)들 에서의 임펄스의 진폭을 나타내는 행열 값(ho,h₁,h₂,---)들로 특징지워진다.

제6d도 내지 제6g도는 필터(6.0 내지 6.M-1)의 증배 유닛들의 배율 계수를 표준 저대역 통과 필터 H(f)의 임펄스 응답을 이용하여 얻는 방법을 도시한다. 도면에서 알수 있는 바와 같이 제3도의 필터(6.0 내지 6.M-1)의 증배 유닛(36.1)의 배율계수인 계수 a_o(0) 내지 a_M-1(0)는 각각 ho 내지 h_M-1과 같다. 제3도의 필터(6.0 내지 6.M-1)의 증배 유닛(36.2)의 배율 계수인 계수 a₀(1) 내지 a_M-1(1)는 각각 h_M내지 h_2M-1과 같고, 계수 a₀(2) 내지 a_M-1(2은 각각 -h_2M내지 -h_3M-1과 같으며 계수a₀(3) 내지 a_M-1(3)은 각각 -h_ZM내지 h_4M-1과 같으며, 이하 마찬가진데, 특히 제6d도의 필터는 이 관계를 좀더 진전시킨 것이다. 표준 필터 H(f)는 짝수 또는 홀수의 임펄스들을 가진다. 이것은 필터가 짝수 또는 홀수의 계수(ho,h₁,h₂,---)를 가진다는 것을 의미한다.

이 과정은 제3도의 필터와 같이 각각 n+1 개의 계수^am(0) 내지^am(n)을 갖는 M개의 분석 필터가 필요하다면 표준 필터 H(f)의 임펄스 응답 h(f)는 최대(n+1) M개의 임펄스를 (ho,h₁,h₂---)을 가지고 계산된다. 이 경우에는 이 임펄스 응답으로부터 필터 계수를 도출하기에 충분한 계수(임펄스)들이 임펄스 응답h(t)에 존재한다. 표준 필터 H(f)의 임펄스수가 (n+1) M보다 작다면, 임펄스 응답의 전후에 0이 추가되어 정확히 (n+1)M개의 계수를 얻게 된다.

제6도의 표준 저대역 통과 필터 H(f)의 계수들로 부터 합성 필터의 필터 계수 bm(0)내지 bm(P)를 계산하는 방법은 다음과 같다.

제7a도 내지 제7d도는 각각 합성 필터(16.0,16.1,16.m,16.M-1)의 일부를 도시한다. M개의 합성 필터가 존재하고 각 필터는 P+1개의 계수 bm(0)내지 bm(P)를 가지면 표준 필터 H(f)의 임펄스 응답 h(t)은 최대(P+1)M개의 임펄스 ho, h₁, h₂, ---를 가지고 계산된다. 제6a도와 같은 임펄스 응답 h(t)을 가지고 제7도에 보인 방법으로 필터(16.0 내지 16.M-1)의 필터 계수를 도출할 수 있다. 즉, 필터(16.0 내지 16.M-1)의 계수 bm(0)는 각각 값(ho 내지 h_M-1)과 같고, 필터(16.0 내지 16.M-1)의 계수 bm(2)는 값(-h_2M내지 -h(_3M-1)과 같고 이하 마찬가지다.

유럽 특허출원 제 90.201.369.7 (PHQ 89.018)호에서, 분석 필터의 계수를 도출하는데 사용된 표준 필터 H(f)는 합성 필터의 계수 도출에도 마찬가지로 사용된다. 즉 분석 필터 수단의 필터 계수의 수는 합성 필터 수단의 필터 계수의 수와 같고, 분석 필터의 계수들은 합성 필터의 대응 계수들과 같다.

제5a도는 신호 처리 유닛(9)의 한 실시예를 보인다.

신호 처리 유닛(9)은 M개의 신호 조합 유닛(70.0 내지 70.M-1)을 구비한다. 신호 처리 유닛(9)의 2M개의 입력단(71.0 내지 71.2M-1)은, 그 입력단(71.0 내지 71.2M-1)에 인가된 샘플들을 계수(0.0)내지(0.2M-1)로 증배시키는 대응 증배 유닛들을 통해 신호 조합 유닛(70.0)의 대응 입력단에 접속된다. 신호 처리 유닛의 2M개의 입력단은 또한, 그 입력단(70.0 내지 71.2M-1)에 인가한 샘플을 각각(1.0)내지(1.2M-1)로 증배시키는 대응 증배 유닛들을 통해 신호 조합 유닛(70.2)의 대응 입력단에 접속된다. 이 관계는 x가 0부터 M-1내의 범위일 때 다른 모든 신호 조합 유닛(70.x)들에 대해 마찬가지다. 즉 y번째 입력단(71.y)이, 그 입력단(71.y)에 인가된 샘플들을 계수(x,y)로 증배시키는 대응 증배 유닛을 통해 출력단(74x)에 접속된다. 여기서 y는 0 내지 2M-1내의 범위의 값이다. 이 입력단(71.0 내지 71.2M-1)들은 그 순서대로 제1도의 입력단(8.0 내지 8.2M-1)에 대응한다. 출력단(74.0 내지 74.M-1)들은 이 순서대로 제1도의 출력단(10.0 내지 10.M-1)에 대응한다.

제5b도는 제2신호 처리 유닛(13)의 한 실시예를 도시한다. 이 신호 처리 유닛(13)은 2M개의 신호 조합 유닛(78.0 내지 78.2M-1)을 포함한다. 신호 처리 유닛(13)의 M개의 입력단(76.0 내지 76.M-1)은, 입력단(76.0 내지 76.M-1)에 인가된 샘플들을 계수(0.0) 내지(0.M-1)로 증배시키는 대응 증배 유닛을 통해 신호 조합 유닛(78.0)의 대응 입력단들에 접속된다. 신호 처리 유닛(13)의 M개의 입력단들은 또한, 입력단(76.0 내지 76.M-1)에 인가된 샘플들을 각각 계수(1.0) 내지(1,M-1)로 증배시키는 대응 증배 유닛들을 통해 신호 조합 유닛(78.1)의 입력 단들에 접속된다. 이 관계는 모든 다른 신호 조합 유닛들(78.U,단 U는 0 내지 2M-1의 값에 대해서도 마찬가지다. 즉, v번째 입력단(76.v)은, 입력단(76.v, 단 v는 0 내지 M-1의 값)에 인가된 샘플들을 계수(u,v)로 증배시키는 대응 증배 유닛을 통해 u번째 출력단에 접속되어 u번째 신호 조합 유닛(78.u)에 접속된다. 입력단(76.0 내지 76.M-1)은 이 순서대로 제1도의 입력단(12.0 내지 12.M-1)에 대응된다. 출력단(77.0 내지 77.2M-1)은 이 순서대로 제1도에 출력단(14.0 내지 14.2M-1)에 대응된다.

유럽 특허출원 제 90.201.369.7(PHQ89.018)호에서는, 계수(x,y)가 송신기측의 제1신호 처리 유닛에 주어지고 계수(u,v)가 수신기측의 제2신호 처리 유닛에 주어진다. 이 출원에서, 분석 및 합성 필터들의 필터 계수들은 모두, 여기서 제6도 및 제7도를 참조하여 설명한 방법에 따라 동일한 표준 저대역 통과 필터 H(f)로부터 결정된다.

유럽 특허 제90.201.369.7에서 주어진 것처럼, 분석 필터 및 합성 필터의 필터 계수가 주어지고 신호 처리 유닛의 계수(x,y) 및(u,v)가 주어지면, 알리아싱(aliasing)왜곡이 실제 거의 없는 통신 시스템을 실현할 수 있어서, 송신기에 공급된 디지탈 신호와 소정의 주파수와 독립적인 시간 지연 및 증폭을 제외하고는 거의 동이한 디지탈 신호의 복제신호를 수신기측에서 얻을 수 있게 된다.

계수(x,y)가(u,v)는 각각 M×2M행열 [A]과 2M×M행열 [B]의 행열 계수로 간주될 수 있다. 양 행열을 곱하면 다음 관계식을 유지하는 행열계수 ψ(u,y)를 가지는 2M×2M행열 [C]을 얻을 수 있다.

유럽 특허 출원 제90.201.369.7에 주어진 것처럼(x,y) 및(u,v)에 대한 계수들을 사용하면 다음 방정식들을 만족시키는 행렬 [C]에 얻을 수 있다.

ψ(u₂,y₁), ψ(u₂,y₂), ψ(u₃,y₁), ψ(u₃,y₂)는 0이 아니고, 계수 ψ(u₂,y)와 ψ(u₃,y)는 y가 y₁또는 y₂가 같지 않을 때 0이며, 계수 ψ(u,y₁) 및 ψ(u,y₂)는 u가 u₂또는 u₃와 같지 않을 때 0인 조건을 만족시키는 한쌍의 값(u₂,y₃)이에 대응하는 한쌍의 값(y1,y₂)이 존재한다.

또한, 상술한 관계를 만족시키는 적어도 제2의 한쌍의 값(u₂,u₃)가 이에 대응하는 제2의 한쌍의 값(y₁,y₂)도 존재한다. 이 쌍들은 중복되지 않는다. 즉 한쌍중의 u(또는 y)에 대한 계수들은 제2의 쌍중의 u(또는 y)에 대한 계수들과 동일하지 않다.

이것은 행열[C]에 대한 가장 일반적인 조건이다. 행열 [C]에 대한 더 제한적인 조건들은 다음과 같다. 표준(또는 원형)필터가 짝수의 계수를 가지면 상술한 바와 같은 유일한 쌍들(u₂,u₃) 및 (y₁,y₂)만이 존재한다.

표준(또는 월형)필터가 홀수의 계수들을 가지면 0이 ψ(u₁,y₀)를 제외한 모든 계수 ψ(u₀,y), ψ(u₁,y) ψ(u₀,y₀), ψ(u,y₄)에 대해 적어도 한쌍의 값 (u₀,y₁) 및 대응쌍의 값(y₀,y₄)이 존재한다. 이 값의 M5(u₀,u₁) 및 (y₀,y₄) 역시 다른 값의 쌍들과 중복되지 않는다. 정확히 한쌍의 값들(u₀,u₁) 및 (y₀,y₄)이 존재하면, 행열 [C]은 u 및 y에 대한 나머지 2M-2개의 값들에 대해 (u₂,u₃)와 같이 정확히 M-1개의 값 u에 대한 독립해 쌍들이 존재하여, (y₁,y₂)와 기술이 정확히 M-1개의 대응 독립해 쌍들이 존재한다. 전술한 바와 같이 여기서 계수 ψ(u₂,y₁), ψ(u₂,y₂), ψ(u₃,y₁), ψ(u₃,y₂)는 0이 아니며, 계수 ψ(u₂,y) 및 ψ(u₃,y)는 y가 y₂또는 y₃와 같지 않을 때 0이며, 계수 ψ(u,y₁) 및 ψ(u,y₂)는 u가 u₂또는 u₃와 같지 않을 때 0이다. 유럽 특허출원 제90.201.369.7(PHQ89.018)호에 기술된 통신 시스템만이 상술한 [C]행열은 다른 값 역시 이상에서 정의된 [C]행열을 도출할 수 있다.

이러한 행열 [C]의 일례로 제8도에서 볼수 있다.

제8도의 예는 M이 32일 경우에 대한 것이다. 인덱스(u)는 행열 따라 위에서 아래로 수직적인 변화를 하며, 인덱스 (y)는 행열을 따라 좌에서 우로 수평적인 변화를 한다. 행열[C]의 인덱스(y)는 신호 처리 유닛(9)의 입력단들에 해당하는데, 여기서 지수 y=0는 행열[C]의 가장 좌측 열(column)을 표시하여 신호 처리 유닛(9)의 입력단(8.0)에 해당하며, 인덱스 y=(2m-1)=63은 행열[C]의 가장 우축열을 표시하여 신호 처리 유닛(9)의 입력단(8.2M-1)에 해당한다.

행열[C]의 인덱스(u)는 신호 처리 유닛(13)의 출력단들과 관계되는데, 여기서 인덱스 u=0는 행열[C]의 가장 상단행(row)을 표시하여 신호 처리 유닛(13)의 출력단(14.0)에 해당하며, 인덱스 u=(2M-1)=63은 행열[C]의 가장 하단 행을 표시하여 신호 처리 유닛(13)의 출력단(14.2M-1)에 해당한다.

행열[C]의 점들은 0인 값을 갖는 계수들을 나타낸다.

u의 한 값, u₀는 이 예에서 32이며 모든 계수 ψ(u₀,y)는 0이다. u의 다른 값, u₁은 이 예에서 33이며 여기서 y₀가 32인 계수 ψ(u₁,y₀)를 제외하고 모든 계수(u₁,y)는 0이다.

이 계수 ψ(33.32)는 동일(=)부호로 표시된다. ψ(32,32)는 값(C.M)과 동일한데, 여기서 C는 예를들어 -1인 상수이다.

u의 나머지 2M-2개의 값들에 대해 M-1개의 독립해 쌍(u₂,u₃)과 M-1개의 대응 독립해 쌍(y₁,y₂)들을 찾을 수 있다. 이러한 대응 쌍들의 한예는 대응 쌍의 값(u₂=19,u₃=47) 및 (y₁=18,y₂=46)이다. 계수 ψ(19.18), ψ(19.46), ψ(47.18), ψ(47.46)은 0이 아니며 마이너스(-)부호로 표시된다. 이 계수들은 C.M/2 또는 -M/2의 값을 가진다. 계수 ψ(19.y), ψ(47.y)는 y가 18 또는 46이 아닐 때 0이다.

마찬가지로 계수 ψ(u,18), ψ(u,46)는 u가 19 및 47이아닐 때 0이다.

이러한 대응값의 쌍들의 다른 예는 예를들어 (u₂=18,u₃=46) 및 (y₁=19,y₂=47)이다. 계수 ψ(18,19)와 ψ(46,47)은 상호 동일하고 플러스(+)부호로 표시된다. 이 계수들은 -CM/2또는 M/2이다. 계수 ψ(18.47) alc ψ(46,19)는 상호 동일하며 마이너스(-)부호로 표시되고 그 값은 이에 따라 C.M/2 또는 -M/2이다. 이러한 대응 값의 쌍들의 또 다른 예는 (u₂=0,u₃=1) 및 (y₁=0,y₂=1)이다. 계수 ψ(0,0) 및 ψ(0,1)은 상호 동일하며 C.M/2 또는 -M/2이다. 계수 ψ(1,0) 및 ψ(1,1)은 상호 동일하며 -C.M/2 또는 M/2이다. 분석 필터의 계수와 합성 필터의 계수가 동일한 표준 필터의 임펄스 응답 h(t)의 계수로부터 도출되던 유럽 특허 출원 90.201.369.7(PHQ89.018)의 상황과는 달리, 이 경우에는 합성 필터의 필터 계수관이 표준 필터 H(f)의 계수로부터 도출된다. 더 상세한 설명을 위해 제8도에 주어진 곱 행열[C]의 계수 ψ(u,y)를 참조한다.

합성 필터들의 계수와 곱행열[C]에 주어지면, 분석 필터의 계수들은, 입력단(1)로부터 출력단(22)까지의 통신 시스템의 전체적인 통신 특질이 주파수와 독립적인 증폭(또는 감소)와 주파수와 독립적인 시간 지연을 나타내도록 한다는 조건으로부터 도출할 수 있게 된다.

분석 필터들의 계수들을 계산하는 방법은 다음과 같다.

여기서, 이 계산을 행하고 나면 분석 필터는 합성 필터들의 계수의 수보다 많거나 적은 수의 계수들을 가지게 된다고 말할 수 있다.

곱행열 [C]의 특별한 형태 때문에, 분석 필터의 계수들을 시스템의 전체적 통신이 주파수와 독립적인 증폭 및 지연을 나타내도록 한다는 조건으로부터 도출하는 문제는 이 문제를 낮은 복잡도를 가지는 문제들로 분할 함으로써 해결된다. 이러한 부분적 문제가 제9도에 도시된다.

한 부분문제는 제8도에 행열 [C]로부터 y가 값2, 3을 u가 값 2, 3 및 62, 63을 갖도록 도출할 수 있다. 통신 시스템내부의 적절한 회로 경로는 블록(90.1)을 형성하는 파선내의 회로로 표시된다. 제2의 부분문제 역시 제9도에 도시되어 있다. 이것은 블록(90.2)을 형성하는 파선내의 회로로 표시되는 통신 시스템내의 회로 경로와 관계된다.

각 부분문제에 있어서, 회로 경로는 입력단(1)으로부터 전환기(3)를 통해 블록(90.1) 등의 블록을 거치고, 전환기(19)를 통해 출력단(20)까지 주어진다.

블록(90.1) 등의 블록에서, 전환기(3)의 단자(4.1)는 분석 필터(6.1)의 입력단에 접속된다. 이 분석 필터는 분석 필터(6.1)의 출력단(7.1a)이 각각 계수 ψ(3.2) 및 ψ(63.2)으로 증배하는 증배 유닛들을 통해 합성 필터(16.1)의 입력단 (15.16)과 합성 필터(16.31)의 입력단(15.31b)에 접속되는 방식으로 합성 필터(16.1,16.31)와 접속된다. 또한 분석 필터(6.1)의 출력단(7.16)는 대응 계수 ψ(2.3) 및 ψ(62.3)으로 증배하는 증배 유닛들을 통해 합성 필터(16.1)의 입력단(15.1a)과 합성 필터(16.31)의 입력단(15.31a)에 접속된다.

이 계수 ψ(2.3), ψ(3.2), ψ(62.3), ψ(63.2)들은 제8도의 행열[C]에서 구할 수 있다.

제2부분 문제도 제9도에 도시되어 있는데, 이것은 참조번호(90.2)의 파선 블록으로 표시된다. 이 블록(90.2)에서 분석 필터(6.2)는 합성 필터(16.2,16.30)와, 출력단(7.2a)이 대응 계수 ψ(5.4) 및 ψ(61.4)로 증배하는 증배 유닛을 통해 합성 필터(16.2)의 입력단(15.2b)과 합성 필터(16.30)의 입력단(15.30b)에 접속되는 방식으로 접속된다. 또한 합성 필터(6.2)의 출력단(7.2b)은 대응 계수 ψ(4.5) 및 ψ(60.5)로 증배하는 증배 유닛을 통해 합성 필터(16.2)의 입력단(15.2a)과 합성 필터(16.30)의 입력단(15.30a)에 접속된다.

이 계수 ψ(4.5), ψ(5.4), ψ(60.5) ψ(61.4)도 제8도의 행열[C]로부터 구할 수 있다.

이와같은 방법으로 총수 M개의 부분 문제들이 얻어질 수 있다. 이렇게 얻어진 모든 블록들에 대하여, 통신 시스템의 입력단(1)에 인가되어 한 블록을 통해 전송되는 임펄스는 시간지연과 입력단(1)에 인가되어 제9도의 두 블록(90.1,90.2)와 같은 다른 블록들을 통해 전송되는 모든 임펄스들에 대하여 동일한 증폭(또는 감소)계수를 가지고 통신 시스템의 출력단(20)에 임펄스로 나타난다는 요구 조건이 존재한다. 예를들어 두 임펄스가 입력단(1)에, 제10a도에 화살표형 임펄스(P1)로 표시한 제1임펄스가 입력단(1)에 인가되면 전환기(3)가 입력단(1)은 전환기(3)의 단자(4.2)에 접속시키고, 제10a도에 위에 윌이 붙은 임펄스(P2)로 표시한 제2임펄스가 입력단(1)에 인가되면 전환기(3)가 입력단(1)을 전환기(3)의 단자(4.1)에 접속시키는 시간간격으로 인가된다고 가정한다.

두 임펄스는 이에 따라 제2a도에도 보인바와 같이 시간 간격(T1)으로 이격된다.

임펄스(P1)가 분석 필터(6.2)의 입력단에 인가된다.

제3도에서 보다시피 이 임펄스는 직접 증배 유닛(36.1)을 거쳐 제9도의 출력단(7.2a)에 해당하는 출력단(35.1)에 공급된다.

후속 임펄스들이 시간 간격(2T)으로 이 출력단(7.2a)에 반복적으로 공급된다. 이것은 제10d도에 표시되어 있다. 이 임펄스는 y_4.1로 표시된 출력단(7.2a)에 직접 공급되고 제3도의 지연기(32.1,32.2)로 2T만큼 지연된 다음 임펄스는 y_4.2로 표시된다. 제3도에서 또한 임펄스(P1)가 분석 필터의 출력단(35.2)에서 임펄스들을 나타나게 함을 알 수 있는데, 이 출력단은 역시 2T만큼 이격된 출력단(7.2b)이다. 제10e도의 첫 임펄스(y_5.1)는 지연기(32.1)를 통해 임펄스(y_4.1)에 대해 시간 간격(T)만큼 지연되고, 임펄스(y_5.2) 등의 후속 임펄스들은 지연기(32.2,32.3,32.4,32.5---)로 지연된다. 제10d도 및 10e도는 [C]행열의 y=4 및 y=5입력단에 인가된 신호들을 각각 표시하는데, 이 입력단은 신호 처리 유닛(9)의 입력단(8.4,8.5)과 각각 동일하다.

마찬가지 방법으로, 입력단(6.1)에 인가된 임펄스(P1)는 출력단(7.1a)에서 지연안된 임펄스(y_2.1)를 출현시키고, 임펄스 y_2.2등의 후속 임펄스들은 제10b도와 같이 2T만큼씩 이격된다. 임펄스(P1)는 또한 출력단(7.1b)에 임펄스(y_2.1)로부터 시간 간격(T)만큼 이격된 임펄스(y_3.1)를 출현시키고, y 등의 후속 임펄스들은 제10(c)도와 같이 y_3.1로부터 시간 간격 (2T)만큼 이격된다.

제10f도 내지 제10m도는 [C]행열의 u=2, u=3, u=4, u=5, u=60, u=61, u=62, u=63, 출력단들에 나타나는 신호들을 도시하는데, 이 출력단들은 신호 처리 유닛(13)의 출력단(14.2,14.3,14.4,14.5,14.60,14.61,14.62,14.63)과 각각 동일하다.

신호 처리 유닛의 입력단(8.2)에 나타나는 임펄스(y_2.1)는 신호 처리 유닛(13)의 출력단(14.3,14.63)에 제10g도의 임펄스(u_3.1), 제10m도의 임펄스 (u_63.1)를 출현시킨다. 신호 처리 유닛(9)의 입력단(8.4)에 나타나는 임펄스(y_4.1)는 신호 처리 유닛(13)의 출력단(14.5,14.61)에 제10i도의 임펄스(u_5.1)와 제10h도의 임펄스(u61.1)를 각각 출현시킨다.

신호 처리 유닛(9)의 입력단(8.3)에 나타나는 임펄스(y_3.1)는 신호 처리 유닛(13)의 출력단(14.2,14.62)에 제10f도의 임펄스(u_2.1)와 제10도의 임펄스(u_62.1)를 각각 출현시킨다.

신호 처리 유닛(9)의 입력단(8.5)에 나타나는 임펄스(y_5.1)는 신호 처리 유닛(13)의 출력단(14.4,14.60)에 제10h도의 임펄스(u,_4.1)와 제10j도의 임펄스(u_60.1)를 각각 출현시킨다.

동일한 추론이 신호 처리 유닛(9)의 입력단에 나타나는 후속 임펄스들에 대해서도 성립하는데, 예를들어 임펄스(y_2.2)는 임펄스(u_3.2,u_63.2)를 출현시킨다.

그러나 통신 시스템의 기능을 위해서는 임펄스(u_2.1,u_3.1,u_4.1,u_5.1,u_60.1,u_61.1,u_62.1,u_63.1)들 이 출력단(20)에 출현하는 과정을 살피는 것으로 충분한다.

출력단(14.3)에 나타나는 임펄스(u_3.1)는 합성 필터(16.1)의 입력단(15.1b)에 인가된다. 입력단은 제4도의 합성 필터의 입력단(50.2)이다. 이 임펄스는 전환기(19)의 단자(18.1)에 접속된 출력단(51)에 인가되기 전에 지연기(66.P)에서 T시간 간격 만큼 지연된다. 출력단(14.2)에 나타나는 임펄스(u_2.1)는 임펄스(u_3.1)로부터 시간 간격(T)만큼 이격되는데, 제4도의 합성 필터의 입력단(50)인 합성 필터(6.1)의 입력단(15.1a)에 인가된다. 이 임펄스는 증배 유닛(67.P+1)을 통해 출력단(51)에 직접 공급된다. 시간 간격(T)만큼 지연된 임펄스(u_3.1)는 이와 같이 임펄스(u_2.1)에 가산되어 전환기(19)의 단자(18.1)에 공급된다. 이것은 전환기(19)의 여러 단자들에 나타나는 임펄스들을 도시한 제10n도에서 볼수 있다. 수평축 아래의 숫자는 전환기(19)의 단자(18.i)의 인덱스(index;i)를 나타낸다. 제10n도는 i-1일 때 단자(18i)에 나타나는 임펄스(u_2.1+u_3.1)를 도시한다.

마찬가지 방법으로, 제4도의 합성 필터의 입력단(50.1)인 합성 필터(16.2)의 입력단(15.2a)에 나타나는 임펄스(u_4.1)는 필터의 출력단을 통해 전환기(19)의 단자(18.2)로 직접 공급된다. 임펄스(u_4.1)보다 시간간격(T)만큼 선행하는 임펄스(u_5.1)는 제4도의 합성 필터의 입력단(50.2)인 입력단(15.2b)에 인가된다. 이 임펄스는 지연기(66.p)에서 시간 간격(T)만큼 지연됨으로써 양 임펄스(u_4.1,u_5.1)는 가산되어 단자(18.2)에 공급된다. 이것은 제10n도에 i=2일 때 단자(18.i)에 나타나는 화살표형 임펄스(u_4.1+u_5.1)로 도시된다.

마찬가지 방법으로, 합성 필터(16.30)의 입력단(15.30a,15.30b)의 입력단에 나타나는 임펄스(u_60.1,u_61.1)는 가산되어 전환기(19)의 단자(18.30)에 공급된다. 이것은 제10n도에 i=30일 때 인덕스(i)에 나타나는 화살표형 임펄스(u_60.1+u_61.1)로 도시된다.

또한 임펄스(u_62.1,u_61.1)는 필터(16.31)에서 가산되어 전환기(19)의 단자(18.31)에 공급되는데, 이 임펄스 u_62.1+u_63.1로 표시되며, i=32일 때 인덱스(i)에 나타난다.

통신 시스템내의 연산기가 제2도의 각 시간 간격(T)의 종료시 수행될 수 있는데, 이때 전환기(3)는 한 샘플을 각 단자(4.M-1 내지 4.0)에 공급한다.

전환기(3)가 한 샘플을 각 단자(4.M-1 내지 4.0)에 공급하자마자 신호 처리 유닛(3)은 모든 입력단(8.0 내지 8.2M-1)에 새로운 신호를 얻게되어 증배 및 합산이 수행될 수 있고 결과적으로 새로운 출력 신호가 출력단(10.0 내지 10.M-1)에 나타나게 된다.

마찬가지 방법으로, 매 시간간격(T)마다 신호 처리 유닛(13)의 입력단(12.0 내지 12.M-1)에 새로운 신호를 얻게 되면, 즉시 증배 및 합산이 수행되어 출력단(14.0 내지 14.2M-1)에 새로운 출력 신호가 공급된다.

즉 각 시간 간격마다 전환기(19)의 단자(18.0 내지 18.M-1)에 새로운 신호가 존재하고, 이 새로운 신호는 더 새로운 신호로 갱신될 때까지 시간 간격(T)동안 출력단에 유지된다.

전환기(19)가 모든 단자(18.0 내지 18.M-1)를 이 순서대로의 순차적으로 각 시간 간격(T)동안 출력단에 연결하기 때문에, 제10n도에 단자 인덱스(i) 의 함수로 표시된 신호들 역시 출력단(20)에서 시간간격(T)동안 발생되는 시간의 함수로서의 신호들이다.

즉 제10a도의 두 임펄스(p₁,p₂)가 시스템의 입력단(1)에 인가되면 출력단(20)에는 네 임펄스들이 발생될 것이다.

이중 두 임펄스(u_2.1+u_3.1,u_4.1+u_5.1)는 임펄스(p₁,p₂)와 비교하면 역순으로 발생된다. 이것은 제10a도를 제10n도와 비교하면 쉽게 알 수 있다. 즉 제10a도의 화살표형 임펄스(p₁)는 선행하나 이 화살표형 임펄스(p₁)의 결과인 제10n도의 화살표형 임펄스(u_4.1+u_5.1)는 후행하게 된다. 따라서 이 두 임펄스들은 제9도의 블록(90.1,90.2)같은 두 블록을 통해 전송되는 임펄스들은 동일한 지연 시간을 가져야 한다는 조건을 충족시키지 못한다.

결론적으로 임펄스(u_2.1+u_3.1,u_4.1+u_5.1)는 왜곡 성분이다.

다른 두 임펄스(u_60.1+u_61.1,u_62.1+u_63.1)는 입력단 에서의 임펄스(p₁,p₂)발생과 비교할 때 출력단(21)에 바른 순서로 발생된다. 제10n도의 화살표형 임펄스(u_60.1+u_61.1)는 제10a도의 화살표형 임펄스(p₁)에서, 제10n도의 임펄스(u_62.1+u_63.1)는 제10a도의 임펄스(p₂)에서 결과된 것이다.

제10n도에서 보듯 양 임펄스들에 비해 동일한 소정의 시간 지연이 존재한다. 결론적으로 임펄스(u_60.1+u_61.1,u_62.1+u_63.1)들은 임펄스 (p₁,p₂)가 제10a도 같이 입력단(1)에 주어 질 때 나타나는 정확한 출력 신호이다.

다시 제8도에서, 행열의 상단 우측으로부터 하단 좌측까지의 대각선상의 0이 아닌 계수들은 정확한 전송을 실현하는 반면, 행열의 상단 좌측으로부터 하단 우측까지의 대각선상의 0이 아닌 계수들은 왜곡 성분을 야기함이 이상의 설명에서 분명하다.

제8도의 행열[C]의 계수로부터의 분석 필터의 계수의 도출과 제7도를 참조하여 설명한 표준 필터 H(f)로부터 합성 필터의 계수의 도출은 다음 조건에 의해 더 정확히 지정될 수 있다. 즉 분석 필터의 계수는 입력단(1)에 인가되어 제9도의 블록(90.1) 등의 블록을 통과하는 임펄스는 출력단(20)에 한 단일 임펄스를 형성해야 하며, 이 단일 임펄스는 [C]행열의 상단 우측으로부터 하단 좌측까지의 대각선상의 계수를 통한 데이터 경로에서 얻어지는 반면, [C]행열의 상단 좌측으로부터 하단 우측까지의 대각선상의 계수를 통한 데이터 경로는 상술한 단일 임펄스가 입력단(1)에 인가됨에 따라 출력단(21)에 출력 신호를 발생시키지 않는다.

상술한 조건은 분석 필터(6.0)와 합성 필터(16.0)의 조합에 가장 먼저 적용되는데, 이는 이 조합이 제8도의 행열[C]에서 보듯 특별한 경우이기 때문이다. 이 조합은 제12a도에 도시되어 있다. 분석 필터(6.0)에 대한 입력신호는 제21도의 신호(Uo)중의 한 임펄스이다. 이 신호는 k가 길이(T)의 연속적 블록들중 한 블록의 인덱스일 때 Io(k)=δ(k)로 표시될 수 있다. 즉 한 임펄스가 k=0인 입력단에 인가된다.

분석 필터(6.0)의 출력단(7.0a)에서의 출력 신호 jo.a(k)는 다음식으로 표현된다.

및 jo.a(2k+1)=0

분석 필터(6.0)의 출력단(7.0b)에서의 출력 신호 jo.b(k)는 다음식으로 표현된다.

및 jo.b(2k)=0

[C]행열의 출력단(14.0)에서의 출력 신호 Ko.a(k)는 다음식으로 표현될 수 있다.

[C]행열의 출력단(14.1)에서의 출력 신호 ko.b(k)는 다음식으로 표현될 수 있다.

합성 필터(16.0)의 출력단(17.0)에서의 출력 신호 Lo(k)는 다음식으로 표현될 수 있다.

이 조건은 다음식을 도출한다.

k=D에 대해 Lo(k)=1이란 식은 시스템의 응답이 필터(6.0)의 입력단에 인가되어 블록(k=0)에 나타나는 임펄스가 필터(16.0)의 출력단에 출현하는 블록(k=D)에서의 임펄스가 된다는 것을 의미한다.

Lo(k)에 대한 방정식 수는 n+p+1개인 반면, 분석 필터(6.0)의 계수인 n+1 개의 미지수 a_o(0)내지 a₀(n)이 존재한다.

표준적인 최적화 과정을 사용하여 계수 a_o(0)내지 a_o(n)의 최적값을 얻을 수 있다.

이때 송신기의 입력단(1)에 인가되어 여러 분석 필터들과 대응 합성 필터 등을 거쳐 수신기의 출력단(21)에 출현하는 임펄스가 되는 임펄스들간의 지연에 대해 고려할 필요가 있다. 제10도에서 입력단(1)에 인가된 임펄스가 분석 필터(6.31)인 분석 필터(6.M-1)를 통해 합성 필터(16.1)의 출력단(17.1)에 출현하며, 입력단(1)에 인가된 임펄스가 분석 필터(6.30)인 분석 필터(6.M-2)를 통해 합성 필터(16.2)의 출력단(17.2)에 출현하는 것을 명확히 알 수 있다. 이러한 관계는 더 큰 인덱스의 분석 필터나 더 작은 인덱스의 합성 필터들에 대해서도 성립된다. 즉 입력단(1)에 인가된 임펄스는 분석 필터(6.2)를 통해 합성 필터(16.30)의 출력단(17.30)에 나타나고, 입력단(1)에 인가된 임펄스는 분석 필터(6.1)를 통해 합성 필터(16.31)의 출력단(17.31)에 나타난다. 이는 제11도에 잘 나타나있다. 상단의 수평선은 신호 처리 수단(3)의 출력단(4.1)의 인덱스(i)를 표시하는데, 그 위에는 입력단(1)에 인가된 32개의 임펄스들의 블록내의 연속적 임펄스들이 시간 간격을 두고 순차적으로 나타난다. 하단의 수평선은 신호 처리 수단(19)의 입력단(18.j)의 인덱스(j) 를 표시한다. 1.6단 수평선의 인덱스와 하단 수평선의 인덱스를 연결하는 화살표는 통신 시스템이 출력단(4.i)에 인가된 임펄스들을 입력단(18.i)에 공급하는 방법을 표시한다.

제11도에서 볼 수 있듯, 신호 처리 수단(3)의 출력단(4.0)에 나타나는 임펄스의 전송은 제11도의 인덱스(i=0)과 인덱스(j=0)의 연결과 같이 한 블록을 선행한다는 점에서 특수한 경우이다.

이것을 설명하기 위해, D개의 블록들과 동일한 것으로 가정되었던 신호 처리 수단(3)의 출력단(4.0)에 나타나는 임펄스의 시스템을 통한 지연은, 시스템을 통과하는 다른 임펄스들의 지연보다 한 블록 더 길어야 한다. 이에따라 출력단(4.0)에 나타나는 임펄스들은 인덱스(i=0)와 하단 수평선상의 다음 블록의 인덱스(j=0)을 연결한 점선과 같이 시스템의 출력단(21)에서 정확한 간격으로 나타난다.

이상에서 알게된 것은 시스템을 통한 여러 가지 임펄스들의 전송의 계산에도 사용될 것이다.

다음, 입력단(1)으로부터 분석 필터(6.16)와 합성 필터(16.16)의 조합을 통해 출력단(21)으로 전송되는 임펄스의 전송에 대한 계산이 수행될 것이다. 이 조합 역시 제8도의 행열[C]에서 보듯 특수한 경우이다. 이 조합은 제12b도에 개시되어 있다.

필터(6.16)로의 입력 신호는 한 임펄스인데, I_M/2(k)=δ(k)로 표현될 수 있다. 16이 M/2일 때 더 일반적인 상황이 사용될 수 있다. 필터의 출력단(7.16a)에서의 출력 신호 J_M/2.a(k)는 다음과 같이 표현될 수 있다.

필터의 출력단(7.16b)에서의 출력 신호 J_M/_2.b(k)는 다음과 같이 표현된다.

[C] 행열의 출력단(14.32)에서의 출력 신호 K_M/_2.b(k)는 다음과 같이 표현될 수 있다.

[C] 행열의 출력단(14.33)에서의 출력 신호 K_M/_2.b(k)는 다음과 같이 표현될 수 있다.

합성 필터(16.16)의 출력단(17.16)에서의 출력 신호 L_M/2(k)는 다음과 같이 표현될 수 있다.

전술한 조건들은 다음식을 도출한다.

이 방정식들의 수는 (n+p)/2인 반면 미지수 a_M/2(0), a_M/2(2), a_M/2(4), a_M/2(n-1)는 (n+1) /2개이다.

전술한 표준적인 최적화 과정을 통해 계수 a_M/2(0), a_M/2(2), a_M/2(4)의 최적값을 얻을 수 있다. 다른(n+1)/2개의 미지수 a_M/2(1), a_M/2(3), a_M/2(5),...a_M/2(n)은 결정되지 않은채 남아있다. 이것은 제8도의 한 행(u=32)과 한 열(y=33)이 0의 계수만을 가지기 때문이다.

제12b도로부터 계수 a_M/2(1), a_M/2(3), a_M/2(5),...는 전혀 결정될 필요가 없음이 확실해진다. 이것은 필터(6.M/2)의 출력단(7.16b)에 출력 신호를 발생시키는 이들 계수가 후속 전송에는 사용되지 않기 때문이다. 단자(7.16b)는 사실상 개방(open)단자이다. 즉 필터(6.M/2)는 계수 a_M/2(1), a_M/2(3), a_M/2(5),... 로 증배하며 가산기 유닛(33)을 포함하는 필터 요소들을 제거하고, 출력단(7.16b)을 더 제거함으로써 간략화될 수 있다. 결과적으로 이 필터는 각각 두 출력단을 가지는 다른 필터들에 비해 단 한 개의 출력단만을 가진다. 마찬가지 방법으로 신호 처리 유닛(9)의 입력단(8.33)은 계수(X.33)로 증배하는 이 유닛(9)내의 요소들과 함께 제거될 수 있다.

마찬가지로 제12b도는 신호 처리 유닛(13)의 출력단(14.32)은(32.V)로 증배하는 이 유닛(13)내의 요소들과 함께 제거될 수 있다. 또한 필터(16.16)의 입력단(15.16a)도, b_M/2(0), b_M/2(2), b_M/2(4)...들로 증배하는 이 필터(16.16)(=16M/2)내의 요소들과 이에 대응하는 가산기 유닛들과 함께 제거될 수 있다.

전술한 조건들은 이제 다른 분석 및 합성 필터들에 적용될 것이다. 즉 제12a 및 제12b도에 도시된 분석 및 합성 필터의 조합에 대한 상기 계산이 제9도의 블록(90.1)에 주어진 것같은 조합들에 적용될 것이다.

이 계산은 다음과 같다.

제9도의 필터(6.1) 등의 필터(6.m)에의 입력 신호는 Im(k)=δ(k)로 주어진다.

이 필터의 출력단(7.m.a)에서의 출력 신호 Im.a(k)는

이 필터의 출력단 (7.m.b)에서의 출력 신호 Im.b(k)는

[C] 행열의 출력단(14.2m)에서의 출력 신호 km.a(k)는

[C] 행열의 출력단(14.2m+1)에서의 출력 신호 km.b(k)는

[C] 행열의 출력단(14.2M-2m)에서의 출력 신호 k_M-m.a(k)는

[C] 행열의 출력단(14.2M-2m+1)에서의 출력 신호 k_M-m.b(k)는

합성 필터(16.m)의 출력 신호 Lm(k)는 왜곡항이다. 이 항은 다음과 같다.

또는

합성 필터(16._M-m)의 출력 신호 L_M-m(k)는 다음과 같다.

또는

상술한 조건들은 다음식을 도출한다.

이들 방정식의 수는 n+p 개인 반면 n+1개의 미지수 a_m(0), a_m(1),...,a_m(n)가 존재한다. 상술한 표준화된 최적화 과정을 사용하면 이들 계수들의 최적값을 구할 수 있다.

상술한 계산 과정은 다른 분석 필터(6.m)의 계수를 구하기 위해 수차례 실시될 수 있는데, 여기서 m은 1 내지과내지 M-1의 범위이다.

상술한 계산을 이용하여 분석 필터의 소요 계수들을 계산할 수 있다. 상술한 계산은 분석 필터의 계수들은 선택된 합성 필터의 계수들에 특별히 적응되어 전체 통신 시스템에 대한 주파수와 독립적인 지연과 주파수와 독립적인 증폭 계수들을 가능한한 근사시키는 통신 특질이 얻어진다는 것으로 특징지워진다.

제13도는 복수의 통신 시스템에 대한 왜곡 결과를 도시한다. 모든 통신 시스템에서 합성 필터는 동일하게 유지된다. 합성 필터는 16인 길이(계수의 수)를 가진다. 즉 제4도의 값(P)은 15이다. 제6a도의 표준 필터 H(f)의 길이, 즉 표준 필터의 임펄스 계수의 수는 511이다. 이것은 표준 필터 H(f)가 홀수의 계수를 가지는 반면 합성 필터는 32×16=512개의 계수를 필요로 한다는 것을 의미한다. 유럽 특허출원 제90.201.369.7(PHQ89.018)호는 표준 필터의 응답으로부터, 즉 값이 0인 한 임펄스(따라서 한 계수)를 추가함으로써 512개의 계수를 도출할 수 있는 방법을 설명하고 있다.

이 표에 있는 왜곡은 다음식으로 계산되었다.

여기서 ir(k)는 통신 시스템의 실제 임펄스 응답이고 dir(k)는 희망 임펄스 응답이다. 이 왜곡은 데시벨로 주어진다.

모든 가능한 통신 시스템에 대해 알 수 있는 바와같이 최선의 결과는 지연(D)이 분석 필터 및 합성 필터의 길이의 합을 2로 나눈값과 동일할 때, 즉때 얻어진다.

분석 필터와 합성 필터에 대해 동일한 수의 계수를 가진 통신 시스템은 전술한 유럽 특허출원 제90.201.369.7호에 기재되어 있다.

제13도의 표는 분석 필터가 합성 필터와 동일한 길이 16을 가질 때 D=16에서 왜곡치가 -85dB인 것을 나타낸다. 이 왜곡치는 평탄 주파수(flat frequency)응답이나 선형 위상(linear phase)응답으로부터의 편이 또는 얼라이어싱(aliasing)으로부터 기이된다.

제13도의 표는 또한 분석 필터의 계수의 수를 합성 필터의 계수의 수보다 더 큰수로 증가시키면 더욱 낮은 왜곡을 얻을 수 있음을 보인다.

이 거동은 여러 응용 분야에서 이점을 가진다. 방송 분야나 기록분야, 특히(휴대용)재생 전용기의 기록 테이프 및 광 디스크의 재생에 있어서 분석 필터가 합성 필터보다 더 많은 계수를 가지도록 함으로써, 송신기가 더 복잡해지고 수신기는 비교적 간략하게 되도록 할 수 있다.

이것은 수신기가 더 낮은 전원 소모를 하며 더 저렴하게 제작될 수 있다는 것을 의미한다.

이상의 결과를 다음과 같이 요약할 수 있다. 제14도에서, 통신 시스템(I)은 송신기 1(140)과 수신기 1(141)을 구비하는 것으로 도시되어 있다. 송신기(140)의 M개의 분석 필터들은 각각 n+1개의 필터 계수를 포함하며, 수신기1(141)의 합성 필터들은 각각 p+1개의 필터 계수들을 포함한다.

n은 p과 동일하다. 송신기 및 수신기의 필터의 계수들은 모두 유럽 특허출원90.201.369.7에 기재된 방법으로 도출된다.

즉 송신기 및 수신기의 필터들에 대한 계수들은 모두 M(n+1)또는 M(n+1)-1개의 임펄스를 갖는 동일한 표준 필터로부터 도출된다. 이 통신 시스템(I)에 대해 소정의 통신 특질을 얻을 수 있다.

제14도에, 송신기 2(142)와 수신기 1(141)를 포함하는 다른 통신 시스템(II)이 도시되어 있다. 송신기 2의 M개의 분석 필터들은 np 일 때 n+1개의 필터 계수를 포함한다. 송신기 2(142)의 분석 필터의 필터 계수들은 전술한 방법에 따라 얻어졌다. 즉 송신기 2(142)의 분석 필터의 필터 계수들은 수신기 1(141)의 합성 필터들의 필터계수에 특별히 적응(adapt)되었다. 송신기 2(142)와 수신기(141)을 포함하는 통신 시스템(II)은 전술한 통신 시스템(I)에 비해 개선된 통신 특질을 실현한다.

제14도에는 송신기 1(140)과 수신기 2(143)을 포함하는 또다른 통신 시스템(III)이 도시되어 있다. 이 수신기 2(143)는 M개의 합성 필터를 구비하는데, 각 합성 필터들은 pn일 때 p+1개의 필터 계수를 가진다.

이 통신 시스템에서, 송신기 1의 분석 필터의 계수들은 표준 필터 H(f)로부터 도출되므로 기지(known)이고, 수신기 2의 합성 필터의 계수들은 전술한 방법과 동일한 계산 과정을 거쳐 결정되어야 한다. 즉 수신기 2(143)의 합성 필터의 필터 계수들은 송신기 1(140)의 분석 필터의 필터 계수들에 특별히 적응되었다. 이 역시 통신 시스템(III)이 통신 시스템(I)에 비해 개선된 전송 특징을 갖도록 한다. p가 n와 거의 동일하다.

그러나 송신기 2(142)와 수신기 2(143)가 접속된 통신 시스템은 n가 p와 동일한 경우에도 통신 시스템(II,III)에 비해 낮은 통신 특질을 갖게 된다. 이는 송신기 2(142)와 수신기 2(143)가 상호 적응되지 않았기 때문이다.

이에따라, 결론적으로 본 발명에 따른 통신 시스템(II,III)은 통신 시스템(II)이 통신 시스템(I)의 수신기 1(141)을 구비하고 통신 시스템(III)이 통신 시스템(I)의 송신기 1(140)을 구비함에도 불구하고, 통신 시스템(I)의 통신 특질보다 양호한 통신 특질을 실현할 수 있다. 이것은 송신기측(통신 시스템(II)이나 수신기측(통신 시스템III)의 회로 복잡성을 증가시킴으로써 개선이 이뤄질 수 있다는 것을 의미한다.

본 발명의 가능한 응용분야는 다음과 같이 예측 할수 있다.

송신기 1(140)과 같은 송신기가 하나만 존재하는 반면 두 종류의 수신기가 구입가능한 통신 시스템을 상정할 수 있다. 한 수신기는 수신기 1(141)인데, 이것은 저급시장을 위한 수신기로 간주될 수 있고, 다른 수신기인 수신기 2(143)는 고급시장용 수신기로 간주될 수 있다. 소비자는 저렴한 수신기(수신기 1(141))또는 더 비싼 수신기(수신기 2(143))의 어느것이나 구입할 선택권을 가지고 있다. 이렇게 소비자는 그들이 원하는 수신(또는 재생)특질의 구입을 결정할 수 있다.

제2의 가능성은 수신기 1(141)과 같은 한 수신기만이 구입가능한 반면 송신기측에는 두 송신기, 즉 송신기 1 및 2(140,142)가 존재하는 경우이다. 방송당국은 송신기 1(140)을 통해 신호를 전송할 것인가 송신기 2(142)를 통해 전송할 것인가를 결정할 수 있고, 수신기측의 수신은 낮은 또는 개선된 신호 특질로 이뤄질 수 있다. 물론 사전기록 테이프나 디스크의 제작에서도 마찬가지다.

제15도 및 제16도는 자기 기록 매체를 통한 통신을 도시한다. 제15도는 제1도에 도시된 송신기를 포함하는 디지탈 신호 기록 장치를 도시한다. 이 장치는 또한 각각 신호 처리 유닛(9)의 M개의 출력단중 대응단에 접속되는 M개의 입력단(121.0 내지 121.M-1)을 가지는 기록 수단(120)을 더 포함한다. 이 장치는 입력단(1)에 인가된 디지탈 음성 신호를 적어도 한 자기 기록 헤드(123)에 의해 자기 기록 매체(122)상에 기록한다.

이 기록 수단(120)은 RDAT형 기록 수단일 수 있는데, 이것은 자기 테이프 형태의 기록 매체상에 상호 병렬된 경사 트랙(slant track)에 신호(So 내지 S_M-1)를 기록하는 경사 주사(helical scan)기록 원리를 이용한다. 이 경우 기록 수단(120)은 그 입력단(121.1 내지 121.M-1)에 인가된 신호를 병직렬 변환하는 수단을 구비할 필요가 있을 것이다.

기록 수단(120)은 또한 SDAT형 기록 수단일 수 있는데, 여기서는 기록될 신호들(So 내지 S_m-1)이 복수의 트랙들에 분할되고, 이 트랙들의 수는 M가 동일할 필요는 없으며 트랙은 기록 매체의 길이방향으로 병렬된다. 이 경우 또한, 예를들어 트랙수가 M보다 작은 경우 등에는 신호들의 병직렬 변환이 필요할 수도 있다.

RDAT 및 SDAT형 기록 수단은 당업계에 잘 알려져 있으며, 예를들어 영국런던의 Focal 출판사가 1988년에 발생한 J.Watkinson의 디지탈 음성 기술이란 책에서 찾아볼 수 있다. 따라서 더 이상의 설명은 필요없을 것이다.

제16도는 제1도에 도시된 수신기를 포함하는 디지탈 재생 장치를 도시한다. 이 장치는 또한 각각 다른 신호 처리 장치(13)의 입력단(12.0 내지 12.M-1)에 접속되는 M개의 출력단(125.0 내지 125.M-1)을 가지는 재생 수단(124)을 더 포함한다.

이 장치는 제15도의 장치에 의해 기록 매체(122)에 기록된 디지탈 신호를 재생하는 것이다. 따라서 재생 수단(124)는 적어도 한 재생 헤드(126)를 구비한다. 이 재생 수단은 RDAT 또는 SDAT형의 재생 수단일 수 있다. RDAT 또는 SDAT형 재생 수단 형태의 재생 수단의 더 상세한 설명에 대하여는 전술한 J. Watkinson의 책을 참조할 수 있다.

제15도의 기록 장치의 분석 필터는 재생 장치의 합성 필터의 계수수보다 더 많은 수의 필터 계수를 가질 수 있다. 제16도의 재생 장치가 재생 전용 장치라면 이러한 장치는 저렴하고 저전원 소모가 되도록 제작할 수 있다.

다른 대안은 기록 장치의 필터 계수의 수를 재생 장치의 합성 필터의 계수의 수보다 적게하는 것이다.

기록 매체에 디지탈 음성 신호를 기록 및 재생하는 장치는 제15도의 기록 장치와 제16도의 재생 장치의 조합을 구비한다.

이 경우 기록 및 재생 장치는 기록측에 M개의 분석 필터와 재생측에 M개의 합성 필터를 구비하는데, 분석 필터는 M(n+1)개의 계수를 가지고 합성 필터는 M(p+1)개의 계수를 가져, 분석 필터의 계수의 수는 합성 필터의 계수의 수와 동일하지 않다.

본 발명은 여기에 개시된 실시예들에 제한되지 않는다.

본 발명은 예시된 실시예와 발명적 차이가 없게 다른 실시예들에도 마찬가지로 적용된다. 예를들어, 본 발명은 미공고된 네덜란드 특허출원 88.02.769(PHN12.735)및 89.01.032(PHN 12.903)에 기재된 장치에도 마찬가지로 적용될 수 있는데, 여기서는 적어도 두 신호가 복합 신호로 조합되어 전송된 뒤 수신기측에서 적어도 두 신호로 분리된다. 또한 모든 계산은 마이크로 프로세서를 사용하여 적절히 프로그램된 소프트웨어에서 수행될 수 있다. 즉 송신기와 수신기는 여파와 신호 처리를 소프트웨어에서 수행하는 마이크로 프로세서를 구비할 수 있다.

Claims (26)

1. 송신기와 수신기를 구비하며, 상기 송신기는 디지탈 음성 신호와 같은 소정의 샘플링 속도(Fs)를 가지는 디지탈 신호를 부대역 코딩하는 코더를 구비하며, 상기 수신기는 상기 부대역 코딩된 신호를 디코딩하는 디코더를 구비하고, 상기 코더는 상기 디지탈 신호에 따라 샘플링 속도를 감소시켜 M개의 부대역 신호를 발생하며, 상기 코더는 상기 디지탈 신호 대역을 주파수에 따라 증가하는 대역수 m(0≤m≤M-1)의 연속적 부대역으로 분할시키며, 상기 부대역은 거의 동일한 대역폭을 가지고, 상기 디코더는 상기 M개의 부대역 신호에 따라 상기 디지탈 신호의 복제 신호를 형성하며, 상기 디코더는 샘플링 속도를 증가시켜 상기 부대역들을 디지탈 신호 대역으로 병합하며, 상기 코더는 분석 필터 수단과 제1신호 처리 유닛을 구비하고, 상기 분석 필터 수단은 각각 한 입력과 두 출력을 가지는 M개의 분석 필터를 구비하며, 상기 분석 필터의 2M개의 출력은 상기 분석 필터 수단의 2M개의 출력에 접속되어 샘플링 속도(Fs/M)의 2M개의 출력 신호를 공급하고, 각각의 분석 필터는 그 입력에 인가된 신호에 두 개의 상이한 필터 처리를 실행하여 입력 신호의 두 개의 상이한 필터 처리된 신호들을 두 출력중 대응하는 출력에 각각 공급하며, 2M개의 필터 출력은 각각 상기 제1신호 처리 유닛의 2M개의 대응 입력에 접속되고, 상기 제1신호 처리 유닛은 상기 코더의 M개의 출력에 접속된 M개의 출력을 구비하여 M개의 부대역 신호들을 공급하며, 상기 제1신호 처리 유닛은 그 M개의 각 출력에 출력 신호를 공급하게 되고, 상기 출력 신호는 그 2M개의 입력에 인가된 최소한 복수의 입력 신호들의 조합이며, 상기 디코더는 제2신호 처리 유닛과 합성 필터 수단을 구비하고, 상기 제2신호 처리 유닛은 상기 M개의 부대역 신호들을 수신하는 M개의 입력과 2M개의 출력을 가지며, 상기 합성 필터 수단은 각각 2개의 입력과 상기 디코더의 출력에 접속되는 한 출력을 가지는 M개의 합성 필터를 구비하고, 상기 제2신호 처리 유닛은 그 2M개의 출력으로 출력 신호를 발생하게 되고, 상기 출력 신호는 그 M개의 입력에 인가된 최소한 복수의 입력 신호의 조합이며, 상기 제2신호 처리 유닛의 각 출력 쌍은 상기 M개의 합성 필터중의 대응 필터의 두 입력의 쌍에 접속되고, 상기 각 합성 필터는 한 입력을 가지며, 상기 각각의 합성 필터는 그 두 입력에 인가된 두 신호에 다른 필터 처리를 적용하여 상기 두 개의 필터 처리된 신호의 조합을 그 출력에 공급하며, 상기 각 출력은 합성 필터 수단의 출력에 접속되어 샘플링 속도(Fs)를 갖는 상기 디지탈 신호의 상기 복제 신호를 공급할 수 있으며, 상기 분석 필터 또는 합성 필터의 계수들은 상기 부대역의 대역폭의 절반과 대략 동일한 대역폭의 저대역 통과 필터 특성을 가지는 표준 필터의 계수로부터 도출되고, M×2M 계수 행렬(A)의(x,y)는 상기 제1신호 처리 유닛의 상기 2M개의 입력중 y번째 입력에 인가된 입력 신호가 상기 제1신호 처리 유닛의 M개의 출력중 x번째 출력에 인가되기 전에 곱해지는 상기 제1신호 처리 유닛의 배율 계수 이고, 2M×M 계수 행렬(B)의(u,v)는 상기 제2신호 처리 유닛의 상기 M개의 입력중 v번째 입력에 인가된 입력 신호가 상기 제2신호 처리 유닛의 2M개의 출력중 u번째 출력에 인가되기 전에 곱해지는 상기 제2신호 처리 유닛의 배율 계수인 디지탈 통신 시스템에 있어서, 2M×2M계수 행렬(C)의 계수 ψ(u,y)가 상기 계수(x,y) 및(u,v)로부터 다음 식,

   에 따라 계산된다면, 계수 ψ(u₂,y₁), ψ(u₂,y₂), ψ(u₃,y₁) 및 ψ(u₃,y₂)가 0이 아니고, 계수 ψ(u₂,y) 및 ψ(u₃,y)가 y₁또는 y₂와 같지 않은 y에 대해 0이며, 계수 ψ(u,y₁) 및 ψ(u,y₂)가 u₂또는 u₃와 같지 않은 u에 대해 0인 조건에서, 값(u₂,u₃)의 최소한 두 개의 분리 쌍의 수와 대응하는 분리 값(y₁,y₂)이 존재하도록 상기 계수(x,y) 및(u,v)가 선택되고, 상기 분석 필터의 계수의 수는 상기 합성 필터의 계수의 수와 같지 않게 되는 것을 특징으로 하는 디지탈 통신 시스템.
2. 제1항에 있어서, 상기 대응 값(u_2,u₃) 및 (y₁,y₂)의 쌍에 속하는 계수는, ψ(u₂,y₁)=ψ(u₃,y₂)=c.M/2(c는 상수) 및, ψ(u₂,y₂)=ψ(u₃,y₁)을 만족하는 것을 특징으로 하는 디지탈 통신 시스템.
3. 제2항에 있어서, ψ(u₂,y₂)=ψ(u₃,y₁)=c.M/2인 것을 특징으로 하는 디지탈 통신 시스템.
4. 제2항에 있어서, ψ(u₂,y₂)=ψ(u₃,y₁)=-c.M/2인 것을 특징으로 하는 디지탈 통신 시스템.
5. 제2항 내지 제4항중 어느 한 항에 있어서, C=-1인 것을 특징으로 하는 디지탈 통신 시스템.
6. 제1항 내지 제4항중 어느 한 항에 있어서, 계수 ψ(u₀,y) 및 ψ(u,y₄)가 모두 0이고, ψ(u₁,y₀)를 제외한 모든 계수 ψ(u₁,y) 및 ψ(u,y₀)가 모두 0인 조건에서 값(u₀,u₁)의 최소한 하나의 분리 쌍과 값(y₀,y₄)의 대응하는 분리 쌍이 존재하는 것을 특징으로 하는 디지탈 통신 시스템.
7. 제6항에 있어서, ψ(u₁,y₀)을 제외한 계수 ψ(u,y)가 0인 조건에서 값(u₀,u₁)의 쌍과 (y₀,y₄)의 대응하는 쌍이 정확히 하나만 존재하고, 계수 ψ(u₂,y₁), ψ(u₂,y₂), ψ(u₃,y₁) 및 ψ(u₃,y₂)가 0이 아닌 조건에서 상기 u 및 y의 나머지 2M-2값들에 대해 값 ψ(u₂,u₃)의 M-1 분리쌍과 M-1대응하는 분리 쌍(y₁,y₂)이 존재하는 것을 특징으로 하는 디지탈 통신 시스템.
8. 제7항에 있어서, ψ(u₁,y₀)는 임의 값 c.M과 동일한 것을 특징으로 하는 디지탈 통신 시스템.
9. 제6항에 있어서, 제1신호 처리 유닛의 y₄-번째 입력 뿐만 아니라 상기 제1신호 처리 유닛의 y₄-번째 입력에 접속된 분석 필터중의 하나의 대응 출력은 제거될 수 있고, 제2신호 처리 유닛의 u₀-번째 출력 뿐만 아니라 제2신호 처리 유닛의 u₀-번째 출력에 접속된 합성 필터중의 하나의 대응 입력이 제거될 수 있는 것을 특징으로 하는 디지탈 통신 시스템.
10. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 합성 필터의 필터 계수의 수는 상기 분석 필터의 필터 계수의 수보다 많은 것을 특징으로 하는 디지탈 통신 시스템.
11. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 분석 필터의 필터 계수의 수는 상기 합성 필터의 필터 계수의 수 보다 많은 것을 특징으로 하는 디지탈 통신 시스템.
12. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 분석 필터 수단은 코더의 입력에 접속되어 디지탈 신호의 샘플을 수신하는 한 입력과, M개의 출력 신호를 샘플링 속도(Fs/M)로 공급하는 M개의 출력을 갖는 제1전환 수단을 구비하며, 상기 제1전환 수단은 디지탈화된 입력 신호의 M개의 샘플의 연속적 블록에 발생되는 M개의 샘플들이 발생시에 각각의 블록의 m번째 샘플이 m번째 출력에 공급되도록 M개의 출력에 공급하게 되고, 상기 M개의 각각의 출력은 상기 M개의 분석 필터중의 대응 필터의 입력에 접속되며, 상기 합성 필터 수단은 상기 합성 필터의 M개의 출력에 접속되는 M개의 입력과, 상기 합성 필터 수단의 출력에 접속되는 한 출력을 가지는 제2전환 수단을 더 포함하고, 상기 제2전환 수단은 상기 M개의 샘플들이 상기 M개의 입력에 출현할 때마다 하나씩 순차적으로 M개의 샘플의 연속적 블록들중의 한 블록에 배열하여 상기 블록들이 출력에 공급되도록 하는 것을 특징으로 하는 디지탈 통신 시스템.
13. 소정의 샘플링 속도(Fs)로 디지탈 음성 신호와 같은 디지탈 신호를 기록 매체 상의 트랙에 기록 및/또는 재생하는 장치로서, 기록될 디지탈 신호를 수신하는 입력을 가지는 기록 장치는 상기 디지탈 신호를 부대역 코딩하는 코더와 기록 수단을 구비하며, 상기 코더는 상기 디지탈 신호에 따라 샘플링 속도를 감소시켜 M개의 부대역 신호를 발생하며, 상기 코더는 상기 디지탈 신호를 주파수에 따라 증가하는 대역수 m(0≤m≤M-1)의 연속적 부대역으로 분할하고, 상기 부대역들은 대략 동일한 대역폭을 가지며, 상기 코더는 분석 필터 수단과 제1신호 처리 유닛을 구비하고, 상기 분석 필터 수단은 각각 한 입력과 두 출력을 가지는 M개의 분석 필터를 구비하며, 상기 분석 필터의 2M의 출력은 상기 분석 필터 수단의 2M개의 출력에 접속되어 샘플링 속도(Fs/M)로 2M개의 출력 신호를 공급하여, 상기 각각이 분석 필터는 그 입력에 인가된 신호에 두 개의 상이한 필터 처리를 적용하여 상기 입력 신호의 두 개의 상이한 필터 처리된 신호를 상기 두 출력의 대응 출력에 공급하고, 상기 2M개의 각각의 필터 출력은 제1신호 처리 유닛의 2M개의 입력중 대응 입력에 접속되며, 상기 제1신호 처리 유닛은 상기 코더의 M개의 출력에 접속되어 M개의 부대역 신호를 공급하는 M개의 출력을 가지고, 상기 제1신호 처리 유닛은 상기 M개의 각각의 출력에 출력 신호를 공급하도록 되고, 상기 출력 신호는 상기 2M개의 입력에 인가된 최소한 복수의 입력 신호의 조합이며, 상기 제1신호 처리 유닛은 M개의 출력은 상기 기록 수단의 대응 입력에 접속되고, 상기 기록 수단은 상기 M개의 부대역 신호를 상기 기록 매체 상의 최소한 한 트랙에 기록될 수 있는 형태로 변환하고, 상기 재생 장치는 재생 수단과 부대역 코딩된 디지탈 신호를 디코딩하는 디코더를 구비하며, 상기 재생 수단은 상기 기록 매체 상의 최소한 한 트랙으로부터 신호를 독출하여 상기 트랙에서 독출된 신호를 M개의 부대역 신호로 변환하도록 되며, 상기 기록 수단의 M개의 출력의 상기 디코더의 대응 입력에 접속되고, 상기 디코더는 상기 M개의 부대역 신호에 따라 상기 디지탈 신호의 복제 신호를 형성하고, 상기 디코더는 샘플링 속도를 증가시켜 상기 부대역들을 상기 디지탈 신호 대역으로 병합하며, 상기 디코더는 제2신호 처리 유닛과 합성 필터 수단을 구비하며, 상기 제2신호 처리 유닛은 M개의 부대역 신호를 수신하는 M개의 입력과 2M개의 출력을 구비하고, 상기 합성 필터 수단은 각각의 2개의 입력과 상기 디코더의 출력에 접속된 한 출력을 가지는 M개의 합성 필터를 구비하며, 상기 제2신호 처리 유닛은 그 2M개의 각각의 출력에 출력 신호를 발생하도록 되고, 상기 출력 신호는 상기 M개의 입력에 인가된 최소한 복수의 입력 신호의 조합이며, 상기 제2신호 처리 유닛의 출력의 각각의 쌍은 상기 M개의 합성 필터중의 대응 필터의 두 입력 쌍에 접속되고, 상기 각각의 합성 필터는 한 출력을 가지며, 상기 각 합성 필터는 상기 두 입력에 인가된 두 입력 신호에 상이한 필터 처리를 적용하여 상기 두 필터 처리된 신호의 조합을 그 출력에 공급하며, 상기 출력은 상기 합성 필터 수단의 출력에 접속되어 샘플링 속도(Fs)를 갖는 상기 디지탈 신호의 복제 신호를 공급하며, 상기 분석 또는 합성 필터의 계수는 상기 부대역의 대역폭의 절반과 거의 동일한 대역폭의 저대역 통과 필터 특성을 가지는 표준 필터의 계수로부터 도출되고, M×2M 계수 행렬(A)의(x,y)는 상기 제1신호 처리 유닛의 2M개의 입력중 y번째 입력에 인가된 입력 신호가 상기 제1신호 처리 유닛의 M개의 출력중 x번째 출력에 인가되기 전에 곱해지는 상기 제1신호 처리 유닛의 배율 계수이며, 2M×M 계수 행렬(B)의(u,v)는 상기 제2신호 처리 유닛의 M개의 입력중 v번째 입력에 인가된 입력 신호가 상기 제2신호 처리 유닛의 2M개의 출력중 u번째 출력에 인가되기 전에 곱해지는 상기 제2신호 처리 유닛의 배율 계수인 디지탈 신호의 기록 및/또는 재생 장치에 있어서, 2M×2M 계수 행렬(C)의 계수 ψ(u,y)가 상기 계수(x,y) 및(u,v)로부터 다음 식,

    에 따라 계산된다면, 계수 ψ(u₂,y₁), ψ(u₂,y₂), ψ(u₃,y₁) 및 ψ(u₃,y₂)가 0이 아니고, 계수 ψ(u₂,y) 및 ψ(u₃,y)가 y₁또는 y₂와 같지 않은 y에 대해 0이며, 계수 ψ(u,y₁) 및 ψ(u,y₂)가 u₂또는 u₃와 같지 않은 u에 대해 0인 조건에서, 값(u₂,u₃)의 최소한 두 개의 분리 쌍의 수와 대응하는 분리 값(y₁,y₂)이 존재하도록 상기 계수(x,y) 및(u,v)가 선택되고, 상기 분석 필터의 계수의 수는 상기 합성 필터의 계수의 수와 같지 않게 되는 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
14. 제13항에 있어서, 대응 값(u₂,u₃) 및 (y₁,y₂)의 쌍에 속하는 계수는, ψ(u₂,y₁)=ψ(u₃,y₂)=c.M/2(c는 상수) 및, ψ(u₂,y₂)=ψ(u₃,y₁)을 만족하는 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
15. 제14항에 있어서, ψ(u₂,y₂)=ψ(u₃,y₁)=c.M/2인 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
16. 제14항에 있어서, ψ(u₂,y₂)=ψ(u₃,y₁)=-c.M/2인 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
17. 제14항 내지 16항중 어느 한 항에 있어서, C=-1인 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
18. 제13항 내지 제16항중 어느 한 항에 있어서, 계수 ψ(u₀,y) 및 ψ(u,y₄)가 모두 0이고, ψ(u₁,y₀)를 제외한 모든 계수 ψ(u₁,y) 및 ψ(u,y₀)가 모두 0인 조건에서 값(u₀,u₁)의 최소한 하나의 분리 쌍과 값(y₀,y₄)의 대응하는 분리 쌍이 존재하는 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
19. 제18항에 있어서, ψ(u₁,y₀)을 제외한 계수 ψ(u,y)가 0인 조건에서 값(u₀,u₁)의 쌍과 (y₀,y₄)의 대응하는 쌍이 정확히 하나만 존재하고, 계수 ψ(u₂,y₁), ψ(u₂,y₂), ψ(u₃,y₁) 및 ψ(u₃,y₂)가 0이 아닌 조건에서 상기 u 및 y의 나머지 2M-2값들에 대해 값 ψ(u₂,u₃)의 M-1분리 쌍과 M-1대응하는 분리 쌍(y₁,y₂)이 존재하는 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
20. 제19항에 있어서, ψ(u₁,y₀)는 임의 값 c.M과 동일한 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
21. 제18항에 있어서, 제1신호 처리 유닛의 y₄-번째 입력 뿐만 아니라 상기 제1신호 처리 유닛의 y₄-번째 입력에 접속된 분석 필터 중의 하나의 대응 출력은 제거될 수 있고, 제2신호 처리 유닛의 u₀-번째 출력 뿐만 아니라 제2신호 처리 유닛의 u₀-번째 출력에 접속된 합성 필터중의 하나의 대응 입력이 제거될 수 있는 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
22. 제13항 내지 제16항중 어느 한 항에 있어서, 상기 합성 필터의 필터 계수의 수는 상기 분석 필터의 필터 계수의 수보다 많은 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
23. 제13항 내지 제16항중 어느 한 항에 있어서, 상기 분석 필터의 필터 계수의 수는 상기 합성 필터의 필터 계수의 수보다 많은 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
24. 제13항 내지 제16항중 어느 한 항에 있어서, 상기 분석 필터 수단은 코더의 입력에 접속되어 디지탈 신호의 샘플을 수신하는 한 입력과, M개의 출력 신호를 샘플링 속도(Fs/M)로 공급하는 M개의 출력을 갖는 제1전환 수단을 구비하며, 상기 제1전환 수단은 디지탈화된 입력 신호의 M개의 샘플의 연속적 블록에 발생되는 M개의 샘플들이 발생시에 각각의 블록의 m번째 심플이 m번째 출력에 공급되도록 M개의 출력에 공급하게 되고, 상기 M개의 각각의 출력은 상기 M개의 분석 필터중의 대응 필터의 입력에 접속되며, 상기 합성 필터 수단은 상기 합성 필터의 M개의 출력에 접속되는 M개의 입력과, 상기 합성 필터 수단의 출력에 접속되는 한 출력을 가지는 제2전환 수단을 더 포함하고, 상기 제2전환 수단은 상기 M개의 샘플들이 상기 M개의 입력에 출현할 때마다 하나씩 순차적으로 M개의 샘플의 연속적 블록들중의 한 블록에 배열하여 상기 블록들이 출력에 공급되도록 하는 것을 특징으로 하는 디지탈 신호 기록 및/또는 재생 장치.
25. 제1항의 디지탈 통신 시스템에 사용하는 송신기에 있어서, 상기 송신기 및 상기 통신 시스템에서 이에 대응하는 수신기의 제1 및 제2신호 처리 유닛의 계수들이 주어지고, 상기 수신기의 합성 필터의 계수가 주어지면, 상기 통신 시스템의 전체적 전송이 거의 주파수에 독립적인 증폭과 거의 주파수에 독립적인 지연을 나타내도록 하는 조건으로부터 상기 송신기의 분석 필터의 계수가 도출되고, 상기 합성 필터의 계수들은 상기 부대역의 대역폭의 대략 절반의 대역폭의 저대역 통과 필터 특성을 가지는 표준 필터의 계수로부터 도출되는 것을 특징으로 하는 송신기.
26. 제1항의 디지탈 통신 시스템에 사용되는 수신기에 있어서, 상기 통신 시스템의 송신기 및 대응 수신기의 제1 및 제2신호 처리 유닛들의 계수가 주어지고 상기 송신기의 분석 필터의 계수가 주어지면, 상기 시스템의 전체적 전송이 거의 주파수에 독립적인 증폭과 거의 주파수에 독립적인 지연을 나타내도록 하는 조건으로부터 상기 수신기의 합성 필터의 계수가 도출되고, 상기 분석 필터의 계수들은 상기 부대역의 대역폭의 대략 절반의 대역폭의 저대역 통과 필터 특성을 가지는 표준 필터의 계수로부터 도출되는 것을 특징으로 하는 수신기.