KR100209933B1 - Fabricating method for capacitor storage electrode in semiconductor device - Google Patents
Fabricating method for capacitor storage electrode in semiconductor device Download PDFInfo
- Publication number
- KR100209933B1 KR100209933B1 KR1019950069535A KR19950069535A KR100209933B1 KR 100209933 B1 KR100209933 B1 KR 100209933B1 KR 1019950069535 A KR1019950069535 A KR 1019950069535A KR 19950069535 A KR19950069535 A KR 19950069535A KR 100209933 B1 KR100209933 B1 KR 100209933B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- film
- forming
- charge storage
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 전하 저장전극 제조방법을 개시한다. 개시된 본 발명은 게이트 전극, 고농도 불순물의 접합 영역이 포함된 반도체 기판 상부에 절연용 산화막 및 제1폴리실리콘막을 적층하는 단계; 상기 제1폴리실리콘막 및 절연용 산화막을 기판상의 고농도 불순물이 노출되도록 콘택홀을 형성하는 단계; 상기 구조물 상부에 전하 저장전극 형성용 감광막 패턴을 형성하고 상기 제1 및 제2 폴리실리콘을 비등방성 식각하여 전하저장전극을 형성하는 단계; 상기 감광막 패턴을 도포 방지막으로 하여 액상 산화막을 전체 구조의 상부에 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 전체 구조의 상부에 제3폴리실리콘막 적층하고, 비등방성 식각하여 상기 액상 산화막의 측벽에 폴리실리콘막 스페이서를 형성하는 단계; 및 상기 액상 산화막을 제거하는 단계를 포함한다.The present invention discloses a method of manufacturing a charge storage electrode of a semiconductor device. The disclosed invention comprises the steps of: laminating an insulating oxide film and a first polysilicon film on a semiconductor substrate including a gate electrode, a junction region of a high concentration impurity; Forming a contact hole in the first polysilicon film and the insulating oxide film to expose a high concentration of impurities on a substrate; Forming a charge storage electrode on the structure by forming a photoresist pattern for forming a charge storage electrode and anisotropically etching the first and second polysilicon; Forming a liquid oxide film on the entire structure using the photoresist pattern as a coating prevention film; Removing the photoresist pattern; Stacking a third polysilicon film on top of the entire structure and anisotropically etching to form a polysilicon film spacer on the sidewall of the liquid oxide film; And removing the liquid oxide film.
Description
제1도는 종래의 전하 저장전극 제조방법을 나타낸 단면도.1 is a cross-sectional view showing a conventional method for manufacturing a charge storage electrode.
제2도의 (a) 내지 (f)는 본 발명에 따라 전하 저장전극 제조방법을 순차적으로 나타낸 단면도.2 (a) to (f) are cross-sectional views sequentially showing a method for manufacturing a charge storage electrode according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 반도체 기판 12 : 고농도 불순물 영역11: semiconductor substrate 12: high concentration impurity region
13 : 절연용 산화막 14 : 제1폴리실리콘막13 oxide film 14 insulating polysilicon film
15 : 제2폴리실리콘막 14',15' : 하부 전하 저장전극15: second polysilicon film 14 ', 15': lower charge storage electrode
16 : 감광막 패턴 17 : 액상 산화막16: photosensitive film pattern 17: liquid oxide film
18 : 폴리실리콘막 스페이서 19 : 전하 저장전극18 polysilicon film spacer 19 charge storage electrode
본 발명은 반도체 소자의 전하 저장전극 제조방법에 관한 것으로서, 특히 적층형 전하 저장전극 형성시에 액상 산화막을 이용하여 용이하게 실린더 구조를 형성되도록 하는 전하 저장전극 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a charge storage electrode of a semiconductor device, and more particularly, to a method of manufacturing a charge storage electrode for easily forming a cylinder structure using a liquid oxide film when forming a stacked type charge storage electrode.
디램 소자는 행렬의 형태로 조직되어 있으며, 데이터를 메모리하거나 재생하기 위해 행과 열을 따라서 호출하게 된다. 특히, 조밀한 메모리 소자는 1개의 캐패시터와 1개의 트랜지스터를 구비하고 있으며, 여기서 트랜지스터는 캐패시터에 전송하거나 호출하기 위한 스위치로서 작용한다. 여기서 MOS(metal oxide semiconductor) 캐패시터를 이용하면 전하가 일정 시간내에 방전되기 때문이 정보를 주기적으로 재충전(refesh)시켜야 할 필요가 있다. 이러한 재충전을 위한 부기적인 회로가 필요는 하지만, 상기 디램은 면적이 단일 칩에 수 백만개 이상의 기억셀을 내장할 수 있을 정도로 작고, 전력소비가 적기 때문에 현재의 고집적 회로에서 매우 각광받는 소자이다.DRAM elements are organized in a matrix and are called along rows and columns to store or recall data. In particular, a dense memory element has one capacitor and one transistor, where the transistor acts as a switch to transfer or call the capacitor. In this case, when the metal oxide semiconductor (MOS) capacitor is used, since the charge is discharged within a predetermined time, it is necessary to periodically refresh the information. Although a supplementary circuit for recharging is required, the DRAM is small enough to have millions of memory cells in a single chip and has low power consumption.
종래의 디램 셀이 정보를 기억하는 전하 저장 전극은 제1도에 도시된 바와 같이, 반도체 기판(1)내에 고농도 불순물 영역(2)를 형성하고, 전체구조의 상부에 절연용 산화막(3)을 적층한 다음, 사진 식각법으로 상기 고농도 불순물 영역(2)이 노출되도록 콘택홀(미도시)을 형성하고, 폴리실리콘막으로 형성된 전하 저장전극(4)을 형성한다.The charge storage electrode in which the conventional DRAM cell stores information forms a high concentration impurity region 2 in the semiconductor substrate 1, as shown in FIG. 1, and the insulating oxide film 3 is formed on the entire structure. After stacking, a contact hole (not shown) is formed to expose the high concentration impurity region 2 by photolithography, and a charge storage electrode 4 formed of a polysilicon film is formed.
이와같은 종래의 전하 저장전극 제조방법으로는, 최근의 반초제 소자가 고집적화되는 추세에 따라 요구되는 대용량을 얻기 위해서 크게 제조할 수 밖에 없어 집적도와 상반되는 문제점을 일으키게 된다.In such a conventional method for manufacturing a charge storage electrode, according to the recent trend of high integration of semi-secondary devices, it is necessary to manufacture large amounts to obtain the required large capacity, which causes a problem that is opposite to the density.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은, 액상 산화막이 감광막이 있는 부분에는 형성되지 않는 특성을 이용하여 실린더 구조의 전하 저장전극을 용이하게 제조하는 방법을 제공하는데 목적이 있다.The present invention devised to solve the problems of the prior art as described above, an object of the present invention is to provide a method of easily manufacturing a charge storage electrode of the cylindrical structure using a characteristic that the liquid oxide film is not formed in the portion having the photosensitive film. .
상기와 같은 목적을 달성하기 위해 본 발명은, 게이트 전극, 고농도 불순물의 접합 영역이 포함된 반도체 기판 상부에 절연용 산호막 및 제1폴리실리콘막을 적증하는 단계; 상기 제1폴리실리콘막 및 절연용 산화막을 기판상의 고농도 불순물이 노출되도록 콘택홀을 형성하는 단계; 상기 구조물 상부에 제2폴리실리콘막을 형성하는 단계; 상기 제2폴리실리콘막 사웁에 전하 저장전극 형성용 감광막 패턴을 형성하고 상기 제1 및 제2 폴리시리콘을 비등방성 식각하여 전하저장 전극을 형성하는 단계; 상기 감광막 패턴을 도포 방지막으로 하여 액상 산화막을 전체 구조의 상부에 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 전체 구조의 상부에 제3폴리실리콘막을 적층하고, 비등방성 식각하여 상기 액상 산화막의 측벽에 폴리실리콘막 스페이서를 형성하는 단계; 및 상기 액상 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention comprises the steps of depositing a gate electrode, an insulating coral film and a first polysilicon film on the semiconductor substrate including a junction region of high concentration impurities; Forming a contact hole in the first polysilicon film and the insulating oxide film to expose a high concentration of impurities on a substrate; Forming a second polysilicon film on the structure; Forming a photoresist pattern for forming a charge storage electrode on the second polysilicon layer, and anisotropically etching the first and second polysilicon to form a charge storage electrode; Forming a liquid oxide film on the entire structure using the photoresist pattern as a coating prevention film; Removing the photoresist pattern; Stacking a third polysilicon film on the entire structure and anisotropically etching to form a polysilicon film spacer on the sidewall of the liquid oxide film; And removing the liquid oxide film.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도의 (a) 내지 (f)는 본 발명에 따라 전하 저장전극 제조방법을 순차적으로 나타낸 단면도이다.2A to 2F are cross-sectional views sequentially illustrating a method of manufacturing a charge storage electrode according to the present invention.
먼저, 제2도의 (a)에 도시된 바와같이, 반도체 기판(11)내에 소자 분리막(도시되지 않음), 게이트 전극(도시되지 않음) 및 접합 영역의 고농도 불순물 영역(12)을 형성하고, 전체 구조의 상부에 절연용 산화막(13) 및 1,000 내지 3,000정도의 두께로 제1폴리실리콘막(14)을 각각 적층한다.First, as shown in FIG. 2A, an element isolation film (not shown), a gate electrode (not shown), and a high concentration impurity region 12 of the junction region are formed in the semiconductor substrate 11, and the whole Insulation oxide film 13 and 1,000 to 3,000 on top of the structure Each of the first polysilicon films 14 is laminated to a thickness of about enough.
그 다음, 제2도의 (b)에 도시된 바와 같이, 소정의 사진 식각법에 의하여 마스크 패턴(도시되지 않음)을 형성하고, 상기 마스크 패턴에 의하여 제1폴리실리콘막(14) 및 절연용 산화막(13)을 식각하여 콘택홀을 형성하여 고농도 불순물 영역(12)을 노출시킨 다음, 1,000 내지 2,000정도의 두께로 제2폴리실리콘막(15)을 형성한다.Next, as shown in FIG. 2B, a mask pattern (not shown) is formed by a predetermined photolithography method, and the first polysilicon film 14 and the insulating oxide film are formed by the mask pattern. (13) is etched to form a contact hole to expose the high concentration impurity region 12, then 1,000 to 2,000 The second polysilicon film 15 is formed to a thickness of about enough.
이어서, 제2도의 (c)에 도시된 바와같이, 상기 제2폴리실리콘막(15) 상부에 전하 저장전극 형성용 감광막 패턴(16)을 형성하고 비등방성 식각하여 상기 절연용 산화막(13)을 노출시키어 전하저장 전극(15',14')을 형성한다.Subsequently, as shown in FIG. 2C, the photoresist pattern 16 for forming a charge storage electrode is formed on the second polysilicon layer 15, and anisotropically etched to form the insulating oxide layer 13. Exposed to form charge storage electrodes 15 ', 14'.
그리고, 제2도의 (d)에 도시된 바와같이, 상기 감광막 패턴(16)을 도포 방지막으로 하여 액상 산화막(17)을 전체 구조의 상부에 형성한다.As shown in FIG. 2D, the liquid oxide film 17 is formed on the upper part of the entire structure by using the photosensitive film pattern 16 as a coating prevention film.
그 다음, 제2도의 (f)에 도시된 바와같이, 상기 감광막 패턴(16)을 제거한 다음, 전체 구조의 상부에 1,000 내지 2,000정도의 두께로 제3폴리실리콘막을 적층하고, 비등방성 식각하여 상기 액상 산화막(17)의 측벽에 폴리실리콘막 스페이서(19)을 형성한다.Then, as shown in FIG. 2 (f), the photoresist pattern 16 is removed, and then 1,000 to 2,000 on top of the entire structure. A third polysilicon film is laminated to an approximately thick thickness and anisotropically etched to form a polysilicon film spacer 19 on the sidewall of the liquid oxide film 17.
이와같이 본 발명은 액상 산화막의 사용으로 공정이 단순화되어 제조수율의 향상 및 제조원가의 절감이란 효과가 있다.As described above, the present invention has the effect of simplifying the process by using a liquid oxide film, thereby improving manufacturing yield and reducing manufacturing cost.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069535A KR100209933B1 (en) | 1995-12-30 | 1995-12-30 | Fabricating method for capacitor storage electrode in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069535A KR100209933B1 (en) | 1995-12-30 | 1995-12-30 | Fabricating method for capacitor storage electrode in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054150A KR970054150A (en) | 1997-07-31 |
| KR100209933B1 true KR100209933B1 (en) | 1999-07-15 |
Family
ID=19448503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069535A KR100209933B1 (en) | 1995-12-30 | 1995-12-30 | Fabricating method for capacitor storage electrode in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209933B1 (en) |
-
1995
- 1995-12-30 KR KR1019950069535A patent/KR100209933B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054150A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128826B1 (en) | Mathod manufacture of dram cell | |
| JPS6014510B2 (en) | Manufacturing method of V-MOS dynamic semiconductor device | |
| KR0179799B1 (en) | Semiconductor device | |
| JPH0818016A (en) | Preparation of semiconductor | |
| KR0135067B1 (en) | Device & cell manufacturing of semiconductor device | |
| KR930008583B1 (en) | Stacked capacitor and manufacturing method thereof | |
| KR970000977B1 (en) | Capacitor producing method of semiconductor device | |
| US5563088A (en) | Method for fabricating a stacked capacitor in a DRAM cell | |
| WO1996022612A1 (en) | Method of forming transistors in a peripheral circuit | |
| KR100209933B1 (en) | Fabricating method for capacitor storage electrode in semiconductor device | |
| US5663585A (en) | DRAM having a buried region contacted through a field region | |
| KR100261210B1 (en) | Method for manufacturing decoupling capacitor | |
| JP2602581B2 (en) | Method for manufacturing semiconductor memory device | |
| JP2644381B2 (en) | Method for manufacturing semiconductor memory device | |
| KR100213977B1 (en) | Capacitor of semiconductor device fabrication method | |
| KR100213980B1 (en) | Capacitor of dram fabrication method | |
| KR100334575B1 (en) | Method for manufacturing semiconductor memory | |
| KR100268939B1 (en) | Method for manufacturing of semiconductor device | |
| KR970011749B1 (en) | A method for fabricating dram cells | |
| KR940009633B1 (en) | Manufacturing method of multi-layer capacitor of semiconductor memory device | |
| KR0132747B1 (en) | Semiconductor device and its manufacture | |
| KR100252542B1 (en) | Method for fabricating a storage node of dram cell | |
| KR0156099B1 (en) | Semiconductor memory and manufacture thereof | |
| KR950011637B1 (en) | Vlsi semiconductor memory device and fabricating method thereof | |
| KR100213978B1 (en) | Capacitor of semiconductor device fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |