KR100209853B1 - 플래시메모리카드 - Google Patents

플래시메모리카드 Download PDF

Info

Publication number
KR100209853B1
KR100209853B1 KR1019960006819A KR19960006819A KR100209853B1 KR 100209853 B1 KR100209853 B1 KR 100209853B1 KR 1019960006819 A KR1019960006819 A KR 1019960006819A KR 19960006819 A KR19960006819 A KR 19960006819A KR 100209853 B1 KR100209853 B1 KR 100209853B1
Authority
KR
South Korea
Prior art keywords
flash memory
file
block
logic circuit
memory devices
Prior art date
Application number
KR1019960006819A
Other languages
English (en)
Other versions
KR960035337A (ko
Inventor
따이유 미야모또
Original Assignee
에노모토 다츠야
미쓰비시덴키 세미컨덕터 소프트웨어 가부시키가이샤
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에노모토 다츠야, 미쓰비시덴키 세미컨덕터 소프트웨어 가부시키가이샤, 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 에노모토 다츠야
Publication of KR960035337A publication Critical patent/KR960035337A/ko
Application granted granted Critical
Publication of KR100209853B1 publication Critical patent/KR100209853B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)

Abstract

플래시메모리 IC가 내장되고, 4 M바이트의 메모리용량을 갖는 플래시메모리에 사용하기에 적당하며, 블럭소거동작을 실행할 수 있는 플래시메모리 카드에 관한 것으로써, 고속으로 블럭소거를 실행할 수 있도록 하기 위해, 플래시메모리카드를 외부 디바이스에 접속하는 커넥터, 커넥터를 통해 플래시메모리카드의 외부와 여러개의 플래시메모리디바이스 사이의 데이타 전송을 제어하고, 여러개의 연속하는 논리블럭과 관련한 블럭소거 명령이 커넥터를 거쳐서 입력되는 경우에 소거될 물리블럭을 포함하는 플래시메모리 디바이스에 블럭소거 명령을 각각 전송하는 데이타제어 논리회로 및 커넥터를 거쳐서 입력된 여러개의 연속하는 논리블럭의 어드레스를 여러개의 플래시메모리 디바이스로 분산되도록 여러개의 플래시메모리 디바이스의 물리블럭을 위해 대응하는 어드레스에 어드레스를 할당하여 관리하고, 커넥터를 거쳐서 외부에서 블럭소거 명령이 입력되면 이러한 방식으로 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스 중 적어도 2개에 칩인에이블 신호를 각각 전송하는 어드레스제어 논리회로를 마련한다.
이것에 의해, 파일영역FA와 파일관리제어부(20)에 의해, 파일명을 지정하고 소거명령을 실행하는 것만으로도 파일을 소거할 수 있다.

Description

플래시메모리카드
제1도는 본 발명의 실시예 1에 따른 플래시메모리카드의 구성을 나타낸 도면.
제2도는 본 발명의 실시예 2에 따른 플래시메모리카드에 사용되는 플래시메모리 IC의 메모리어레이 내의 블럭 구조를 나타낸 도면.
제3도는 실시예 1에 사용된 3개의 연속적인 논리블럭쌍이 소거되는 경우에 디바이스쌍의 준비/최번단자에서 나타나는 신호를 나타낸 도면.
제4도는 실시예 2에 사용된 3개의 연속적인 논리블럭쌍이 소거되는 경우에 디바이스쌍의 준비/최번단자에서 나타나는 신호를 나타낸 도면.
제5도는 본 발명의 실시예3에 따른 플래시메모리카드의 구성을 나타낸 도면.
제6도는 종래의 플래시메모리 IC의 구성을 나타낸 도면.
제7도는 제6도에 나타낸 플래시메모리IC내의 소거블럭의 동작을 나타낸 프로차트.
제8도는 종래의 플래시메모리 IC의 구성을 나타낸 도면.
제9도는 종래의 플래시메모리 IC의 디바이스쌍 마다의 블럭 구성을 나타낸 도면.
제10도는 종래의 플래시메모리카드에 사용되는 엑세스모드를 나타낸 표.
제11도는 종래의 플래시메모리에 사용된 3개의 연속적인 블럭쌍이 소거되는 경우에 디바이스쌍의 준비/최번단자에서 나타나는 신호를 나타낸 도면.
본 발명은 플래시메모리 IC가 내장되고, 4 M바이트의 메모리용량을 갖는 플래시메모리에 사용하기에 적당하며, 블럭소거동작을 실행할 수 있는 플래시메모리카드에 관한 것이다.
최근, 컴퓨터 등의 불휘발성의 보조메모리로써 대용량의 플래시메모리가 사용되어 오고있다. 이러한 메모리 IC가 내장된 플래시메모리에 있어서, 메모리는 블럭 단위로 소거된다.
제6도는 종래의 플래시메모리 IC의 구성을 나타낸 도면이다. 동일 도면에 있어서, 메모리어레이(1), 메모리어레이(1)의 X 방향으로 어드레스 입력으로 부터 복호를 실행하는 X 디코더(2), 메모리어레이(1)의 Y방향으로 어드레스 입력으로 부터 복호를 실행하는 Y디코더(3), Y 게이트(4), 메모리어레이(1)에 사용되는 센스앰프/출력버퍼(5) 및 어드레스 입력으로 부터의 블럭 어드레스를 지정하는 블럭어드레스 디코더(6)이 도시되어 있다. 메모리어레이(1)은 8 M바이트의 용량을 갖고 16개의 64K바이트 블럭으로 분할된다. 메모리어레이(1)의 블럭마다 라이트 및 소거동작을 실행할 수 있다.
또, 플래시메모리 IC에는 사용자로 부터 발행된 명령을 수용하고 실행하는 명령 사용자 인터페이스(7), 프로그램(라이트)와 소거동작을 제어하는 라이트상태기(8), 플래시메모리 IC의 상태가 라이트된 상태 레지스터(9) 및 칩인에이블, 출력인에이블 등의 제어를 실행하는 칩인에이블 및 출력인에이블 회로(10)이 마련되어 있다. 명령 사용자 인터페이스(7)과 라이트상태기(8)은 사용자로 부터 발행된 명령에 따른 동작을 실행한다. 상태 레지스터(9)를 내부에서 리드하거나 또는 상태 레지스터(9)의 상태에 따라 변화되는 준비/최번(RDY/BSY)단자를 외부에서 참조하는 것에 의해 라이트나 소거동작의 완료를 인식할 수 있다.
또, H레벨의 신호가 Vpp단자에 공급되면, 라이트 및 블럭소거동작을 실행할 수 있다. L레벨의 신호가 파워다운(PWD)단자에 공급되면, 플래시메모리 IC가 딥파워다운 모드(deep power-down mode)로 되어 소비전류가 크게 저감된다. 본 출원에 사용된 도면에 있어서, 로우 액티브 신호의 신호명에는 각각 바(-)를 표시하였다.
이하, 메모리IC의 블럭소거동작에 대해 설명한다. 제7도는 블럭소거시에 메모리 IC의 동작을 나타낸 플로차트이다. 동일 도면에 도시한 바와 같이 블럭소거 동작을 실행한다. 즉, 셋업명령 20H는 제1사이클에서 라이트되고(스텝 S701),소거명령 DOH 및 소거될 블럭 어드레스는 다음 사이클에서 라이트된다(스텝 S702). 이들 데이타를 라이트하는 것에 의해 블럭 소거가 개시된다. 메모리 IC가 블럭소거동작 중인 경우에는 메모리 IC의 내부는 최번상태이므로, 다른 블럭에서는 프로그램(라이트) 및 블럭소거동작 등이 실행될 수 없다.
그러나, 메모리의 소거동작시 메모리 IC의 내부상태가 최번상태인 경우(스텝 S703)에도 메모리로 부터 데이타를 리드할 필요가 있으면(스텝 S704), 소거동작을 소거 서스펜드 명령에 따라 일시적으로 서스펜드하고(스텝 S705), 소거 서스펜드 중인 블럭이 아닌 블럭에 대한 데이타는 리드어레이명령에 따라 리드된다(스텝 S706). 스텝 S703에서 메모리IC의 내부상태가 준비이면, 상태 레지스터(9)를 리드하는 상태폴링 또는 준비/최번(RDY/BSY)단자를 참조하는 것에 의해 소거의 완료를 확인할 수 있다. 그후, 다음 블럭의 프로그램이나 다음 블럭을 소거하는 동작을 실행한다.
이하, 종래의 블럭소거가능 플래시메모리 IC가 내장된 플래시메모리카드에 대해 설명한다. 각각의 플래시메모리 IC는 4 M비트 이상의 메모리용량을 갖고, 통상 블럭소거기능이 마련된다. 이하, 8M비트 플래시메모리IC가 내장된 플래시메모리카드에 대해 설명한다.
제8도는 종래의 플래시메모리카드의 구성을 나타낸 도면이다. 동일 도면에 있어서, (11)은 PCMCIA2.0/JEIDA4.1 규격에 따른 시스템 사이에서 인터페이스하는 68핀 커넥터를 나타낸다. (12a),(12b),(12c),(12d)...는 각각 블럭소거가능 플래시메모리IC를 나타낸다. (13)은 각각이 플래시메모리IC(12a),(12b),(12c),(12d),...중 하나를 선택하는 신호를 나타내는 칩인에이블신호를 발생하는 것에 의해 액세스될 메모리IC 의 어드레스를 나타내는 어드레스제어 논리회로이다.
(14)는 데이타의 입력과 출력을 제어하는 데이타제어 논리회로를 나타낸다. 어드레스제어 논리회로(13)에는 어드레스 버퍼와 복호회로가 내장되어 있다. 또, 데이타제어 논리회로(14)에는 데이타버스버퍼와 데이타버스 제어회로가 마련되어 있고, 내장된 플래시메모리IC사이의 데이타 전송을 제어한다.
제9도는 플래시메모리IC (12a),(12b),(12c),(12d),...의 모든 디바이스쌍의 블럭 구조를 나타낸 도면이다. 동일 도면에 나타낸 바와 같이, 각각의 플래시메모리IC는 16개의 64K바이트 블럭으로 분할된다. 데이타 엑세스시, 어드레스제어 논리회로(13)은 신호 CE1 및 CE2의 H 및 L의 조합에 따른 제10도에 나타낸 표에서 1워드 액세스, 1바이트 액세스 및 기수바이트 액세스 중 어느 하나를 선택한다. 제10도의 모드①의 경우, 외부에서 주어진 16비트의 8개의 하위비트가 1바이트 데이타로써 플래시메모리카드에 수용된다. 모드②의 경우에도, 외부에서 주어진 16비트의 8개의 상위비트를 플래시메모리카드 내부에 마련된 데이타버스 상의 8개의 하위비트에 1바이트로써 수용한다. 또 모드③의 경우, 외부에서 주어진 16비트 데이타는 플래시메모리에 1워드 데이타로써 수용된다. 또, 모드④의 경우, 외부에서 주어진 16비트 데이타의 8개의 상위비트는 플래시메모리카드 내부에 마련된 데이타버스 상의 8개의 상위비트에 1바이트로써 수용된다.
상술한 블럭소거가능 플래시메모리IC가 내장된 종래의 플래시메모리카드에 있어서, 예를 들어 제9도에서 사선으로 나타낸 바와 같이 블럭쌍이 연속적으로 사용되는 경우도 있다. 동일한 디바이스쌍 내의 64K워드 이상의 연속적인 영역이 소거되면, 어드레스제어 논리회로(13)은 사선으로 나타낸 영역을 포함하는 디바이스쌍을 인에이블하도록 블럭쌍 어드레스를 먼저 지정한다. 다음에, 인에이블된 디바이스쌍의 사선으로 나타낸 영역에 속하는 64K바이트 블럭쌍이 하나씩 소거된다. 이러한 소거가 완료되면, 다음 블럭쌍이 소거된다. 내부동작상태가 준비 또는 최번 상태인지를 체크하는 것에 의해 소거의 완료를 판정할 수 있다. 블럭소거 동작시, 내부상태는 최번상태이고, 내부 상태가 최번상태일때의 각 디바이스쌍은 액세스될 수 없다. 따라서, 동일 디바이스쌍 내의 다른 블럭은 소거될 수 없다.
제11도는 여러개의 블럭쌍이 소거되는 경우에 준비/최번단자에 나타나는 출력신호를 나타낸 도면이다.동일 도면에 나타낸 바와 같이, 하나의 블럭쌍이 소거 중일때, 준비/최번단자는 L레벨로 되고, 최번상태를 나타낸다. 소거동작이 완료되면, 준비/최번단자는 준비상태를 나타내는 H레벨로 된다. 플래시메모리카드는 준비/최번단자가 H레벨로 되면 다음 블럭쌍 소거동작으로 들어간다. 따라서 여러개의 블럭쌍이 소거되면, 선행하는 블럭쌍의 소거시, 준비/최번단자가 H레벨로 되자마자 다음 블럭쌍이 소거된다.
따라서, 종래의 플래시메모리카드는 여러개의 블럭상을 소거하는 경우, 선행하는 블럭쌍의 소거시, 준비/최번신호가 H레벨로 된 후 다음 블럭쌍이 소거되고, 이에 따라 블럭쌍의 소거에 많은 시간이 소요되는 문제가 있다.
따라서, 본 발명의 목적은 상술한 문제점을 고려해서 고속으로 블럭소거를 실행할 수 있는 플래시메모리카드를 제공하는 것이다.
본 발명에 따른 플래시메모리카드는 커넥터를 통해 플래시메모리카드의 외부와 여러개의 플래시메모리 디바이스 사이의 데이타 전송을 제어하고, 연속하는 여러개의 논리블럭과 관련한 블럭소거명령이 커넥터를 거쳐서 입력되는 경우에 내부에서 소거될 물리블럭을 포함하는 플래시메모리 디바이스에 블럭소거 명령을 각각 전송하는 데이타제어 논리회로 및 입력된 여러개의 연속하는 논리블럭의 어드레스를 여러개의 플래시메모리 디바이스로 분산되도록 여러개의 플래시메모리 디바이스의 물리 블럭을 위해 대응하는 어드레스에 어드레스를 할당하여 관리하고 블럭소거 명령이 입력되면 적어도 2개의 플래시메모리 디바이스가 동시에 최번상태인 기간이 존재하는 방식으로 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스중 적어도 2개에 칩인에이블 신호를 각각 전송하는 어드레스제어 논리회로를 포함한다. 따라서, 블럭소거동작이 고속으로 실행될 수 있다.
본 발명에 따른 플래시메모리카드에 있어서, 어드레스제어 논리회로는 여러개의 연속하는 논리블럭의 어드레스를 여러개의 플래시메모리 디바이스의 물리블럭의 대응하는 어드레스로 변환하여, 여러개의 연속하는 논리블럭의 어드레스를 여러개의 플래시메모리 디바이스에 하나씩 연속적으로 할당한다. 따라서, 고속으로 블럭소거 동작을 실행할 수 있다.
또, 본 발명에 따를 플래시메모리카드에 있어서, 고유의 ID코드가 여러개의 플래시메모리 디바이스에 각각 할당된다. 블럭소거 명령이 플래시메모리 디바이스에 입력되면, ID코드가 함께 체크된다. 대응하는 ID코드가 발견되는 경우에만 블럭소거 명령이 실행된다. 여러개의 연속하는 논리블럭과 관련한 블럭소거명령이 외부에서 입력되면 어드레스제어 논리회로는 내부에서 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스에 칩인에이블 신호를 동시에 출력한다. 데이타제어 논리회로는 내부에서 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스에 블럭소거 명령을 고유의 ID코드와 함께 송출한다. 따라서, 고속으로 블럭을 소거할 수 있게 된다.
본 발명에 따른 플래시메모리카드에 있어서, 여러개의 플래시메모리 디바이스 중 적어도 하나는 그들이 서로 관련되도록 하기 위해 파일명 및 파일이 저장된 어드레스정보를 저장하는 파일정보 저장영역을 갖는다. 또, 파일관리 제어수단은 어드레스제어 논리회로와 데이타 제어 논리회로를 제어하여, 파일소거 명령이 파일명과 함께 커넥터에서 입력되면, 파일정보 저장 영역을 검색해서 상기한 파일명의 파일이 저장되어 있는 영역을 소거한다. 따라서, 소거될 파일명을 입력하는 것만으로도 파일을 소거할 수 있다.
본 발명의 상기한 목적 및 다른 목적, 특징, 이점 등은 본 발명의 바람직한 실시예를 예로 나타낸 도면과 관련한 다음의 설명과 특허청구의 범위에서 명확하게 된다.
이하, 본 발명의 바람직한 실시예에 대해 도면을 참조해서 상세하게 설명한다.
[실시예 1]
제1도는 본 발명의 실시예 1에 따른 플래시메모리카드의 구성을 나타낸 도면이고, 제2도는 플래시메모리카드 내의 플래시메모리IC의 메모리어레이의 블럭 구조를 나타낸 도면이다. 제1도에 있어서, 제9도 및 제10도와 동일한 요소는 동일 부호로 나타내고, 공통 요소에 대한 설명은 생략한다. 제1도에 있어서, 다양한 신호선이 68핀 커넥터(11), 플래시메모리IC(12a),(12b),(12c),(12d),...,어드레스제어논리회로(13a) 및 데이타제어 논리회로(14b)에 전기적으로 접속되어, 제9도에 도시한 바와 같이 그들 사이의 데이타등의 전송을 가능하게 한다. 그러나, 본 실시예에 있어서, 설명의 편의를 위해, 데이타어드레스 버스와 칩인에이블 신호선에 대해서만 도시하고, 데이타버스 등의 다른 신호선에 대한 도시는 생략하였다. 또, 플래시메모리카드로서는 20개의 8비트 플래시메모리가 사용된다. 2개의 플래시메모리는 하나의 디바이스쌍을 구성하고, 16비트 데이타의 리드 및 라이트가 가능하다. 또, 플래시메모리IC는 64K바이트의 16블럭으로 분할된다. 각 플래시메모리IC에 의해 제어된 블럭은 본 출원에서는 물리블럭이라 하고, 특히 그 한쌍의 블럭을 물리블럭쌍이라 한다.
또, 사용자에 의해 지정되고 액세스된 플래시메모리카드 내의 블럭은 논리블럭이라 하고, 특히 그 한쌍의 블럭을 논리블럭쌍이라 한다.
어드레스제어 논리회로(13a)는 68핀 커넥터(11)로 부터 입력된 어드레스에 따라 어느 디바이스쌍이 선택되는지를 나타내는 칩인에이블 신호를 출력한다. 또, 어드레스제어 논리회로(13a)에는 대응하는 디바이스쌍에 어드레스신호를 공급하는 어드레스 복호회로가 마련된다. 또, 어드레스제어 논리회로(13a)는 제2도에 도시한 바와 같이 각각의 논리블럭의 어드레스로 부터 각각의 디바이스쌍의 물리 어드레스를 각각 발생한다. 블럭소거명령이 68핀 커넥터(11)으로 부터 입력되면, 데이타제어 논리회로(14a)는 입력블럭 소거명령을 어드레스제어 논리회로(13a)에 알린다. 어드레스제어 논리회로(13a)가 명령을 수신하면, 어드레스제어 논리회로(13a)는 임력명령에 따라 어드레스 변환을 실행하고, 칩인에이블 신호 CEO, CE1,...,CE9의 각각을 제어한다.
이하, 상술한 바와 같이 구성된 플래시메모리카드의 동작에 대해 설명한다. 먼저, 플래시메모리카드는 제2도에 도시한 바와 같이 어드레스제어 논리회로(13a)가 각 디바이스쌍의 논리블럭과 물리블럭 사이에서 어드레스 전환을 실행하게 한다. 즉, 디바이스쌍D1의 물리블럭쌍PBI, 디바이스쌍D2의 물리블럭쌍PBI, 디바이스쌍D3의 물리블럭쌍PB1은 각각 논리블럭쌍LB1, 논리블럭쌍LB2, 논리블럭쌍LB3으로 된다.
마찬가지로, 디바이스쌍D10의 물리블럭쌍 FBI은 논리블럭쌍LB10으로 설정된다. 다음에, 디바이스쌍D1의 물리블럭쌍PB2는 논리블럭쌍LB11로 설정된다. 상술한 바와 같이, 물리블럭쌍은 각각의 디바이스쌍에서 하나씩 연속적으로 인출되어 일련의 논리블럭쌍으로 사용된다.
이하, 상술한 바와 같이 구성된 플래시메모리카드 내의 블럭을 소거하는 동작에 대해 설명한다. 데이타를 라이트하고 소거할때 논리적으로 연속적인 블럭쌍이 액세스되는 경우가 있다. 이하, 예를 들어 제2도에서 사선으로 나타낸 3개의 연속적인 논리블럭쌍 LB1, LB2 및 LB3가 소거되는 경유에 대해 고려한다.
먼저, 68핀 커넥터(11)을 통해, 어드레스제어 논리회로(13a)로 논리블럭쌍LB1의 어드레스를 지정하는 블럭소거명령을 송출한다. 그 후, 어드레스제어 논리회로(13a)는 디바이스쌍D1에 칩인에이블 신호를 출력하여 디바이스쌍D1을 인에이블한다. 또, 데이타제어 논리회로(14a)는 물리블럭쌍PB1의 블럭소거명령을 디바이스쌍D1에 송출한다.
이때, 디바이스쌍D1은 물리블럭쌍PB1의 블럭소거를 실행한다. 다음에, 68핀 커넥터(11)을 통해, 어드레스제어 논리회로(13a)로 논리블럭쌍LB2의 어드레스를 지정하는 블럭소거 명령을 송출한다. 블럭소거명령에 따라, 어드레스제어 논리회로(13a)는 먼저 디바이스쌍D2이 인에이블하도록 디바이스쌍D2에 칩인에이블 신호를 출력한다. 그 후, 데이타제어 논리회로(14a)는 물리블럭쌍PB1의 블럭소거 명령을 디바이스쌍 D2로 전송한다. 이때, 디바이스쌍D2는 물리블럭쌍PB1의 블럭소거를 실행한다. 다음에, 68핀 커넥터(11)을 통해, 어드레스제어 논리회로(13a)로 논리블럭쌍LB3의 어드레스를 지정하는 블럭소거 명령을 송출한다. 따라서, 어드레스제거 논리회로(13a)는 먼저 디바이스쌍D3를 인에이블하도록 디바이스쌍D3에 칩인에이블 신호를 출력한다. 그 후, 데이타제어 논리회로(14a)는 물리블럭쌍PB1의 블럭소거 명령을 디바이스쌍D3로 송출한다.
즉, 예를 들어 디바이스쌍D1의 임의의 물리블럭쌍PB1 내의 블럭이 소거되고 있는 기간에는 디바이스쌍D1이 최번상태이므로, 디바이스쌍D1의 다른 물리블럭쌍 내의 블럭은 소거될 수 없다. 그러나, 다른 디바이스쌍은 액세스될 수 있다. 따라서, 연속하는 논리블럭쌍을 별개의 디바이스쌍에 할당하는 것에 의해 순차로 설정된 논리블럭쌍에 대응하는 물리블럭쌍을 포함하는 디바이스쌍은 순차고 인에이블되어 블럭을 소거하게 된다.
제3도는 상술한 논리블럭쌍 LB1, LB2 및 LB3가 블럭 소거되는 경우에 디바이스쌍 D1, D2 및 D3의 준비/최번 단자에 나타나는 신호를 설명하는 도면이다. 제3도에 도시한 바와 같이, 디바이스쌍 D1,D2 및 D3 중 적어도 2개는 각각 그 2개의 디바이스쌍이 동시에 블럭소거되어 최번상태로 되는 기간을 갖는다. 따라서 고속 처리를 실행할 수 있다. 본 실시예에 있어서, 모든 디바이스쌍 D1, D2 및 D3은 실제로 각각 동일 도면에 나타낸 바와 같이 동시에 블럭소거되어 최번상태로 되는 기간을 갖는다.
상술한 바와 같이, 플래시메모리 디바이스는 디바이스쌍, 물리블럭쌍 및 논리블럭쌍을 구성하도록 쌍으로 된다. 그러나, 플래시메모리 디바이스를 쌍으로 사용하지 않고 단독으로 사용하여 8비트블럭 플래시메모리카드를 구성해도 좋다.
[실시예 2]
본 실시예는 기본 구성에 있어서는 실시예 1과 동일하다. 그러나, 본 실시예는 다음 사항에 있어서는 실시예1과 다르다.
즉, 본 실시예에 있어서, 여러개의 논리블럭쌍의 블럭소거 명령이 68핀 커넥터(11)을 통해 외부에서 입력되면, 어드레스제어 논리회로(13a)는 소거될 여러개의 논리블럭쌍에 대응하는 물리블럭쌍을 포함하는 디바아스쌍을 동시에 인에이블하여, 각각의 디바이스쌍에 블럭소거 처리를 실행한다. 제4도는 실시예 1에서 설명한 논리불럭쌍LB1, LB2 및 LB3가 블럭소거되는 경우에 디바이스쌍D1,D2 및 D3의 준비/최번단자에서 나타나는 신호를 설명하는 도면이다. 동일 도면에 도시한 바와 같이, 각각의 디바이스쌍D1, D2 및 D3은 어드레스제어 논리회로(13a)에 의해 지정된 물리블럭쌍에서 블럭소거동작을 실행하도록 동시에 인에이블된다. 이 경우, 여러개의 디바이스쌍을 동시에 선택하고, 각각의 물리블럭쌍이 어드레스제어 논리회로(13a)에 의해 지정된다.
그러나 이러한 처리만으로는 물리블럭쌍이 어느 디바이스쌍에 대응하는지를 지정하는 것이 불가능하게 된다. 따라서, 특정의 ID 코드가 각각의 디바이스쌍에 할당된다. 또, 데이타제어 논리회로(14a)는 그들이 대응하는 디바이스쌍에 ID코드를 출력해서 물리블럭쌍의 소거명령이 각각 어느 디바이스쌍에 대응하는지를 지정한다.
본 실시예에서는 각각의 디바이스쌍 내의 물리블럭쌍이 동시에 블럭소거되므로, 고속으로 블럭소거를 실행할 수 있다
[실시예 3]
제5도는 본 발명의 실시예3에 따른 플래시메모리카드의 구성을 나타낸 도면이다. 도면에 나타낸 바와 같은 본 실시예에 있어서, 파일명, 파일이 저장되는 디바이스쌍 및 저장 어드레스등의 파일정보를 저장하는 파일영역FA가 플래시메모리IC의 일부에 마련된다. 또, 파일영역FA에 저장된 파일정보에 따라 지정된 파일을 제거하기 위해 파일관리 제어부(20)이 마련된다. 또 제1도와 동일한 요소는 동일 부호로 나타내고, 공통 부분에 대한 설명은 생략한다.
이하, 상술한 플래시메모리카드의 동작에 대해 설명한다. 커넥터(11)을 거쳐서 플래시메모리카드의 외부로 부터 파일명, 파일이 저장되어 있는 디바이스쌍 및 물리 어드레스가 서로 관련해서 저장된다.
다음에, 플래시메모리카드의 외부로 부터 파일명 및 소거명령이 입력되면, 파일관리 제어부(20)은 어드레스제어 논리회로(13a) 및 데이타 제어 논리회로(14a)를 제어해서 파일영역FA에 저장된 파일정보를 검색한다. 그 검색의 결과로써 내부의 파일과 물리 어드레스를 저장하는 디바이스쌍이 지정되면, 파일관리제어부(20)은 지정된 디바이스쌍을 인에이블하도록 어드레스제어 논리회로(13a) 및 데이타제어 논리회로(14a)를 제어해서, 소거될 영역을 소거하는 동작을 실행한다.
또, 파일명, 디바이스쌍과 파일 및 물리블럭쌍은 서로 관련해서 파일영역FA에 저장된다. 이 경우, 파일관리제어부(20)은 지정된 디바이스쌍을 인에이블해서 각 물리블럭쌍을 블럭소거한다. 특히, 여러개의 물리블럭쌍을 소거해야 하는 경우에는 실시예 1 및 2에서 상술한 바와 같이 여러개의 디바이스쌍이 동시에 블럭소거 동작을 실행한다.
또 실시예 1에서 제2도를 사용하여 상술한 바와 같이 논리블럭쌍과 물리블럭쌍을 도입해서 파일명과 파일을 저장하는 물리블럭쌍을 파일영역FA에 저장해도 좋다. 이 경우, 파일관리제어부(20)은 지정된 디바이스쌍을 인에이블하도록 어드레스제어 논리회로(13a) 및 데이타제어 논리회로(14a)를 제어해서, 각 논리블럭쌍을 블럭소거한다.
여러개의 논리블럭쌍을 소거해야 하는 경우에는 실시예 1 및 2에서 상술한 바와 같이 여러개의 디바이스쌍이 동시에 블럭소거 동작을 실행할 수 있다. 이러한 방식으로 파일영역FA와 파일관리제어부(20)에 의해, 파일명을 지정하고 소거명령을 실행하는 것만으로도 파일을 소거할 수 있다.
또한, 상술한 실시예 1~실시예 3을 서로 조합해서 실용화할 수도 있다.
이상, 본 발명에 대해 상세하게 설명하였지만, 본 발명은 그 요지를 벗어나지 않는 범위 내에서 여러가지 변경이 가능하다.

Claims (7)

  1. 각각이 여러개의 물리블럭으로 분할되는 여러개의 플래시메모리 디바이스를 갖는 플래시메모리카드에 있어서, 상기 플래시메모리카드를 외부 디바이스에 접속하는 커넥터, 상기 커넥터를 통해 상기 플래시메모리카드의 외부와 여러개의 플래시메모리 디바이스 사이의 데이타 전송을 제어하고, 여러개의 연속하는 논리블럭과 관련한 블럭소거 명령이 상기 커넥터를 거쳐서 입력되는 경우에 소거된 물리블럭을 포함하는 플래시메모리 디바이스에 블럭소거 명령을 각각 전송하는 데이타제어 논리회로 및 상기 커넥터를 거쳐서 입력된 여러개의 연속하는 논리블럭의 어드레스를 여러개의 플래시메모리 디바이스로 분산되도록 여러개의 플래시메모리 디바이스의 물리블럭을 위해 대응하는 어드레스에 어드레스를 할당하여 관리하고, 상기 커넥터를 거쳐서 외부에서 블럭소거 명령이 입력되면 이러한 방식으로 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스 중 적어도 2개에 칩인에이블 신호를 각각 전송하는 어드레스제어 논리회로를 포함하는 플래시메모리카드.
  2. 제1항에 있어서, 상기 어드레스제어 논리회로는 여러개의 연속하는 논리블럭의 어드레스를 여러개의 플래시메모리 디바이스의 물리블럭의 어드레스로 각각 변환하여, 여러개의 연속하는 논리블럭의 어드레스를 여러개의 플래시메모리 디바이스에 하나씩 연속적으로 할당하는 플래시메모리카드.
  3. 제1항에 있어서, 여러개의 플래시메모리 디바이스의 각각에는 고유의 ID코드가 할당되고, 블럭소거 명령이 플래시메모리 디바이스에 입력되면 ID코드를 체크하며, 입력된 ID코드가 각각의 플래시메모리 디바이스 내의 ID코드와 일치하는 경우에만 블럭소거 명령이 실행하고, 상기 어드레스제어 논리회로는 여러개의 연속적인 논리블럭과 블럭소거 명령이 외부에서 입력되면 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스에 칩인에이블 신호를 동시에 출력하며, 상기 데이타제어 논리회로는 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스에 각각 블럭소거 명령을 고유의 ID코드와 함께 송출하는 플래시메모리카드.
  4. 제2항에 있어서, 여러개의 플래시메모리 디바이스의 각각은 고유의 ID코드를 할당받고, 블럭소거 명령이 플래시메모리 디바이스에 입력되면 ID코드를 체크하며, 입력된 ID코드가 각각의 플래시메모리 디바이스 내의 ID코드와 일치하는 경우에만 블럭소거명령이 실행하고, 상기 어드레스제어 논리회로는 여러개의 연속적인 논리블럭과 관련한 블럭소거 명령이 외부에서 입력되면 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스에 칩인에이블 신호를 동시에 출력하며, 상기 데이타제어 논리회로는 소거될 물리블럭을 포함하는 여러개의 플래시메모리 디바이스에 각각 블럭소거 명령을 고유의 ID코드와 함께 송출하는 플래시메모리카드.
  5. 제1항에 있어서, 여러개의 플래시메모리 디바이스 중 적어도 하나는 파일명 및 그들이 서로 관련되도록 파일이 저장된 어드레스정보를 저장하는 파일정보 저장영역을 갖고, 상기 플래시메모리카드는 상기 어드레스제어 논리회로와 상기 데이타제어 논리회로를 제어하여 파일소거명령이 파일명과 함께 상기 커넥터로 부터 입력되면 파일정보 저장영역을 검색해서 상기한 파일명의 파일을 저장하는 영역을 소거하는 파일관리 제어수단을 또 포함하는 플래시메모리카드.
  6. 제2항에 있어서, 여러개의 플래시메모리 디바이스 중 적어도 하나는 파일명 및 그들이 서로 관련되도록 파일이 저장된 어드레스정보를 저장하는 파일정보 저장영역을 갖고, 상기 플래시메모리카드는 상기 어드레스제어 논리회로와 상기 데이타제어 논리회로를 제어하여 파일소거 명령이 파일명과 함께 상기 커넥터로 부터 입력되면 파일정보 저장영역을 검색해서 상기한 파일명의 파일을 저장하는 영역을 소거하는 파일관리 제어수단을 또 포함하는 플래시메모리카드.
  7. 제3항에 있어서, 여러개의 플래시메모리 디바이스 중 적어도 하나는 파일명 및 그들이 서로 관련되도록 파일이 저장된 어드레스정보를 저장하는 파일정보 저장영역을 갖고, 상기 플래시메모리카드는 상기 어드레스제어 논리회로와 상기 데이타제어 논리회로를 제어하여 파일소거 명령이 파일명과 함께 상기 커넥터로 부터 입력되면 파일정보 저장영역을 검색해서 상기한 파일명의 파일을 저장하는 영역을 소거하는 파일관리 제어수단을 또 포함하는 플래시메모리카드.
KR1019960006819A 1995-03-23 1996-03-14 플래시메모리카드 KR100209853B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-064001 1995-03-23
JP6400195A JPH08263361A (ja) 1995-03-23 1995-03-23 フラッシュメモリカード

Publications (2)

Publication Number Publication Date
KR960035337A KR960035337A (ko) 1996-10-24
KR100209853B1 true KR100209853B1 (ko) 1999-07-15

Family

ID=13245542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006819A KR100209853B1 (ko) 1995-03-23 1996-03-14 플래시메모리카드

Country Status (4)

Country Link
US (1) US5648929A (ko)
JP (1) JPH08263361A (ko)
KR (1) KR100209853B1 (ko)
CN (1) CN1140315A (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
US5619453A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having programmable flow control register
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
GB9606928D0 (en) 1996-04-02 1996-06-05 Memory Corp Plc Memory devices
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
JP2977023B2 (ja) * 1996-09-30 1999-11-10 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
US6034897A (en) * 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
US5920501A (en) * 1997-12-12 1999-07-06 Micron Technology, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US6182189B1 (en) 1998-01-05 2001-01-30 Intel Corporation Method and apparatus for placing a memory in a read-while-write mode
US6260103B1 (en) 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
US6088264A (en) * 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
JP4146006B2 (ja) * 1998-09-28 2008-09-03 富士通株式会社 フラッシュメモリを有する電子機器
JP2000253183A (ja) * 1999-03-03 2000-09-14 Sony Corp ネットワークシステム、端末装置及びネットワークサーバ
AU4061700A (en) * 1999-04-01 2000-10-23 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6389500B1 (en) * 1999-05-28 2002-05-14 Agere Systems Guardian Corporation Flash memory
US6118694A (en) * 1999-10-14 2000-09-12 Advanced Micro Devices, Inc. Distributing CFI devices in existing decoders
US6772273B1 (en) 2000-06-29 2004-08-03 Intel Corporation Block-level read while write method and apparatus
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US6748482B1 (en) * 2000-09-27 2004-06-08 Intel Corporation Multiple non-contiguous block erase in flash memory
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
KR100921852B1 (ko) * 2001-06-28 2009-10-13 소니 가부시끼 가이샤 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US20030225962A1 (en) * 2002-05-31 2003-12-04 Hitachi, Ltd. Memory card and memory card system
WO2004075201A1 (ja) * 2003-02-19 2004-09-02 Fujitsu Limited フラッシュメモリ
US7353323B2 (en) * 2003-03-18 2008-04-01 American Megatrends, Inc. Method, system, and computer-readable medium for updating memory devices in a computer system
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
US6906961B2 (en) * 2003-06-24 2005-06-14 Micron Technology, Inc. Erase block data splitting
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
US8504798B2 (en) * 2003-12-30 2013-08-06 Sandisk Technologies Inc. Management of non-volatile memory systems having large erase blocks
CN100433195C (zh) * 2003-12-31 2008-11-12 深圳市朗科科技股份有限公司 闪存介质数据写入方法
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
KR101344021B1 (ko) * 2007-12-24 2014-01-15 삼성전자주식회사 메모리카드 및 이를 이용한 메모리 저장 장치
FR2938670B1 (fr) * 2008-11-17 2012-02-10 Stmicroelectronics Crolles Sas Dispositif de controle de l'activite de modules d'un reseau de modules de memoire
US8572344B2 (en) * 2009-05-04 2013-10-29 Hewlett-Packard Development Company, L.P. Storage device erase command having a control field controllable by a requestor device
CN108109224B (zh) * 2016-11-24 2021-03-26 陕西航空电气有限责任公司 一种适用于航空电源系统控制器的数据记录模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224070A (en) * 1991-12-11 1993-06-29 Intel Corporation Apparatus for determining the conditions of programming circuitry used with flash EEPROM memory
US5267218A (en) * 1992-03-31 1993-11-30 Intel Corporation Nonvolatile memory card with a single power supply input
US5341330A (en) * 1992-10-30 1994-08-23 Intel Corporation Method for writing to a flash memory array during erase suspend intervals
US5301161A (en) * 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
US5363334A (en) * 1993-04-10 1994-11-08 Microchip Technology Incorporated Write protection security for memory device

Also Published As

Publication number Publication date
CN1140315A (zh) 1997-01-15
JPH08263361A (ja) 1996-10-11
US5648929A (en) 1997-07-15
KR960035337A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
KR100209853B1 (ko) 플래시메모리카드
US7404031B2 (en) Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory
US7890732B2 (en) Memory card and semiconductor device
KR100300250B1 (ko) 반도체기억장치및그데이터관리방법
US5812814A (en) Alternative flash EEPROM semiconductor memory system
US6131139A (en) Apparatus and method of simultaneously reading and writing data in a semiconductor device having a plurality of flash memories
KR100661419B1 (ko) 불휘발성 반도체 기억 장치 및 반도체 디스크 장치
KR910000958B1 (ko) 메모리 식별장치를 구비한 컴퓨터 메모리 시스템
US6798696B2 (en) Method of controlling the operation of non-volatile semiconductor memory chips
US4158227A (en) Paged memory mapping with elimination of recurrent decoding
JP3680142B2 (ja) 記憶装置及びアクセス方法
US5303201A (en) Semiconductor memory and semiconductor memory board using the same
US6263399B1 (en) Microprocessor to NAND flash interface
JP2000067574A (ja) 半導体記憶装置
US7245539B2 (en) Memory card, semiconductor device, and method of controlling semiconductor memory
JPH05204561A (ja) フラッシュメモリを記憶媒体とした半導体ディスク
US4513369A (en) Information processing system
US20060026340A1 (en) Memory card, card controller mounted on the memory card, and device for processing the memory card
US7136986B2 (en) Apparatus and method for controlling flash memories
JPH0887876A (ja) Ｎａｎｄ形フラッシュメモリｉｃカード
JP2000105725A (ja) チップイネーブル信号生成回路及びメモリ装置
US5724544A (en) IC memory card utilizing dual eeproms for image and management data
US4975872A (en) Dual port memory device with tag bit marking
KR20200060758A (ko) 메모리 어드레싱 방법 및 관련 컨트롤러, 메모리 장치 및 호스트
KR100522006B1 (ko) 비휘발성 기억장치 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020418

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee