KR100207394B1 - 디지탈 브이씨알 채널 복호화 시스템의 피포 제어 장치 - Google Patents

디지탈 브이씨알 채널 복호화 시스템의 피포 제어 장치 Download PDF

Info

Publication number
KR100207394B1
KR100207394B1 KR1019950038073A KR19950038073A KR100207394B1 KR 100207394 B1 KR100207394 B1 KR 100207394B1 KR 1019950038073 A KR1019950038073 A KR 1019950038073A KR 19950038073 A KR19950038073 A KR 19950038073A KR 100207394 B1 KR100207394 B1 KR 100207394B1
Authority
KR
South Korea
Prior art keywords
fifos
rate
image data
data storage
bit rate
Prior art date
Application number
KR1019950038073A
Other languages
English (en)
Other versions
KR970023215A (ko
Inventor
조동일
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019950038073A priority Critical patent/KR100207394B1/ko
Publication of KR970023215A publication Critical patent/KR970023215A/ko
Application granted granted Critical
Publication of KR100207394B1 publication Critical patent/KR100207394B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 디지탈 VCR의 재생된 가변 비트율의 영상 데이타열을 고정 비트율로 변환하는 채널 디코딩 시스템의 FIFO 제어 장치에 관한 것으로, 상기 재생된 가변 비트율의 영상 데이터를 저장한후, 이를 출력하는 것으로, 병렬로 연결된 제1, 제2 및, 제3FIFO(16,17,18); 상기 병렬로 연결된 제1, 제2 및, 제3FIFO(16,17,18) 각각의 저장율로 부터, 상기 제1, 제2 및, 제3FIFO(16,17,18)의 총 데이타 저장율을 연산하고, 상기 총데이터 저장율에 따라 상기 제1, 제2 및, 제3FIFO(16,17,18)의 데이타 출력 비트율이 가변되게 조절하여 상기 제1, 제2 및 제3FIFO(16,17,18)의 총 데이타 저장율이 일정하도록 제어하는 제어부(20)를 구비하여 구성함을 특징으로 한다.

Description

디지탈 브이 씨 알 채널 복호화 시스템의 피포 제어 장치
제1도는 일반적인 디지탈 VCR의 기록 및 재생 장치를 나타낸 개략 구성도.
제2도는 종래의 채널 복호화 시스템을 나타낸 블럭 구성도.
제3도는 본 발명의 바람직한 실시예를 나타내는 세부 구성도.
* 도면의 주요부분에 대한 부호의 설명
16,17,18 : FIFO 20 : 제어부
본 발명은 재생된 영상 데이타의 오류를 검출하거나 정정하여 올바른 영상 데이타열로 복원해주는 디지탈(digital) VCR(Video Cassette Recoder)의 채널 복호화 시스템에 있어서, 특히 가변 비트율의 영상 데이타열을 고정 비트율로 변환하는 FIFO(First Input First Output)을 제어하기 위한 FIFO 제어 장치에 관한 것이다.
일반적으로 VCR은 비디오 신호의 기록 및 재생, 다른 테이프의 녹화 및 재생, 부재시 녹화, 카메라 녹화등의 사용되는 기기로서, 1956년 미국의 AMPEX사가 세계 최초로 회전 헤드 방식에 의한 방송용 VCR을 개발한 이래 VCR 기술은 정밀 기계 가공과 반도체 기술의 비약적인 발전에 힘입어 오늘날에 이르고 있다.
또한 최근에는 영상 신호의 전송이 있어서, 아날로그(analog)로 전송하는 것보다 디지탈로 전송하는것이 훨씬 더 좋은 회질을 유지할 수 있다는 사실 때문에, 아날로그 영상 신호를 디지탈로 변환하여 전송하고 기록하며 재생하는 디지탈 VCR의 개발이 한창 진행중이다.
제1도는 일반적인 디지탈 VCR의 기록 및 재생 장치를 나타낸 개략 구성도로서, 이에 대해 설명하면 다음과 같다.
먼저, 압축된 영상 데이타 스트림(stream)이 채널 코딩부(100)에 제공되면 채널 코딩부(100)는 영상 데이타 스트림을 병렬로 변환한뒤, 영상 데이타에 동기 신호(SYNC) 신호, ID(Indication), 패리티 비트등을 부가한후 이를 다시 직렬 스트림으로 변화하여 기록 등화기(110)에 제공한다.
기록 등화기(110)는 영상 데이타의 비선형 왜곡을 보상하여 증폭부(120)에 제공하고 증폭부(120)에 의해 증폭된 영상 데이타는 다시 기록 헤드(130)에 의해 테이프(140)에 기록된다.
테이프(140)에 기록된 영상 데이타는 재생 헤드(150)에 의해 재생된후 증폭기(160)에 의해 증폭되어 재생 등화/클럭 발생부(170)에 제공된다.
이때, 재생 헤드(150)는 데크부(180)의 제어에 의해 구동되는데, 데크부(180)는 후술할 채널 디코딩부(190)로 부터 제공되는 속도 제어 신호에 의해 재생 헤드(150)의 재생 속도를 제어한다.
한편, 재생 등화/클럭 발생부(170)는 영상 데이타를 적분하고 진폭/위상 등화를 통해 영상 데이타의 선형 왜곡을 보상하며 시스템 운영을 위한 기준 클럭을 발생하여 채널 디코딩부(190)에 제공한다.
채널 디코딩부(190)는 재생된 영상 데이타 스트림을 병렬로 변환하여 오류검출 및 오류 정정을 수행하는 한편, 가변 비트율의 영상 데이타를 고정 비트율로 변환하되, 재생 등화/클럭 발생부(170)로 부터 제공되는 영상 데이타량을 검출하여 재생되는 영상 데이타량을 조절하기 위한 속도 제어 신호를 데크부(180)에 제공하는 한편, 병렬 영상 데이타를 다시 직렬 영상 데이타 스트림으로 변환하여 압축된 영상 데이타를 신장시키는 영상 디코딩 장치(도면에 도시하지 않았음)로 전송한다.
상술한 디지탈 VCR에 있어서, 본 발명에 관련되는 채널 디코딩부(190)에 대한 종래 기술을 제2도를 참조하여 보다 상세히 설명하면 다음과 같다.
재생 등화/클럭 발생부(170)의 직렬 영상 데이타 스트림이 채널 디코딩부(190)에 제공되면 채널 디코딩부(190)의 직렬/병렬 변환부(11)는 직렬 영상 데이타 스트림을 10비트의 병렬로 변환하여 10 TO 8 변환부(12)에 제공하고 10 TO 8 변환부(12)는 10비트 병렬 영상 데이타를 다시 8비트로 변환한다.
10 TO 8 변환부(12)에서 출력한 영상 데이타는 병렬로 구성된 두개의 램(13,14)에 프레임 단위로 교번적으로 저장된후 오류 정정부(15)에 제공되고, 오류 정정부(15)는 영상 데이타에 부가된 동기 신호(SYNC) 및 ID를 제거하는 한편 에러를 검출하거나 정정한후 에러 정정된 영상 데이타를 병렬로 이루어진 FIFO(16,17,18)에 제공한다.
따라서 FIFO(16,17,18)는 영상 데이타를 일시 저장한후 병렬/직렬 변환부(19)에 고정 비트율로 제공하며, 병렬/직렬 변환부(19)는 병렬 영상 데이타를 직렬로 변환하여 상술한 영상 디코딩 장치로 전송한다.
이때, 제어부(20)는 FIFO(16,17,18)의 저장율을 검출한후 FIFO(16,17,18)의 저장율이 FIFO(16,17,18)의 총 저장 용량의 2/3이상이면 데크부(180)에 재생 영상 데이타량을 조절하기 위한 속도 제어 신호를 제공한다. 데크부(180)는 제어부(20)의 제어신호에 의해 재생 헤드(150)의 구동 속도를 늦추도록 제어함으로서 영상 데이타의 재생량이 줄어들도록 하여, 결과적으로 FIFO(16,17,18)에 제공되는 영상 데이타량이 줄어들도록 한다.
반면, 제어부(20)는 FIFO(16,17,18)의 저장율이 FIFO(16,17,18)의 총 저장 용량의 1/3미만이면 데크부(180)에 재생 영상 데이타량을 조절하기 위한 속도 제어 신호를 제공하고, 데크부(180)는 제어부(20)의 제어 신호에 의해 재생 헤드(150)의 구동 속도를 가속시키도록 제어함으로서 영상 데이타의 재생량이 늘어나도록하며 결과적으로 FIFO(16,17,18)에 제공되는 영상 데이타량이 많아지도록 한다.
따라서 제어부(20)의 제어에 의해 FIFO(16,17,18)의 저장율은 항상 일정하게 된다.
그러나 상술한 종래의 디지탈 VCR은 FIFO(16,17,18)의 저장율을 일정하게 하기 위하여 재생 헤드(150)를 제어하여 재생되는 영상 데이타의 데이타량을 조절함으로서 영상 데이타의 재생 속도가 가변되고, 그 결과로 재생 등화/클럭 발생부(170)에서 발생되는 시스템 운영을 위한 기준 클럭이 가변하게 되어 시스템 전체가 불안정 하게 되는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로, FIFO의 저장율이 일정하도록 제어하되, FIFO의 영상 데이타 출력 비트율을 조절함으로서 시스템 불안정을 해소할수 있는 디지탈 VCR의 채널 복호화 시스템의 피포 제어 장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 디지탈 VCR의 재생된 가변 비트율의 영상 데이타열을 고정 비트율로 변환하는 채널 디코딩 시스템의 FIFO 제어 장치에 있어서; 상기 재생된 가변 비트율의 영상 데이터를 저장한후, 이를 출력하는 것으로, 병렬로 연결된 제1, 제2 및, 제3FIFO; 상기 병렬로 연결된 제1, 제2 및, 제3FIFO 각각의 저장율로 부터, 상기 제1, 제2 및, 제3FIFO의 총 데이타 저장율을 연산하고, 상기 총데이터 저장율에 따라 상기 제1, 제2 및, 제3FIFO의 데이타 출력 비트율이 가변되게 조절하여 상기 제1, 제2 및 제3FIFO의 총 데이타 저장율이 일정하도록 제어하는 제어부를 구비하여 구성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도는 본 발명의 바람직한 실시예를 나타내는 상세 구성도로서, 본 발명의 바람직한 실시예는 제2도에 도시된 종래의 채널 디코딩부에 있어서, 영상 데이타를 일시 저장한후 출력하는 FIFO(16,17,18)의 영상 데이타 저장율이 일정하도록 제어한다는 점에서 실질적으로 동일하다 할 수 있으나, 가장 특징적인 다른점은 FIFO(16,17,18)의 저장율을 제어하되 FIFO의 출력 비트율을 가변시킴으로서, FIFO의 저장율이 일정하게 조절되도록 제어한다는 것이다.
제3도를 참조하면 본 발명의 바람직한 실시예에서는 상술한 종래의 채널 디코딩부를 도시한 제2도와 같이 실질적으로 동일한 기능을 수행하는 동일 구성 부재들에 대해서는 이해를 쉽게 하기 위하여 동일 참조 번호로서 도시하였다. 다만 제3도에 있어서, 제어부(20)는 비록 동일 참조 번호로 도시되었으나 FIFO(16,17,18)의 저장율에 따라 FIFO의 출력 비트율이 가변되도록 제어하는 기능이 새로히 부가된 점과, 본 발명의 바람직한 실시예를 상세히 설명하기 위해 좀더 세부적인 구성이 추가된점이 새롭다 할 것이다.
따라서 기타 다른 구성 부재들에 대해서는 이미 앞에서 상세히 설명하였으므로 본 발명의 바람직한 실시예에서는 새로히 부가되는 구성 부재들의 기능 및 작용을 중심으로 설명하고자 한다.
제3도에 있어서, 제어부(20)는 라인(C1)을 통해 병렬로 구성된 FIFO(16,17,18) 각각의 저장율을 검색하고, 라인(C2)을 통해 FIFO(16,17,18)에 고정주파수의 라이트(write) 클럭(WK)을 제공하며, 라인(C3)을 통해 FIFO(16,17,18)에 가변 주파수의 리드(read) 클럭(RK)을 제공한다.
상기와 같이 구성된 본 발명의 바람직한 실시예에 대한 동작 설명은 다음과 같다.
먼저, 제어부(20)는 라인(C2)을 통해 FIFO(16,17,18)에 고정 주파수의 라이트 클럭(WK)을 제공하여 오류 정정부(16)로 부터 제공되는 영상 데이타가 FIFO(16,17,18)에 고정 비트율로 저장되도록 하면서, 라인(C1)을 통해 FIFO(16,17,18) 각각의 영상 데이타 저장율을 검출하고, FIFO(16,17,18) 각각의 영상 데이타 저장율로 부터 FIFO(16,17,18)의 총 데이타 저장율을 체크한다. FIFO(16,17,18)의 총 데이타 저장율 체크 결과, 3개의 FIFO(16,17,18)의 총 데이타 저장율이 총 데이타 저장 용량의 2/3 이상이면 제어부(20)는 라인(C3)을 통해 FIFO(16,17,18)에 가변 주파수의 리드 클럭을 제공하되, 기준 주파수 보다 높은 주파수 리드 클럭을 FIFO(16,17,18)에 제공하며 FIFO(16,17,18)의 영상 데이타 출력 비트율이 평균 출력 비트율보다 높도록 한다.
따라서 3개의 FIFO(16,17,18)의 총 데이타 저장율이 총 데이타 저장 용량의 2/3 이상이 되면, FIFO(16,17,18)에 제공되는 영상 데이타의 저장 속도보다 FIFO(16,17,18)의 데이타 출력 속도가 더 빠르기 때문에 FIFO(16,17,18)의 저장율이 낮아지게 된다.
반면, FIFO(16,17,18)의 총 데이타 저장율 체크 결과, 3개의 FIFO(16,17,18)의 총 데이타 저장율이 총 데이타 저장 용량의 1/3 미만이면 제어부(20)는 라인(C3)을 통해 FIFO(16,17,18)에 가변주파수의 리드 클럭을 제공하되, 기준 주파수 보다 낮은 주파수의 리드 클럭을 FIFO(16,17,18)에 제공하여 FIFO(16,17,18)의 영상 데이타 출력 비트율이 평균 출력 비트율보다 낮도록 한다.
따라서 3개의 FIFO(16,17,18)의 총 데이타 저장율이 총 데이타 저장 용량의 1/3 미만이 되면, FIFO(16,17,18)에 제공되는 영상 데이타의 저장 속도보다 FIFO(16,17,18)의 데이타 출력 속도가 더 느리기 때문에 FIFO(16,17,18)의 저장율이 높아지게 된다.
이때 상술한 기준 주파수와, FIFO(16,17,18)의 총 데이타 저장율이 총 데이타 저장 용량의 2/3일때 라인(C3)상의 리드 클럭 주파수 및, FIFO(16,17,18)의 총 데이타 저장율이 총 데이타 저장 용량의 1/3 미만일때 라인(C3)상의 리드 클럭 주파수는 각각 실험등을 통하여 적절한 주파수를 결정한다.
상술한 바와 같이 본 발명은 FIFO의 영상 데이타 출력 비트율을 조절하여 FIFO의 저장 용량이 일정하게 유지되게 함으로서 시스템의 불안정을 해소할수 효과가 있다.

Claims (1)

  1. 디지탈 VCR의 재생된 가변 비트율의 영상 데이타열을 고정 비트율로 변환하는 채널 디코딩 시스템의 FIFO 제어 장치에 있어서: 상기 재생된 가변 비트율의 영상 데이터를 저장한후, 이를 출력하는 것으로, 병렬로 연결된 제1, 제2 및, 제3FIFO(16,17,18); 상기 병렬로 연결된 제1, 제2 및, 제3FIFO(16,17,18) 각각의 저장율로 부터, 상기 제1, 제2 및, 제3FIFO(16,17,18)의 총데이타 저장율을 연산하고, 상기 총데이터 저장율에 따라 상기 제1, 제2 및, 제3FIFO(16,17,18)의 데이타 출력 비트율이 가변되게 조절하여 상기 제1, 제2 및 제3FIFO(16,17,18)의 총 데이타 저장율이 일정하도록 제어하는 제어부(20)를 구비한 채널 디코딩 시스템의 FIFO 제어장치.
KR1019950038073A 1995-10-30 1995-10-30 디지탈 브이씨알 채널 복호화 시스템의 피포 제어 장치 KR100207394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038073A KR100207394B1 (ko) 1995-10-30 1995-10-30 디지탈 브이씨알 채널 복호화 시스템의 피포 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038073A KR100207394B1 (ko) 1995-10-30 1995-10-30 디지탈 브이씨알 채널 복호화 시스템의 피포 제어 장치

Publications (2)

Publication Number Publication Date
KR970023215A KR970023215A (ko) 1997-05-30
KR100207394B1 true KR100207394B1 (ko) 1999-07-15

Family

ID=19431916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038073A KR100207394B1 (ko) 1995-10-30 1995-10-30 디지탈 브이씨알 채널 복호화 시스템의 피포 제어 장치

Country Status (1)

Country Link
KR (1) KR100207394B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964671B1 (ko) 2003-05-23 2010-06-22 엘지전자 주식회사 디지털 비디오 스트림 재생 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964671B1 (ko) 2003-05-23 2010-06-22 엘지전자 주식회사 디지털 비디오 스트림 재생 방법

Also Published As

Publication number Publication date
KR970023215A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
USRE41611E1 (en) Apparatus and method for recording or reproducing digital data using speed information
US5671095A (en) Digital transmission signal processing system and recording/reproducing system
US7010216B2 (en) Data recording and reproducing apparatus having a data transfer device selectively transferring data between multiple data recording and reproducing devices
US4772959A (en) Digital signal recording and reproducing apparatus
EP0823817B1 (en) Magnetic reproducing method and magnetic reproducing apparatus
KR0170261B1 (ko) 최적 기록/재생장치
KR100207394B1 (ko) 디지탈 브이씨알 채널 복호화 시스템의 피포 제어 장치
US5523896A (en) Variable speed reproducing apparatus for a digital video cassette recorder
US5428485A (en) Video tape recorder with PCM audio recording with device for detecting irregularities in the video signal
KR960016895B1 (ko) 브이씨알의 기록재생 속도 가변회로
US5101394A (en) Data reproducing apparatus
KR100197365B1 (ko) 디지탈 브이 씨 알의 배속 재생을 위한 영상 데이타 기록 장치
KR100207386B1 (ko) 시간 압축 주문형 비디오 카세트 레코더의 시간 신장 장치
US5784520A (en) Audio signal reproducing apparatus
KR0136412B1 (ko) 디브이씨알(dvcr)의 멀티-비트 비율 입력 기록/재생장치
KR0159383B1 (ko) 디지탈 브이씨알의 버퍼 메모리 모듈 제어 장치
JPH0479588A (ja) ディジタル情報受信装置
KR100209795B1 (ko) 디지탈 브이 씨 알의 다채널 기록 장치
KR0174856B1 (ko) 디지탈 비디오 디스크용 모터 회전속도 제어장치
JP3123050B2 (ja) 記録装置
JPS62150562A (ja) ディジタル信号記録再生装置
KR100189900B1 (ko) 디스크 시스템에서의 3배속 재생 방법 및 장치
JP3293600B2 (ja) ディジタル情報記録再生装置、受信記録再生装置及びその方法
JP2001118337A (ja) ドロップアウト検出方法及び信号再生装置
JP3496358B2 (ja) デジタル信号記録装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee