KR100206581B1

KR100206581B1 - 액정 표시 장치용 계조 전압 발생회로

Info

Publication number: KR100206581B1
Application number: KR1019960079340A
Authority: KR
Inventors: 권선영
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1999-07-01
Also published as: KR19980059992A

Abstract

이 발명은 액정 표시 장치(LCD : Liquid Crystal Display)용 계조 전압 발생회로(gray voltage generator)에 관한 것으로서, 스위칭용 버퍼를 사용하지 않고 하나의 저항열을 이용하여 계조 전압을 생성시키며, 두 개의 가변저항을 이용하여 계조전압의 범위의 조정과 전체 레벨의 시프트가 가능하도록 하여 크로스 토크의 보상과 킥백 전압에 의한 영향을 보상할 수 있도록 한다.

Description

액정 표시 장치용 계조 전압 발생회로

이 발명은 액정 표시 장치(LCD : Liquid Crystal Display)용 계조 전압 발생회로(gray voltage generator)에 관한 것으로서, 더욱 상세하게 말하자면 하나의 전압 분배기(voltage divider)를 이용하여 킥백 전압(kickback voltage)의 보상을 가능하도록 하는 계조 전압 발생회로에 관한 것이다.

이 발명의 계조 전압 발생회로는 특히 박막 트랜지스터(TFT: Thin Film Transistor)액정 표시 장치에 적용된다.

상기 박막 트랜지스터 액정 표시 앙치(TFT LCD)의 화질에 악영향을 미치는 요소 중에는 크로스 토크(crosstalk)와 플리커(flicker)가 대표적이다.

상기 크로스 토크는 액정 패널 상의 대향 전극에 인가되는 공통 전극 전압의 왜곡에 의해 발생하며, 플리커는 게이트 오프 구간에서 화소 전극 전압이 게이트 온 구간에 비해 킥백 전압만큼 떨어져서 액정층에 프레임(frame)별로 다른 전압이 인가되어 발생한다. 게이트 온 구간에서 화소 전극 전압이 킥백 전압만큼 떨어지는 것은 박막 트랜지스터 주위의 기생 커패시턴스로 인한 것이며, 이것은 액정층에 직류 스트레스를 주어 잔상이나 액정 열화를 일으킨다. 따라서, 플리커를 없애기 위해서는 킥백 전압이 발생하지 않도록 해야 하나,박막 트랜지스터 액정 표시 장치의 구조상 기생 커패시턴스를 완전히 없애는 것은 불가능하므로, 어느 정도의 킥백 전압을 감수해야 한다. 플리커를 최소화하기 위해서는 킥백 전압을 감안하여 화소 전극 전압을 미리 보상해야 한다.

도1에는 일반적인 박막 트랜지스터 액정 표시 장치가 도시되어 있으며, 도2에는 상기 도1에 도시된 계조 전압 발생부(14)가 보다 상세하게 도시되어 있다.

도1을 참조하면, 일반적인 박막 트랜지스터 액정 표시 장치는 인터페이스부(11), DC/DC 컨버터(12), Vcom/VcomB 발생부(13), 계조 전압 발생부(14), 버퍼부(15), Von/Voff 발생부(16), 게이트 구동부(17), 소스 구동부(18) 및 액정 패널(19)로 구성된다. 상기 인터페이스부(11)는 전원전압(VDD), 색신호(RGB), 동기신호(Hsync, Vsync) 및 클럭신호(Mclk)를 입력받아 상기 색신호(RGB)를 파형정형하고, 액정 패널(19)의 구동에 필요한 타이밍 제어신호를 생성한다. 상기 DC/DC컨버터(12)는 상기 인터페이스부(11)의 전원전압(VDD)으로부터 액정 표시 장치의 내부 모듈에서 필요로 하는 각종 직류 전압을 생성하며, 버퍼부(15)는 인터페이스부(11)로부터 액정 패널의 게이트 라인를 구동하는 데 관련된 신호를 입력받아 게이트 구동부(17)에 출력한다. 상기 Vcom/VcomB 발생부(13)는 상기 DC/DC 컨버터(12)에서 출력되는 직류 전압을 이용하여 공통 전극 전압(Vcom)과 그의 반전 전압(VcomB)을 생성한다. 계조 전압 발생부(14)는 상기 Vcom/VcomB 발생부(13)의 출력과 액정 패널(19)에서 제공되는 공통 전극 전압 피트백 성분을 이용하여 계조전압을 생성하며, 이 생성된 계조전압을 소스 구동부(18)에 재공한다. Von/Voff 발생부(16)는 상기 DC/DC 컨버터(12)와 Vcom/VcomB 발생부(13)의 출력을 이용하여 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 생성하며, 상기 게이트 온 전압 및 게이트 오프 전압(Von,Voff)을 게이트 구동부(17)에 출력한다. 게이트 구동부(17)는 매 프레임(frame)마다 액정 패널(19)의 각 게이트 라인에 게이트 온 전압(Von)을 순차적으로 인가하며, 상기 소스 구동부(18)는 인터페이스부(11)에서 출력되는 색신호에 따라 상기 계조전압 발생부(14)의 계조전압을 선택하며, 이 선택된 계조전압을 상기 액정 패널(19) 상의 각 데이터 라인에 인가한다.

도2를 참조하면, 계조전압 발생부(14)는 레벨 시프트 회로(21), 2개의 저항 열로 이루어지는 전압 분배기(22) 및 버퍼(23)로 구성된다.

상기 레벨 시프트 회로(21)는 공통 전극 전압 피드백을 입력받아 이에 의거하여 레벨 시프트된 기준전위를 생성한다. 상기 레벨 시프트 회로(21)에서 출력되는 기준전위는 두 개의 저항열의 양단에 인가되며, 각 저항열은 직렬 연결된 다수의 저항으로 구성된다. 각 저항에서의 전위는 버퍼(23)에 제공되고, 버퍼(23)는 소정의 스위칭 동작을 통해 다수의 계조전압(VG1∼VGn)을 생성한다. 이때, 상기 버퍼(23)는 공통 전극 전압의 전위에 따라 두 개의 저항열에서 제공되는 전위를 교대로 선택한다.

도3에는 공통 전극 전압(Vcom)과 공통 전극 전압 피드백 성분과 다수의 계조 전압의 파형이 도시되어 있다. 상기 도3을 참조하면, 각 계조전압은 상기 공통 전극 전압 피드백 성분의 파형을 추종하며, 공통 전극 전압(Vcom)의 두 개의 상태를 가짐을 알 수 있다. 공통 전극 전압 및 그의 피드백 성분이 두 개의 상태 사이를 스윙(swing)하며, 각 상태에서의 계조전압도 달라지므로, 전압 분배기(22)에 두 개의 저항열이 사용되었다.

도4에는 킥백 전압에 의한 영향을 보상하기 위한 데이터 전압의 파형이 도시되어 있다. 상기 도4를 참조하면, 데이터 전압은 화소 전압에 비해 킥백 전압(△vk)만큼 높게 설정된다. 상기 데이터 전압은 게이트 온 구간에서 소스 구동부로부터 액정 패널 상의 데이터 라인에 인가되는 전압이며, 상기 화소 전압은 게이트 오프 구간에서 액정층의 화소전극 에서의 전압이다. 즉, 계조 전압 발생부에서는 킥백 전압만큼 더 높도록 계조전압이 설정된다.

그러나, 캑백 전압을 보상한 계조전압을 발생시키기 위해서는 종래의 액정표시 장치에 두 개의 저항열이 사용되어야 할 뿐 아니라 공통 전극 전압의 각 상태에서 상기 두 저항열의 전위를 교대로 선택하기 위한 스위칭용 버퍼가 필요하다.

이 발명은 상기한 바와 같은 종래의 기술적 배경 하에 도출된 것으로서, 공통 전극 전압 피드백 성분을 스위칭 회로와 직류 커플링 회로를 이용하여 상기 피드백 성분의 왜곡분을 유지하면서 1개의 저항열 만으로 킥백 전압으로 인한 영향이 보상되도록 하는 계조 전압 발생회로를 제공하는 데 있다.

제1도는 일반적인 액정 표시 장치의 구성도.

제2도는 상기 제1도에 도시된 계조전압 발생부의 상세 회로.

제3도는 계조전압, 공통전극 전압 및 그의 피드백 사이의 관계를 설명하는 파형.

제4도는 공통전극 전압, 데이터 전압 및 화소전압을 이용하여 킥백 전압을 설명하는 파형.

제5도는 이 발명의 실시예에 따른 액정 표시 장치용 계조 전압 발생회로.

제6도는 상기 제5도에 도시된 회로에서 사용되는 주요 신호의 파형.

상기한 목적을 달성하기 위하여, 이 발명에 따른 액정 표시 장치용 계조 전압 발생회로는, 다수의 직렬 연결된 저항으로 구성되며, 각 저항의 접점의 전위를 계조 전압으로서 제공하는 저항열; 상기 저항열의 양단에 연결되며, 상기 양단으로 인가되는 상위 기준 전위와 하위 기준 전위 사이의 전위차를 일정하게 유지시키는 커패시터; 공통 전극 전압 반전신호에 의해 결정되는 제1구간 동안 공통 전극 전압 피드백 신호의 하이레벨을 상기 상위 기준 전위로서 인가하며, 상기 공통 전극 전압 반전신호에 의해 결정되는 제2구간 동안 공통 전극 전압 피드백 신호의 로우레벨을 상기 하위 기준 전위로서 인가하는 스위칭 수단; 상기 제1구간 동안 상기 하위 기준 전위의 직류 레벨을 결정하여 상기 상위 기준 전위와 하위 기준 전위의 전위차를 조정하는 제1레벨 조정수단; 및 상기 제2구간 동안 상기 하위 기준 전위의 직류 레벨을 결정하는 제2레벨 조정수단을 포함한다.

상기한 이 발명에 따르면, 상기 제1구간에서 공통 전극 전압 피드백 신호의 하이레벨이 상위 기준 전위로서 저항열에 인가되고, 하위 기준 전위는 상기 제1레벨 조정수단에 의해 결정된다. 이에 따라, 제1구간에서는 상위 기준 전위와 하위 기준 전위가 공통 전극 전압 피드백 신호의 하이레벨 파형을 추종하며, 상기 두 기준 전위의 전위차는 제1레벨 조정수단에 의해 결정된다. 또한, 제2구간에서는 공통 전극 전압 피드백 신호의 로우레벨이 하위 기준 전위로서 인가되며, 커패시터에 의해 두 기준 전위의 전위차는 일정하게 유지되므로, 상기 상위 기준 전위와 하위 기준 전위는 공통 전극 전압 피드백 신호의 로우레벨 파형을 추종한다. 그리고, 상기 하위 기준 전위의 직류 레벨은 제2레벨 조정 수단에 의해 결정된다.

따라서, 상기 제1구간에서 상기 제1레벨 조정수단에 의해 두 기준 전위의 전위차가 조정될 수 있으며, 상기 제2구간에서 상기 제2레벨 조정수단에 의해 상기 두 기준전위의 레벨 시프트가 가능하다.

계조 전압은 상기 두 기준전위에 의거하여 생성되고, 계조 전압의 파형은 상기 공통 전극 전압 피드백 신호의 파형을 추종하므로 크로스 토크의 감소가 달성된다. 그리고, 상기 제1 및 제2레벨 조정수단에 의해 계조 전압의 범위 및 전체 레벨의 시프트가 가능하므로 킥백 전압에 의한 영향이 보상될 수 있다.

상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.

도5는 이 발명의 실시예에 따른 액정 표시 장치용 계조 전압 발생회로이고, 도6은 상기 도5에 도시된 회로에서 사용되는 주요 신호의 파형이다.

먼저, 도5를 참조하여 이 발명의 실시예에 따른 계조 전압 발생회로의 구성을 설명한다.

상기 도5에 도시되어 있듯이, P1, P2, P3는 피모스 트랜지스터(PMOS transistor) 이며, N1 엔모스 트랜지스터이다. 두 드랜지스터(P1, N1)의 각 게이트는 서로 연결되며, 소스도 서로 연결된다. 상기 두 트랜시스터(P1, N1)의 공통 게이트에는 공통 전극 전압의 반전신호(VcomB)가 인가되며, 상기 공통 소스에는 공통 전극 전압의 피드백 신호(Vcom 피드백)가 인가된다. 상기 Vcom 피드백은 액정 패널에서 검출되며, 도6에 도시된 바와 같이 왜곡된 하이레벨과 로우레벨을 가진다. 상기 트랜지스터(p2)의 게이트에는 두 트랜지스터(P1, N1)와 게이트와 마찬가지로 공통 전극 전압의 반전신호가 인가되며, 소스에는 전원전압(VDD)이 인가된다.

상기 트랜지스터(P2)의 드레인에는 일단이 접지된 가변저항(VR1)이 연결된다. 트랜지스터(P3)의 소스에는 전원전압이 인가되고, 게이트에는 공통 전극 전압 신호(Vcom)가 인가되며, 드레인에는 일단이 접지된 가변저항(VR2)이 연결된다.

트랜지스터(N1)의 드레인과 상기 가변저항(VR2) 사이에는 커패시터(C2)가 연결되며, 상기 트랜지스터(P1)의 드레인과 가변저항(VR1) 사이에도 커패시터(C1)가 연결된다. 상기 커패시터(C1)의 양단에는 직렬 연결된 다수의 저항(R1∼Rn-1)으로 구성되는 저항열이 연결된다. 이후의 명세서에서는 상기 커패시터(C1)의 양단 전위를 상위 기준 전위(VGH)와 하위 기준 전위(VGL)로 명명된다. 상기 상위 기준 전위(VGH)와 하위 기준 전위(VGL)의 전위차를 상기 저항열의 각 저항(R1∼Rn-1)은 분배하며, 각 분배된 전압은 계조 전압 (VG1∼VGn)으로서 소스 구동부(도시하지 않음)에 출력된다.

다음으로, 도6의 파형도를 참조하여 상기 설명된 계조 전압 발생회로의 동작을 설명한다.

도6에 도시된 바와 같이 공통 전극 전압 신호(Vcom)와 그의 반전 신호(VcomB)는 서로 위상이 반대이며, Vcom 피드백은 공통 전극 전압 신호(Vcom)와 위상이 동일하다. 또한, 상기 공통 전극 전압 신호(Vcom)는 구형파이며, 두 개의 상태를 가진다.

먼저, 공통 전극 전압의 반전신호(VcomB)가 로우레벨인 구간(t1)을 설명한다.이 구간(t1)에서는 게이트-소스 전압이 음의 값이므로 두 트랜지스터(P1, P2)가 턴온된다. 또한, 동일한 조건에서 엔모스 트랜지스터(N1)는 턴오프되며, 게이트-소스 전압이 0이므로 트랜지스터(P3)는 턴오프된다.

상기한 바이어스 조건 하에서 전원전압(VDD)-트랜지스터(P2)-가변저항(VR1)-접지로 구성되는 전류 경로가 형성되며, Vcom 피드백의 하이레벨은 트랜지스터(P1)를 거쳐 상위 기준 전위(VGH)로서 제공된다. 한편, 상기 가변저항(VR1)은 전원전압과 접지(GND) 사이의 전위를 분배한다.

상기 상위 기준 전위(VGH)는 커패시터(C1)를 통해 커플링(coupling)되며, 이 전위는 가변저항(VR1)에 의해 분배된 전위와 결합하여 하위 기준 전위로서 제공된다. 상기 구간(t1)에서 상위 기준 전위(VGH)는,도6에 도시된 바와 같이, VGH1이며, 이 파형은 Vcom 피드백의 하이레벨의 파형을 추종한다. 상기 하위 기준 전위(VGL)은, 도6에 도시된 바와 같이, VGL1이며, 그 파형은 상기 상위 기준 전위(VGH)의 그것과 동일하다. 다만, 상기 하위 기준 전위(VGL)의 직류 레벨은 가변저항(VR1)에 의해 결정된다.

이때, 상기 커패시터(C1)의 양단 전압은 상기 두 기준 전위(VGH, VGL)의 전위차(△V)이며, △V=VGH1-VGL1으로 표현된다. 그리고, 상기 전위차(△V)에 해당하는 전압은 저항열(RU∼Rn-1)에 의해 분배되어 n개의 계조 전압(VG1∼VGn)이 생성된다.

상기 계조 전압(VG1∼VGn)은 도6에 도시된 상위 기준 전위(VGH1)와 하위 기준 전위(VGL1)의 전위차에 근거하여 생성되므로, 그 파형은 Vcom피드백을 추종한다. 따라서, 액정 패널에서 발생하는 공통 전극 전압의 왜곡 성분이 계조 전압에 반영되므로, 크로스 토크가 보상될 수 있다. 또한, 가변저항(VR1)의 조정을 통해 하위 기준 전위(VGL1)가 제어될 수 있으므로, 두 기준 전위의 전위차(△V )가 조정될 수 있다. 상기 전위차(△V)는 계조 전압(VG1~VGn)의 범위를 결정하므로, 상기 전위차(△V)의 조정을 통해 킥백 전압으로 인한 영향을 보상할 수 있다.

다음으로, 상기 공통 전극 전압의 반전신호(VcomB)가 하이레벨인 구간(t2)에 대하여 설명한다.

상기 구간(t2)에서는 두 트랜지스터(P1, P2)가 턴오프되고, 엔모스 트랜지스터(N1)와 트랜지스터(P3)가 턴온된다. 이러한 바이어스 조건 하에서는 전원전압(VDD)-트랜지스터(P3)-가변저항(VR2)-접지로 구성되는 전류 경로가 형성되며, Vcom피드백의 로우레벨은 엔모스 트랜지스터(N1)를 거쳐 커패시터(C2)를 통해 커플링(coupling)된다. 이때, 커패시터(C2)와 가변저항(VR2)의 접점에서 가변저항(VR2)에 의한 직류 레벨이 상기 Vcom 피드백의 로우레벨과 결합하며, 이 전위가 하위 기준전위(VGL)로서 제공된다. 상기 구간(t2)에서 하위 기준 전위(VGL)는, 도6에 도시된 바와 같이, VGL2이다. 여기서, 상기 VGL2의 직류 레벨은 가변저항(VR2)에 의해 조정될 수 있다. 한편, 커패시터(C1)의 양단에는 △V가 유지되고 있으므로, 상위 기준 전위(VGH)는 VGH=△V + VGL2로 표현되며, 도6에 도시된 바와 같이, 상기 구간(t2)에서 상위 기준 전위(VGH)는 VGH2이다. 또한, 커패시터(C1)에 의해 상기 하위 기준 전위(VGL2)가 커플링되므로, 상기 상위 기준 전위(VGH2)의 파형은 상기 하위 기준 전위(VGL2)의 파형을 추종한다. 저항열을 구성하는 다수의 저항(R1~Rn-1)은 상기 두 기준 전위(VGH2, VGL2)의 전위차에 해당하는 전압을 n개의 레벨로 분배하며, 각 분배된 전압을 계조 전압(VG1~VGn)으로서 소스 구동부에 출력한다.

상기 구간(t2)에서는 가변저항(VR2)에 의해 하위 기준 전위(VGL2)가 조정되며, 상기 상위 기준 전위(VGH2)와 하위 기준 전위(VGL2)는 커패시터(C1)에 의해 일정 전위차(△V)를 유지하고 있으므로, 계조전압(VG1~VGn)의 전체적인 범위가 상기 가변저항(VR2)에 의해 시프트될 수 있다. 이에 따라, 킥백 전압에 의한 영향을 미리 감안하여 데이터 전압을 보상하는 것이 가능하다.

전술한 바와 같이, 이 발명에 따른 계조 전압 발생회로는 스위칭용 버퍼를 사용하지 않고 하나의 저항열을 이용하여 계조 전압을 생성시키며, 두 개의 가변저항을 이용하여 계조전압의 범위의 조정과 전체 레벨의 시프트가 가능하도록 하여 크로스 토크의 보상과 킥백 전압에 의한 영향을 보상할 수 있도록 한다.

비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims

다수의 직렬 연결된 저항으로 구성되며, 각 저항의 접점의 전위를 계조 전압으로서 제공하는 저항열; 상기 저항열의 양단에 연결되며, 상기 양단으로 인가되는 상위 기준 전위와 하위 기준 전위 사이의 전위차를 일정하게 유지시키는 커패시터; 공통 전극 전압 반전신호에 의해 결정되는 제1구간 동안 공통 전극 전압 피드백 신호의 하이레벨을 상기 상위 기준 전위로서 인가하며, 상기 공통 전극 전압 반전신호에 의해 결정되는 제2구간 동안 공통 전극 전압 피드백 신호의 로우레벨을 상기 하위 기준 전위로서 인가하는 스위칭 수단; 상기 제1구간 동안 상기 하위 기준 전위의 직류 레벨을 결정하여 상기 상위 기준 전위와 하위 기준 전위의 전위차를 조정하는 제1레벨 조정수단; 및 상기 제2구간 동안 상기 하위 기준 전위의 직류 레벨을 결정하는 제2레벨 조정수단을 포함하는, 액정 표시 장치용 계조 전압 발생회로.
제1항에 있어서, 상기한 스위칭 수단은, 게이트가 서로 연결되고, 소스가 서로 연결된 제1피모스 트랜지스터와 엔모스 트랜지스터로 구성되며, 상기 공통 게이트에는 공통 전극 전압 반전신호가 인가되고, 상기 공통 소스에는 공통 전극 전압 피드백 신호가 인가되며, 상기 제1피모스 트랜지스터의 드레인 전위는 상기 상위 기준 전위로서 제공되고, 상기 엔모스 트랜지스터의 드레인 전위는 상기 하위 기준 전위로서 제공되는, 액정 표시 장치용 계조 전압 발생회로.
제2항에 있어서, 상기한 제1레벨 조정 수단은, 공통 전극 전압 반전신호가 게이트에 인가되고, 소스에 전원전압이 인가되어, 상기 게이트 전압에 따라 턴온 또는 턴오프되는 제2피모스 트랜지스터; 및 상기 제1구간 동안 상기 제2피모스 트랜지스터의 드레인과 접지 사이의 전압을 분배하며, 상기 분배된 전압을 상기 커패시터의 하위 기준 전위로서 제공하는 제1가변저항으로 구성되는, 액정 표시 장치용 계조 전압 발생회로.
제2항에 있어서, 상기한 제2레벨 조정 수단은, 공통 전극 전압신호가 게이트에 인가되고, 소스에 전원전압이 인가되어, 상기 게이트 전압에 따라 턴온 또는 턴오프되는 제3피모스 트랜지스터; 및 상기 제2구간 동안 상기 제3피모스 트랜지스터의 드레인과 접지 사이의 전압을 분배하며, 상기 분배된 전압을 상기 커패시터의 하위 기준 전위로서 제공하는 제2가변저항으로 구성되는, 액정 표시 장치용 계조 전압 발생회로.
제4항에 있어서, 상기 엔모스 트랜지스터의 드레인과 상기 제2가변저항 사이에 연결되며, 상기 엔모스 트랜지스터를 통해 전달되는 공통 전극 전압 피드백 신호의 로우레벨을 커플링하기 위한 커패시터를 부가하여 포함하는, 액정 표시 장치용 계조 전압 발생회로.