KR100206137B1 - Simple edge detector - Google Patents

Simple edge detector Download PDF

Info

Publication number
KR100206137B1
KR100206137B1 KR1019970002799A KR19970002799A KR100206137B1 KR 100206137 B1 KR100206137 B1 KR 100206137B1 KR 1019970002799 A KR1019970002799 A KR 1019970002799A KR 19970002799 A KR19970002799 A KR 19970002799A KR 100206137 B1 KR100206137 B1 KR 100206137B1
Authority
KR
South Korea
Prior art keywords
digital video
data
video data
reference value
edge
Prior art date
Application number
KR1019970002799A
Other languages
Korean (ko)
Other versions
KR19980066979A (en
Inventor
오영화
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970002799A priority Critical patent/KR100206137B1/en
Publication of KR19980066979A publication Critical patent/KR19980066979A/en
Application granted granted Critical
Publication of KR100206137B1 publication Critical patent/KR100206137B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/40—Extraction of image or video features
    • G06V10/44—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

본 발명은 간단한 에지 검출기에 관한 것으로서, 반도체 칩의 패키지 마킹검사 시스템에서 디지탈 비디오 데이터의 에지 검출시 용이하게 사용될 수 있도록 비교적 간단하게 구현하기 위한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a simple edge detector, which is relatively simple to implement in the detection of edges of digital video data in a package marking inspection system of a semiconductor chip.

이를 위하여 본 발명은 임의의 기준값을 기억시키기 위한 기준값 기억수단; 입력되는 디지탈 비디오 데이터를 1 클럭신호만큼 지연시켜 1클럭신호 이전의 디지탈 비디오 데이터를 발생하는 데이터 지연수단; 외부에서 지정되는 에지 데이터를 기억하였다가 출력하고, 현재 입력되는 디지탈 비디오 데이터와 상기 데이터 지연수단에서 지연된 1클럭 이전의 디지탈 비디오 데이터와의 차이가 상기 기준값 이상이 되는가를 검출하여 그 검출결과에 따른 출력 선택신호를 발생시키는 비교수단; 현재 입력되는 디지탈 비디오 데이터 또는 상기 비교수단에서 출력되는 에지 데이터를 상기 비교수단의 출력 선택신호에 따라 선택하여 출력하는 출력 선택수단으로 구성하는 것을 특징으로 한다.To this end, the present invention provides reference value storage means for storing any reference value; Data delay means for delaying the input digital video data by one clock signal to generate digital video data before the one clock signal; Stores and outputs edge data specified externally, and detects whether the difference between the currently input digital video data and the digital video data before 1 clock delayed by the data delay means is equal to or greater than the reference value and according to the detection result. Comparison means for generating an output selection signal; And digitally outputting means for selecting and outputting currently input digital video data or edge data output from the comparing means according to the output selection signal of the comparing means.

Description

간단한 에지 검출기Simple edge detector

본 발명은 반도체 칩의 패키지 마킹 검사 시스템등에서 사용할 수 에지 검출기에 관한 것으로서, 보다 상세하게는 외부에서 지정되는 에지 데이터를 기억하였다가 현재 입력되는 디지탈 비디오 데이터와 1클럭 만큼 지연된 데이터가 기준값 이상 차이가 있게 되면 즉시 출력하여 디지탈 비디오 데이터의 에지를 검출할 수 있으므로 간단한 구성으로 비디오 데이터의 에지를 검출할 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an edge detector that can be used in a package marking inspection system of a semiconductor chip. More specifically, the digital video data, which is stored externally specified edge data and delayed by one clock, is different from the reference value by more than a reference value. If possible, the output can be immediately output to detect the edge of the digital video data, so that the edge of the video data can be detected with a simple configuration.

종래에는 반도체 칩의 패키지에서 마킹이 제대로 되어 있는지를 검사하는 시스템에서 디지탈 비디오 신호 처리시에 어느 화상의 에지를 검출하기 위한 에지 검출기가 많이 사용되고 있다.Background Art Conventionally, edge detectors for detecting edges of an image during digital video signal processing are frequently used in a system for checking whether marking is properly performed on a package of a semiconductor chip.

그런데 상기와 같이 반도체 칩의 팩케지에서 마킹이 되있는지를 검사하는 시스템에서 이러한 에지 검출기가 많이 쓰이기는 하지만 이런 경우에 쓰이는 에지 검출기는 상당히 복잡하기 때문에 비용면이나 회로 설계면에서 비효율적인 문제점이 있었다However, although such edge detectors are often used in the system for checking whether they are marked in the package of semiconductor chips as described above, the edge detectors used in this case are quite complicated, and thus have inefficiencies in terms of cost and circuit design.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 창출한 것으로서, 본 발명은 입력에 대한 에지 데이터를 기억하였다가 현재 입력되는 디지탈 비디오 데이터를 1클럭 만큼 지연된 데이터와 비교하고, 그 비교 결과를 외부에서 제공되는 기준값과 다시 비교하여 그 비교 결과에 따라 출력을 선택하여 에지가 검출되어 있는 출력 데이터를 간단하게 검출해낼 수 있는 간단한 에지 검출기를 제공함에 그 목적이 있다.Therefore, the present invention was created to solve the above problems, and the present invention stores the edge data for the input and compares the currently input digital video data with data delayed by one clock, and compares the result of the comparison with the outside. It is an object of the present invention to provide a simple edge detector which can compare the reference value provided again and select an output according to the comparison result to simply detect the output data whose edge is detected.

상기의 목적을 달성하기 위하여 본 발명은 임의의 기준값을 기억시키기 위한 기준값 기억수단; 입력되는 디지탈 비디오 데이터를 1 클럭신호만큼 지연시켜 1클럭신호 이전의 디지탈 비디오 데이터를 발생하는 데이터 지연수단; 외부에서 지정되는 에지 데이터를 기억하였다가 출력하고, 현재 입력되는 디지탈 비디오 데이터와 상기 데이터 지연수단에서 지연된 1클럭 이전의 디지탈 비디오 데이터와의 차이가 상기 기준값 이상이 되는가를 검출하여 그 검출결과에 따른 출력 선택신호를 발생시키는 비교수단; 현재 입력되는 디지탈 비디오 데이터 또는 상기 비교수단에서 출력되는 에지 데이터를 상기 비교수단의 출력 선택신호에 따라 선택하여 출력하는 출력 선택수단으로 구성하는 것을 특징으로 하는 간단한 에지 검출기를 제공한다.In order to achieve the above object, the present invention provides reference value storing means for storing an arbitrary reference value; Data delay means for delaying the input digital video data by one clock signal to generate digital video data before the one clock signal; Stores and outputs edge data specified externally, and detects whether the difference between the currently input digital video data and the digital video data before 1 clock delayed by the data delay means is equal to or greater than the reference value and according to the detection result. Comparison means for generating an output selection signal; The present invention provides a simple edge detector comprising: output selection means for selecting and outputting currently input digital video data or edge data output from the comparison means according to the output selection signal of the comparison means.

도 1은 본 발명의 일 실시예에 따른 에지 검출기 구성회로의 블록도1 is a block diagram of an edge detector configuration circuit according to an embodiment of the present invention.

도 2는 도 1의 비교수단의 한 구성예를 나타내 보인 상세 회로도FIG. 2 is a detailed circuit diagram showing an example of the configuration of the comparison means of FIG.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 기준값 기억장치 20 : 플립플롭10: reference value storage 20: flip-flop

30 : 비교기 31 : 에지 데이터 기억장티30: comparator 31: edge data storage

32A-32E : 익스클루시브 오어게이트32A-32E: Exclusive Orgate

33A-33E : 엔드 게이트 34 : 오어 게이트33A-33E: End Gate 34: Or Gate

40 : 멀티플렉서 DVD : 디지탈 비디오 데이터40: Multiplexer DVD: Digital Video Data

이하, 본 발명의 일 실시예에 따른 간단한 에지 검출기의 구성을 첨부된 도면에 의거하여 상세히 설명한다.Hereinafter, the configuration of a simple edge detector according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 에지 검출기 구성회로의 블록도이다.1 is a block diagram of an edge detector configuration circuit according to an embodiment of the present invention.

도면에서 기준값 기억장치(10)는 외부에서 사용자에 의해 임의로 제공되는 기준값을 기억시켰다가 비교수단으로 출력하는 기억수단으로 사용되고 있으며, 플립플롭(20)은 현재의 디지탈 비디오 데이터(DVD(i))를 입력단자(D)로 받아 1클럭신호(CLK)만큼 지연시켜 1클럭신호 이전의 디지탈 비디오 데이터(DVD(i-1))를 출력단자(Q)로 발생시키는 데이터 지연수단으로 사용되고 있고, 비교기(30)는 에지 데이터 입력값을 기억하였다가 현재의 디지탈 비디오 데이터를 1클럭 이전의 디지탈 비디오 데이터와 비교하고, 그 비교 결과를 다시 기준값과 비교하여 출력 선택신호(SEL)를 발생시키는 데이터 비교수단으로 사용되고 있고, 멀티 플렉서(40)는 상기 비교기의 출력 선택신호(SEL)에 따라 현재의 디지탈 비디오 데이터 또는 에지 데이터를 선택하여 출력하는 출력 선택수단으로 사용되고 있는 것을 나타내고 있다.In the drawing, the reference value storage device 10 is used as a storage means for storing reference values arbitrarily provided by a user from the outside and outputting them to the comparison means, and the flip-flop 20 is the current digital video data (DVD (i)). Is used as the data delay means for receiving the input terminal D and delaying the clock signal CLK by one clock signal CLK to generate digital video data DVD (i-1) before the clock signal as the output terminal Q. The data comparing means 30 stores the edge data input value and compares the current digital video data with the digital video data one clock before, and compares the comparison result with the reference value again to generate an output selection signal SEL. The multiplexer 40 selects and outputs current digital video data or edge data according to the output selection signal SEL of the comparator. It is used as a means.

도 2는 상기 도 1의 비교기의 한 구성예를 나타내 보인 상세 회로도로서, 입력에 대한 에지 데이터를 기억하였다가 출력시키는 에지 데이터 기억장치(31)와, 현재의 디지탈 비디오 데이터(DVD(i))를 1클럭 이전의 디지탈 비디오 데이터(DVD(i-1))와 비교하여 각 비트마다 발생하는 두 데이터의 차이를 검출하는 다수의 익스클루시브 오어게이트(32A-32E)와, 상기 익스클루시브 오어 게이트 출력을 외부에서 제공되는 기준값과 다시 비교하여 각 비트마다 기준값 이상인 상태를 검출하는 다수의 엔드 게이트(33A-33E)와, 상기 엔드 게이트의 출력들을 검출하여 멀티플렉서의 출력 선택신호(SEL)를 발생시키는 오어 게이트(34)로 구성하는 것을 나타내고 있다.FIG. 2 is a detailed circuit diagram showing an example of the configuration of the comparator of FIG. 1, which includes an edge data storage device 31 which stores edge data for input and outputs the current digital video data (DVD (i)). Is compared with the digital video data (DVD (i-1)) before one clock and includes a plurality of exclusive orifices 32A-32E for detecting a difference between two data generated for each bit, and the exclusive or A plurality of end gates 33A-33E for detecting a state in which the gate output is higher than the reference value for each bit by comparing the gate output again with an externally provided reference value, and generating the output selection signal SEL of the multiplexer by detecting the outputs of the end gates. The structure of the or gate 34 is shown.

이상과 같은 본 발명의 간단한 에지 검출기의 동작을 보면 다음과 같다.The operation of the simple edge detector of the present invention as described above is as follows.

먼저, 본 발명의 에지 검출기로 입력되는 신호는 원래의 디지탈 비디오 데이터(DVD(i))와 외부에서 사용자가 임의로 제공하는 기준값이 있으며, 이 기준값은 비교기(30)에서 현재의 디지탈 데이터와 한 클럭 이전의 데이터를 비교할 때 그 차이를 판단하는 기준값으로써 외부에서 입력시킬 수 있게 하여 사용자가 임의로 조절할 수 있게 된다.First, a signal input to the edge detector of the present invention includes original digital video data (DVD (i)) and a reference value arbitrarily provided by a user from outside, and this reference value is used by the comparator 30 with the current digital data and one clock. When comparing the previous data as a reference value for determining the difference can be input from the outside can be adjusted arbitrarily by the user.

상기의 현재 입력되는 디지탈 비디오 데이터(DVD(i))는 먼저 플립 플롭(20)을 거쳐 1 클럭신호만큼 지연되어 출력되며, 이 플립 플롭(20)에서 지연된 데이터(DVD(i-1))와 입력 디지탈 비디오 데이터(DVD(i))는 비교기(30)에 입력되고, 비교기(30)에서는 상기 기준값을 이용하여 두 개의 데이터를 각각의 비트들마다 비교하여 멀티플렉서(40)에서 필요로 하는 출력 선택신호(SEL)를 발생시킬 수 있게 된다.The currently input digital video data (DVD (i)) is first outputted after being delayed by one clock signal through the flip flop 20, and the delayed data (DVD (i-1)) The input digital video data DVD (i) is input to the comparator 30, and the comparator 30 uses the reference value to compare two data for each bit to select an output required by the multiplexer 40. It is possible to generate the signal SEL.

이때 비교기(30)에서는 도 2에서와 같이 각각의 익스클루시브 오어 게이트(32A-32E)에서는 현재의 데이터(DVD(i))와 한 클럭 이전의 데이터(DVD(i-1))들을 최상위 비트(MSB)로부터 최하위 비트(LSB)까지 각각 비교하여 각 비트마다 발생하는 두 데이터의 차를 검출하고, 엔드 게이트(33A-33E)들에서는 상기 익스 클루시브 오어 게이트(34)의 출력들을 다시 외부에서 제공되는 기준값들로 비교함으로써, 두 데이터의 차이들이 기준값 이상이 되는 상태를 각각 검출한다.In the comparator 30, as shown in FIG. 2, each of the exclusive or gates 32A-32E includes the most significant bit of the current data (DVD (i)) and the data one clock before (DVD (i-1)). (MSB) to the least significant bit (LSB), respectively, to detect the difference between the two data generated for each bit, and at the end gates 33A-33E, the outputs of the exclusive or gate 34 are again externally By comparing with the provided reference values, each detects a state in which the differences of the two data become more than the reference value.

예를 들면 상기의 기준값은 비교하기 원하는 비트에만 1을 입력하고 비교하지 않으려는 비트에는 0을 입력하며, 보통 에지에서는 데이터의 상위 비트들이 바뀌므로 상위 비트들에 1을 입력하고, 그 이외에 비트들은 0을 입력함으로써, 현재의 데이터(DVD(i))와 1 클럭 이전의 데이터(DVD(i-1))는 익스클루시브 오어 게이트(32A-32E)들에 의해서 비교된 다음, 엔드 게이트(33A-33E)에서 기준값과 또 한 번 비교되어 오어 게이트(34)를 통해 출력 선택 신호(SEL)를 만들어 낸다.For example, the reference value is 1 for only the bit you want to compare, 0 for the bit you do not want to compare, and 1 for the higher bit because the upper bits of the data are changed at the edge. By inputting 0, the current data DVD (i) and the data one clock before (DVD (i-1)) are compared by the exclusive or gates 32A-32E, and then the end gate 33A. Again at -33E) it is compared with the reference value to produce an output select signal SEL via OR gate 34.

따라서 비교기(30)에서는 상기 두 데이터의 차이가 기준값 이상이 될 때마다 각 엔드 게이트(33A-33E)의 출력이 곧 바로 오어 게이트(34)로 이어져 멀티 플렉서(40)의 출력 선택신호(SEL)로 공급될 수 있게 된다.Accordingly, in the comparator 30, whenever the difference between the two data becomes more than the reference value, the output of each end gate 33A-33E immediately goes to the ore gate 34 to output the output selection signal SEL of the multiplexer 40. ) Can be supplied.

한편 비교기(30)로 입력되는 에지 데이터는 도 2에서와 같이 에지 데이터 기억장치(31)를 거쳐 멀티플렉서(40)로 공급될 수 있으며, 이 에지 데이터는 외부에서 사용자가 임의로 넣어 줄 수 있고, 멀티 플렉서(40)로 공급되는 출력 선택 신호(SEL)가 1일 때 선택될 수 있도록 하고 있다.Meanwhile, edge data input to the comparator 30 may be supplied to the multiplexer 40 via the edge data storage device 31 as shown in FIG. 2, and the edge data may be arbitrarily input by the user from the outside, and The output selection signal SEL supplied to the flexure 40 can be selected when it is 1.

따라서 비교기(30)에서는 상기 두 데이터의 차이가 기준값 이상이 되면 출력 선택 신호(SEL)를 1로 출력시킴으로써, 에지 데이터로 원하는 값(예를 들면 R, G, B 인 경우 FFFFFF)을 출력시킬 수 있게 된다.Therefore, when the difference between the two data is greater than or equal to the reference value, the comparator 30 outputs the output selection signal SEL to 1, thereby outputting a desired value (for example, FFFFFF for R, G, and B) as edge data. Will be.

즉, 비교기(30)에서 현재의 데이터와 1 클럭 이전의 데이터를 비교해서 에지라고 판단되면 출력 선택 신호(SEL)를 1로 해서 멀티 플렉서(40)로 출력시켜 주므로 멀티 플렉서(40)에서는 출력 선택 신호(SEL)가 0이면 현재의 디지탈 비디오 데이터를 출력해 주고 1이면 에지 데이터를 출력해 준다.That is, when the comparator 30 compares the current data with the data one clock before, and determines that the edge is an edge, the multiplexer 40 outputs the output selection signal SEL to 1 and outputs the result to the multiplexer 40. If the output selection signal SEL is 0, the current digital video data is output. If the output selection signal SEL is 0, the edge data is output.

이상에서와 같은 본 발명에 의하면 외부에서 지정되는 에지 데이터를 기억하였다가 현재 입력되는 디지탈 비디오 데이터와 1클럭 만큼 지연된 데이터가 기준값 이상 차이가 있게 되면 즉시 출력할 수 있게 하여 디지탈 비디오 데이터의 에지를 간단하게 검출할 수 있으므로 간단하게 에지 검출기를 구성하여 반도체 칩의 패키지 마킹검사 시스템등에서 임의 화상의 에지를 검출할 때 용이하게 적용할 수 있는 유용함이 있다.According to the present invention as described above, when the externally specified edge data is stored and the currently input digital video data and the data delayed by one clock differ by more than a reference value, the edge of the digital video data can be easily output. Since it is possible to easily detect the edge, it is useful to easily configure the edge detector to detect an edge of an arbitrary image in a package marking inspection system of a semiconductor chip.

Claims (2)

임의의 기준값을 기억시키기 위한 기준값 기억수단;Reference value storage means for storing an arbitrary reference value; 입력되는 디지탈 비디오 데이터를 1 클럭신호만큼 지연시켜 1클럭신호 이전의 디지탈 비디오 데이터를 발생하는 데이터 지연수단;Data delay means for delaying the input digital video data by one clock signal to generate digital video data before the one clock signal; 외부에서 지정되는 에지 데이터를 기억하였다가 출력하고, 현재 입력되는 디지탈 비디오 데이터와 상기 데이터 지연수단에서 지연된 1클럭 이전의 디지탈 비디오 데이터와의 차이가 상기 기준값 이상이 되는가를 검출하여 그 검출결과에 따른 출력 선택신호를 발생시키는 비교수단;Stores and outputs edge data specified externally, and detects whether the difference between the currently input digital video data and the digital video data before 1 clock delayed by the data delay means is equal to or greater than the reference value and according to the detection result. Comparison means for generating an output selection signal; 현재 입력되는 디지탈 비디오 데이터 또는 상기 비교수단에서 출력되는 에지 데이터를 상기 비교수단의 출력 선택신호에 따라 선택하여 출력하는 출력 선택수단으로 구성하는 것을 특징으로 하는 간단한 에지 검출기.And an output selection means for selecting and outputting currently input digital video data or edge data output from the comparison means according to the output selection signal of the comparison means. 제1항에 있어서, 상기 비교수단은 입력에 대한 에지 데이터를 기억하였다가 출력시키는 에지 데이터 기억장치(31);2. An apparatus according to claim 1, wherein said comparing means comprises: an edge data storage device (31) for storing and outputting edge data for an input; 현재의 디지탈 비디오 데이터와 1클럭 이전의 디지탈 비디오 데이터를 각 비트마다 비교하여 두 데이터의 차이를 검출하는 다수의 익스클루시브 오어게이트(32A-32E);A plurality of exclusive or gates 32A-32E for comparing the current digital video data with the digital video data one clock before each bit to detect a difference between the two data; 상기 익스클루시브 오어 게이트 출력과 외부에서 제공되는 기준값을 각 비트마다 비교하여 기준값 이상인 상태를 검출하는 다수의 엔드 게이트(33A-33E);A plurality of end gates 33A-33E for detecting a state equal to or greater than a reference value by comparing the exclusive or gate output with an externally provided reference value for each bit; 상기 엔드 게이트의 출력들을 검출하여 멀티플렉서의 출력 선택신호를 발생시키는 오어 게이트(34)로 구성하는 것을 특징으로 하는 간단한 에지 검출기.And an ore gate (34) for detecting the outputs of the end gate and generating an output select signal of the multiplexer.
KR1019970002799A 1997-01-30 1997-01-30 Simple edge detector KR100206137B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002799A KR100206137B1 (en) 1997-01-30 1997-01-30 Simple edge detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002799A KR100206137B1 (en) 1997-01-30 1997-01-30 Simple edge detector

Publications (2)

Publication Number Publication Date
KR19980066979A KR19980066979A (en) 1998-10-15
KR100206137B1 true KR100206137B1 (en) 1999-07-01

Family

ID=19495966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002799A KR100206137B1 (en) 1997-01-30 1997-01-30 Simple edge detector

Country Status (1)

Country Link
KR (1) KR100206137B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096238A (en) 2020-12-30 2022-07-07 광운대학교 산학협력단 System for determining the severity of hair loss through image analysis and method thereof
KR20220097708A (en) 2020-12-30 2022-07-08 광운대학교 산학협력단 Image feature extraction system through intelligent hair loss prognosis prediction model and method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458106B1 (en) * 2000-07-10 2004-11-26 인터내셔널 비지네스 머신즈 코포레이션 Apparatus and method for determining the quality of a digital signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096238A (en) 2020-12-30 2022-07-07 광운대학교 산학협력단 System for determining the severity of hair loss through image analysis and method thereof
KR20220097708A (en) 2020-12-30 2022-07-08 광운대학교 산학협력단 Image feature extraction system through intelligent hair loss prognosis prediction model and method thereof

Also Published As

Publication number Publication date
KR19980066979A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US7002334B2 (en) Jitter measuring apparatus and a testing apparatus
US7082070B2 (en) Temperature detection circuit and temperature detection method
US6526106B1 (en) Synchronous circuit controller for controlling data transmission between asynchrous circuit
US5053698A (en) Test device and method for testing electronic device and semiconductor device having the test device
EP0527366A1 (en) Variable delay circuit
US20050157565A1 (en) Semiconductor device for detecting memory failure and method thereof
KR100206137B1 (en) Simple edge detector
US10735149B2 (en) Eye diagram measurement device and eye diagram measurement method
US6205192B1 (en) Clock input control circuit
US5710775A (en) Error allowing pattern matching circuit
KR930001436B1 (en) Delay buffer circuit
KR100629538B1 (en) Circuit for determining the time difference between two edges of a first and of a second digital signal
US5093724A (en) Semiconductor device containing video signal processing circuit
US7486319B2 (en) Signal generating circuit including delay-locked loop and semiconductor device including signal generating circuit
KR100498502B1 (en) Semiconductor memory device providing for latency compensation by stacking reference data and test method thereof
US6750670B2 (en) Integrated test circuit
US10887058B2 (en) Signal detector and signal detection method
KR100542396B1 (en) Sensing circuit for semiconductor memory device
US10234503B2 (en) Debugging method executed via scan chain for scan test and related circuitry system
US6943711B2 (en) Frequency-digital signal conversion circuit
KR20000014979U (en) Digital frequency detector
JP2908536B2 (en) Semiconductor circuit simulation system
KR0164500B1 (en) Control circuit of drop out detection signal
KR100273246B1 (en) Apparatus for correcting error of state machine
JPH02153675A (en) Binarizing circuit for image data

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee