KR100542396B1 - Sensing circuit for semiconductor memory device - Google Patents
Sensing circuit for semiconductor memory device Download PDFInfo
- Publication number
- KR100542396B1 KR100542396B1 KR1020000082104A KR20000082104A KR100542396B1 KR 100542396 B1 KR100542396 B1 KR 100542396B1 KR 1020000082104 A KR1020000082104 A KR 1020000082104A KR 20000082104 A KR20000082104 A KR 20000082104A KR 100542396 B1 KR100542396 B1 KR 100542396B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- control signal
- threshold voltage
- circuit
- memory cell
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
Landscapes
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 반도체 메모리 장치의 센싱 회로에 관한 것으로, 독출 동작의 적절한 시간 제어를 위하여 문턱 전압 트리머블(threshold voltage trimmable) 메모리 셀을 이용한 더미 센스 증폭기를 이용하여 어드레스 천이 검출 제어 신호 발생 회로의 출력 신호를 결정하고, 문턱 전압 트리머블 메모리 셀의 문턱 전압을 적절하게 조정하여 어드레스 천이 검출 제어 신호 발생 회로의 신호 출력 시간을 변경할 수 있도록 함으로써 칩 면적을 축소할 수 있고, 적절한 센싱 시간을 미세하게 조절할 수 있어 센스 증폭기가 동작되지 않는 시간도 센스 증폭기를 제어할 수 있어 독출 활성 전류를 감소시킬 수 있는 반도체 메모리 장치의 센싱 회로가 제시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sensing circuit of a semiconductor memory device. The present invention relates to an output signal of an address transition detection control signal generation circuit using a dummy sense amplifier using a threshold voltage trimmable memory cell for proper time control of a read operation. The chip area can be reduced, and the appropriate sensing time can be finely adjusted by determining the function of the control circuit and adjusting the threshold voltage of the threshold voltage trimmable memory cell so that the signal output time of the address transition detection control signal generation circuit can be changed. Therefore, a sensing circuit of a semiconductor memory device capable of controlling the sense amplifier even when the sense amplifier is not operating and reducing the read active current is presented.
센싱 회로, 더미 센스 증폭기, 문턱 전압 트리머블 메모리 셀Sensing Circuit, Dummy Sense Amplifier, Threshold Voltage Trimable Memory Cell
Description
도 1은 종래의 반도체 메모리 장치의 센싱 회로의 구성도.1 is a configuration diagram of a sensing circuit of a conventional semiconductor memory device.
도 2는 도 1의 동작 타이밍도.2 is an operation timing diagram of FIG. 1.
도 3은 본 발명에 따른 반도체 메모리 장치의 센싱 회로의 구성도.3 is a configuration diagram of a sensing circuit of a semiconductor memory device according to the present invention.
도 4는 도 3의 타이밍도.4 is a timing diagram of FIG. 3.
도 5는 본 발명에 따른 반도체 메모리 장치의 센싱 회로중에서 센스 증폭기와 더미 센스 증폭기의 구성을 나타낸 개략도.5 is a schematic diagram showing the configuration of a sense amplifier and a dummy sense amplifier in a sensing circuit of a semiconductor memory device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 어드레스 천이 검출 회로100: address transition detection circuit
200 : 어드레스 천이 검출 제어 신호 발생 회로200: address transition detection control signal generation circuit
300 : 더미 센스 증폭기 400 : 센스 증폭기300: dummy sense amplifier 400: sense amplifier
500 : 래치 회로 600 : 출력 멀티플렉서500: latch circuit 600: output multiplexer
101 : 메모리 셀 어레이 102 : 기준 셀101: memory cell array 102: reference cell
103 : 문턱 전압 트리머블 메모리 셀103: Threshold Voltage Trimble Memory Cell
본 발명은 반도체 메모리 장치의 센싱 회로에 관한 것으로, 특히 독출 동작의 적절한 시간 제어를 위하여 문턱 전압 트리머블(threshold voltage trimmable) 메모리 셀을 이용한 더미 센스 증폭기를 이용하여 어드레스 천이 검출 제어 신호 발생 회로의 출력 신호를 결정하도록 함으로써 칩 면적을 축소할 수 있고, 적절한 센싱 시간을 미세하게 조절할 수 있어 센스 증폭기가 동작되지 않는 시간도 제어할 수 있어 독출 활성 전류를 감소시킬 수 있는 반도체 메모리 장치의 센싱 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sensing circuit of a semiconductor memory device, and more particularly, to output an address transition detection control signal generation circuit using a dummy sense amplifier using a threshold voltage trimmable memory cell for proper time control of a read operation. By determining the signal, the chip area can be reduced, and the appropriate sensing time can be finely adjusted to control the time when the sense amplifier is not operated, thereby reducing the read active current. will be.
종래의 반도체 메모리 장치의 센싱 회로를 도 1의 구성도와 도 2이 타이밍도를 이용하여 설명하면 다음과 같다.A sensing circuit of a conventional semiconductor memory device will be described with reference to the configuration diagram of FIG. 1 and FIG. 2 as follows.
메모리 셀들의 어드레스에 관련된 다수의 어드레스 신호(A0 내지 An)가 입력되는 어드레스 천이 검출 회로(10)는 어드레스 신호(A0 내지 An)의 천이를 검출하여 짧은 주기의 어드레스 천이 검출 신호(A)를 출력한다. 어드레스 천이 검출 신호(A)를 다른 구성 회로의 제어 신호로 사용하기 위해 다수의 지연 회로(31 내지 3n)를 통해 소정 시간 지연시킨다. 여기서, 다수의 지연 회로(31 내지 3n)는 각기 다른 시간차를 가진 지연 신호(B, C, D)를 발생하며, 이들중 어느 하나의 신호가 원타임 프로그래머블(one time programmable) 회로 및 디코더(20)에 의해 발생된 하이 상태의 신호에 의해 선택되어 독출 제어 신호로 이용된다. 이러한 지연 신호(B, C, D)는 어드레스 천이 검출 제어 회로(40)에 입력되어 적절한 시간차를 가진 다수의 신호(E, F, G)를 출력한다. 즉, 센스 증폭기(50)를 제어하기 위한 신호(E), 센스 증폭기(50)에서 출력된 센싱 데이터를 래치하기 위한 래치 회로(60)를 제어하기 위한 신호(F), 그리고, 래치 회로(60)에 래치된 신호를 조합하기 위한 출력 멀티플렉서(70)를 제어하기 위한 신호(G)를 적절한 시간차를 두고 출력한다.The address
상기와 같은 회로 구성을 이용하여 메모리 셀을 독출할 경우 다수의 지연 회로를 설계 단계에서 반영해야 하며, 웨이퍼의 상태에서 독출 속도를 측정하여 알맞은 지연 회로를 선정하여 원타임 프로그래머블 회로에 코딩하게 된다. 그런데, 이미 설계된 지연 회로가 일정한 시간 간격으로 정해져 있기 때문에 실제 독출 시간보다 지연 시간이 길어질 수가 있다. 이는 센스 증폭기를 제어하는 신호(E)에 의해 센스 증폭기의 동작 시간이 길어지게 되어 칩 활성 전류(chip active current)를 증가시키는 요인이 된다. 또한, 이러한 낭비 요소를 줄이기 위하여 지연 회로를 많이 설정하면 그에 따라 칩 면적이 증가하는 단점이 있다.When a memory cell is read using the circuit configuration as described above, a plurality of delay circuits must be reflected at the design stage. The read speed is measured in a wafer state to select an appropriate delay circuit and to code the one-time programmable circuit. However, the delay circuit may be longer than the actual read time because the designed delay circuit is determined at regular time intervals. This causes the operating time of the sense amplifier to be longer due to the signal E controlling the sense amplifier, thereby increasing the chip active current. In addition, if a large number of delay circuits are set to reduce such waste, there is a disadvantage in that the chip area increases accordingly.
본 발명의 목적은 칩 면적을 줄일 수 있고, 센싱 시간을 미세하게 조절할 수 있어 칩 활성 전류를 감소시킬 수 있는 반도체 메모리 장치의 센싱 회로를 제공하는데 있다.An object of the present invention is to provide a sensing circuit of a semiconductor memory device that can reduce the chip area, and finely adjust the sensing time to reduce the chip active current.
본 발명의 다른 목적은 더미 센스 증폭기 및 문턱 전압 트리머블 메모리 셀을 이용하여 어드레스 천이 검출 제어 신호 발생 회로의 출력 신호를 결정하도록 함으로써 센싱 시간을 미세하게 조절할 수 있는 반도체 메모리 장치의 센싱 회로를 제공하는데 있다.
Another object of the present invention is to provide a sensing circuit of a semiconductor memory device capable of finely adjusting a sensing time by determining an output signal of an address shift detection control signal generation circuit using a dummy sense amplifier and a threshold voltage trimmable memory cell. have.
본 발명에서는 독출 동작의 적절한 시간 제어를 위하여 더미 센스 증폭기 및 문턱 전압 트리머블(threshold voltage trimmable) 메모리 셀을 이용하여 어드레스 천이 검출 제어 신호 발생 회로의 출력 신호를 결정하도록 한다. 문턱 전압 트리머블 메모리 셀의 문턱 전압을 적절하게 조정함으로써 어드레스 천이 검출 제어 신호 발생 회로의 신호 출력 시간을 변경할 수 있으며, 회로 동작에 적절한 시간으로 신호가 출력되도록 문턱 전압을 조정하면 된다. 또한, 메인 메모리 셀과 연결된 센스 증폭기와 같은 구조의 더미 센스 증폭기를 이용함으로써 실제 독출 동작과 유사한 제어 신호를 생성한다.
In the present invention, the output signal of the address shift detection control signal generation circuit is determined using a dummy sense amplifier and a threshold voltage trimmable memory cell for proper time control of the read operation. By appropriately adjusting the threshold voltage of the threshold voltage trimmable memory cell, the signal output time of the address transition detection control signal generation circuit can be changed, and the threshold voltage can be adjusted so that the signal is output at a time appropriate for the circuit operation. In addition, by using a dummy sense amplifier having the same structure as a sense amplifier connected to the main memory cell, a control signal similar to an actual read operation is generated.
본 발명에 따른 반도체 메모리 장치의 센싱 회로는 다수의 어드레스 신호의 천이를 검출하여 어드레스 천이 검출 신호를 출력하는 어드레스 천이 검출 회로와, 제 1 제어 신호에 따라 기준 셀의 정보와 문턱 전압 트리머블 메모리 셀의 정보를 비교하고, 그 결과에 따른 출력 신호를 어드레스 천이 검출 제어 신호 발생 회로에 출력하는 더미 센스 증폭기와, 어드레스 천이 검출 신호 및 더미 센스 증폭기의 출력 신호에 기초하여 주기가 서로 다른 제 1 제어 신호와, 제2 및 제 3 제어 신호를 출력하는 어드레스 천이 검출 제어 신호 발생 회로와, 제 1 제어 신호에 따라 메모리 셀 어레이의 정보와 기준 셀의 정보를 비교하고 그 결과를 출력하기 위한 센스 증폭기와, 제 2 제어 신호에 따라 센스 증폭기의 출력 신호를 래치하기 위한 래치 회로와, 제 3 제어 신호에 따라 래치 회로에 래치된 데이터를 조합하여 출력하기 위한 출력 멀티플렉서를 포함하여 이루어진 것을 특징으로 한다. 바람직하게, 문턱 전압 트리머블 메모리 셀의 문턱 전압이 변경될 때, 더미 센스 증폭기의 출력 신호와 제1 내지 제3 제어 신호의 주기가 변경되고, 문턱 전압 트리머블 메모리 셀의 문턱 전압은 그 게이트 바이어스 및 그 드레인 바이어스가 변경될 때, 변경된다.The sensing circuit of the semiconductor memory device according to the present invention includes an address transition detection circuit that detects transitions of a plurality of address signals and outputs an address transition detection signal, and information of a reference cell and threshold voltage trimmable memory cells according to a first control signal. And a first sensed signal having a different period based on the dummy sense amplifier for outputting an output signal according to the result to the address shift detection control signal generating circuit, and an output signal of the address shift detection signal and the dummy sense amplifier. An address transition detection control signal generation circuit for outputting second and third control signals, a sense amplifier for comparing the information of the memory cell array with the information of the reference cell according to the first control signal and outputting the result; A latch circuit for latching an output signal of the sense amplifier in accordance with the second control signal, and a third control scene The multiplexer including an output for outputting a combination of the data latched in the latch circuit according to characterized in that formed. Preferably, when the threshold voltage of the threshold voltage trimmable memory cell is changed, the period of the output signal of the dummy sense amplifier and the first to third control signals is changed, and the threshold voltage of the threshold voltage trimmable memory cell is equal to its gate bias. And when its drain bias is changed.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 3은 본 발명에 따른 반도체 메모리 장치의 센싱 회로의 구성도이고, 도 4는 이 회로의 동작 타이밍도로서, 이들을 이용하여 구동 방법을 설명하면 다음과 같다.3 is a configuration diagram of a sensing circuit of a semiconductor memory device according to an embodiment of the present invention, and FIG. 4 is an operation timing diagram of the circuit.
본 발명에서는 종래의 센싱 회로에서 원타임 프로그래머블 회로, 디코더 및 지연 회로를 대신하여 더미 센스 증폭기를 구성하였으며, 이 더미 센스 증폭기는 센스 증폭기와 동일한 구조로 되어 있다.In the present invention, a dummy sense amplifier is configured in place of the one-time programmable circuit, decoder, and delay circuit in the conventional sensing circuit, and the dummy sense amplifier has the same structure as the sense amplifier.
메모리 셀들의 어드레스에 관련된 다수의 어드레스 신호(A0 내지 An)가 입력되는 어드레스 천이 검출 회로(100)는 어드레스 신호(A0 내지 An)의 천이를 검출하여 짧은 주기의 펄스 신호 형태의 어드레스 천이 검출 신호(A)를 출력한다. 어드레스 천이 검출 제어 신호 발생 회로(200)는 어드레스 천이 검출 신호(A)와 더미 센스 증폭기(300)의 출력 신호(B)를 입력하여 적절한 시간차를 가진 다수의 신호(E, F, G)를 출력한다. 즉, 상기 어드레스 천이 검출 제어 신호 발생 회로(200)는 더미 센스 증폭기(300) 및 센스 증폭기(400)를 제어하기 위한 신호(E), 센스 증폭기(400)에서 출력된 센싱 데이터를 라이징 에지(rising edge)에서 입력하고 폴링 에지(falling edge)에서 래치하기 위해 래치 회로(500)를 제어하기 위한 신호(F), 그리고, 래치 회로(500)에 래치된 신호를 조합한 출력 멀티플렉서(600)의 출력 신호를 라이징 에지(rising edge)에서 출력하기 위한 신호(G)를 적절한 시간차를 두고 출력한다.The address
도 5에 더미 센스 증폭기(300)와 센스 증폭기(400)의 구성을 개략적으로 나타내었다. 센스 증폭기(400)는 어드레스 선택 신호(YA1, YB1, YC1)에 의해 선택된 메모리 셀 어레이(101)의 정보를 독출한다. 이때, 정보를 "1" 또는 "0"으로 구분하기 위해 기준이 되는 기준 셀(102)은 센스 증폭기(400)와 더미 센스 증폭기(300)에 공통으로 이용되며, 기준 셀(102) 및 문턱 전압 트리머블 메모리 셀(103)의 선택 트랜지스터는 게이트 단자에 전원 전압이 인가되어 항상 선택된 상태를 유지하게 된다. 어드레스 천이 검출 제어 신호 발생 회로(200)의 출력 신호(B)가 도 4와 같은 타이밍을 갖도록 하기 위해(즉, 상기 출력 신호(B)의 주기가 변경되도록 하기 위해) 게이트 바이어스 및 드레인 바이어스를 이용하여 문턱 전압 트리머블 메모리 셀(103)의 문턱 전압을 조정한다. 기준 셀(102)과 문턱 전압 트리머블 메모리 셀(103)의 센싱 동작이 더미 센스 증폭기(300)에 의해 이루어진다.5 schematically illustrates the configuration of the
본 발명의 다른 실시 예로서, 더미 센스 증폭기(300)는 문턱 전압 트리머블 메모리 셀(103)의 정보와 또 다른 문턱 전압 트리머블 메모리 셀(미도시)의 정보를 비교한다. 즉, 도 5에 설명된 바와 같이 센스 증폭기(400)와 더미 센스 증폭기(300)가 기준 셀을 공유하지 않고, 센스 증폭기(400)는 메모리 셀 어레이(101)의 정보와 기준 셀(102)의 정보를 비교하고, 더미 센스 증폭기(300)는 다른 두 문턱 전압 트리머블 메모리 셀들의 정보들을 비교하도록 한다.In another embodiment of the present invention, the
상술한 바와 같이 본 발명에 의하면 다수의 지연 회로를 제거하고 회로를 구성함으로써 칩 면적을 축소할 수 있고, 적절한 센싱 시간을 미세하게 조절할 수 있어 센스 증폭기가 동작되지 않는 시간도 제어할 수 있어 독출 활성 전류를 감소시킬 수 있다.As described above, according to the present invention, by eliminating a plurality of delay circuits and configuring circuits, the chip area can be reduced, and the appropriate sensing time can be finely adjusted to control the time during which the sense amplifier is not operated. Can reduce the current.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000082104A KR100542396B1 (en) | 2000-12-26 | 2000-12-26 | Sensing circuit for semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000082104A KR100542396B1 (en) | 2000-12-26 | 2000-12-26 | Sensing circuit for semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020052678A KR20020052678A (en) | 2002-07-04 |
KR100542396B1 true KR100542396B1 (en) | 2006-01-10 |
Family
ID=27686061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000082104A KR100542396B1 (en) | 2000-12-26 | 2000-12-26 | Sensing circuit for semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100542396B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100769796B1 (en) * | 2006-05-12 | 2007-10-25 | 주식회사 하이닉스반도체 | Low power read only memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652695A (en) * | 1992-07-31 | 1994-02-25 | Fujitsu Ltd | Semiconductor storage device |
JPH09320286A (en) * | 1996-05-24 | 1997-12-12 | Nec Corp | Semiconductor memory |
JPH10312688A (en) * | 1997-05-13 | 1998-11-24 | Ricoh Co Ltd | Semiconductor memory device |
KR19990042158A (en) * | 1997-11-25 | 1999-06-15 | 윤종용 | Nonvolatile Semiconductor Memory Device With Address Transition Detection Circuit |
KR19990057220A (en) * | 1997-12-29 | 1999-07-15 | 윤종용 | Semiconductor memory device for storing multi-bit data |
-
2000
- 2000-12-26 KR KR1020000082104A patent/KR100542396B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652695A (en) * | 1992-07-31 | 1994-02-25 | Fujitsu Ltd | Semiconductor storage device |
JPH09320286A (en) * | 1996-05-24 | 1997-12-12 | Nec Corp | Semiconductor memory |
JPH10312688A (en) * | 1997-05-13 | 1998-11-24 | Ricoh Co Ltd | Semiconductor memory device |
KR19990042158A (en) * | 1997-11-25 | 1999-06-15 | 윤종용 | Nonvolatile Semiconductor Memory Device With Address Transition Detection Circuit |
KR19990057220A (en) * | 1997-12-29 | 1999-07-15 | 윤종용 | Semiconductor memory device for storing multi-bit data |
Also Published As
Publication number | Publication date |
---|---|
KR20020052678A (en) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1770710B1 (en) | Programmable delay control in a memory | |
KR930008577B1 (en) | Semiconductor memory device | |
US20050169078A1 (en) | Tracking circuit enabling quick/accurate retrieval of data stored in a memory array | |
KR0155177B1 (en) | Output circuit of semiconductor memory | |
JP2007018648A (en) | Semiconductor device | |
KR19980027178A (en) | Sense Amplifier Power Shutdown Circuit | |
US6784709B2 (en) | Clock generator to control a pules width according to input voltage level in semiconductor memory device | |
JP2006310457A (en) | Semiconductor integrated circuit | |
KR100542396B1 (en) | Sensing circuit for semiconductor memory device | |
JP2002185301A (en) | Semiconductor device and control method therefor | |
US5475321A (en) | Programmable logic device having input transition detector circuit | |
KR19990078368A (en) | Address transition detection circuit | |
KR100237031B1 (en) | Flash memory device | |
US7012846B2 (en) | Sense amplifier for a memory array | |
US20040008061A1 (en) | Circuit for controlling an initializing circuit in a semiconductor device | |
JP4322072B2 (en) | Semiconductor device | |
JP2912158B2 (en) | Signal line switching circuit | |
KR100265594B1 (en) | Power-up circuit | |
KR20050040438A (en) | Semiconductor device having io sense amplifier for sampling at least twice | |
KR20070087456A (en) | Io sense amp driving circuit and semiconductor memory device having the same | |
US6677785B1 (en) | Power level detection circuit | |
KR0146535B1 (en) | Address transition detection circuit built-in semiconductor memory device | |
KR101840686B1 (en) | Device for changing the sensing time of sense amplifier for memory device | |
JPH10125056A (en) | Semiconductor memory | |
KR100576829B1 (en) | Semiconductor memory device and precharge signal generating circuit of this |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |