KR100204579B1 - Method of manufacturing gaas hemt device - Google Patents
Method of manufacturing gaas hemt device Download PDFInfo
- Publication number
- KR100204579B1 KR100204579B1 KR1019960053212A KR19960053212A KR100204579B1 KR 100204579 B1 KR100204579 B1 KR 100204579B1 KR 1019960053212 A KR1019960053212 A KR 1019960053212A KR 19960053212 A KR19960053212 A KR 19960053212A KR 100204579 B1 KR100204579 B1 KR 100204579B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gaas
- etching
- forming
- algaas
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 46
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 68
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 37
- 239000002344 surface layer Substances 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000007865 diluting Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 229910019142 PO4 Inorganic materials 0.000 abstract description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 abstract description 3
- 239000010452 phosphate Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H01L29/66462—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H01L29/778—
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 GaAs HEMT 소자 제조 방법에 관한 것으로, 소자 특성의 균일도가 저하되며 수율이 떨어지는 종래의 선택적 식각 방법의 문제점을 해결하기 위하여 AlGa As층에 도핑을 하고 두께를 증가시킨 에피구조를 사용하며, AlGaAs 및 GaAs에서 에칭속도가 비슷한 인산계 에칭용액을 사용하여 HEMT의 게이트 리세스 에칭을 실시하여 소자 특성의 균일도를 향상시키고 수율을 높일 수 있는 GaAs HEMT 소자 제조 방법이 제시된다.The present invention relates to a method for manufacturing a GaAs HEMT device, in order to solve the problem of the conventional selective etching method, the uniformity of the device properties are lowered and the yield is reduced, using an epi structure doped in the AlGa As layer and increased in thickness, A method of fabricating a GaAs HEMT device capable of improving the uniformity of device characteristics and increasing the yield by performing gate recess etching of an HEMT using a phosphate etching solution having similar etching rates in AlGaAs and GaAs is provided.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 수율이 우수한 GaAs 구조의 높은 전자 이동도를 갖는 트랜지스터(High Electron Mobility Transister : 이하 HEMT라 함) 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a transistor having a high electron mobility (HEMT) device having a high yield of GaAs structure.
GaAs HEMT 소자는 고주파에서 전력 이득과 효율이 높고 잡음 특성이 우수하기 때문에 고주파용 전력 소자 또는 저잡음 소자로 많이 사용되고 있다.GaAs HEMT devices are widely used as high-frequency power devices or low-noise devices because they have high power gain, high efficiency, and excellent noise characteristics at high frequencies.
GaAs HEMT 소자의 게이트 리세스 에칭시 사용하는 방법은 선택적 식각방법이다. 즉 높은 밴드갭을 갖는 AlGaAs층과 표면층인 GaAs층중, GaAs층에 대한 에칭속도가 빠른 반면 AlGaAs층에 대한 에칭속도는 매우 느려 게이트 리세스 에칭시 AlGaA s층 위에서 에칭이 정지되어 게이트 리세스 에칭을 AlGaAs층 위까지 한 후 게이트를 형성하여 원하는 특성의 HEMT 소자를 제작한다. 이러한 선택적 식각방법에는 건식식각과 습식식각의 두가지 방법이 있다. 건식식각 방법은 반응성 이온 식각(Reactive Ion Etching : 이하 RIE라 함)을 사용하여 선택식각하는 방법으로 선택성이 우수한 것으로 알려지고 있으나, 별도의 장비를 사용하여야 될 뿐 아니라 RIE시 이온들의 충돌에 의하여 채널층에 손상을 입힐 수 있는 단점이 있다. 한편 습식식각에 의한 선택식각 방법은 식각용액이 AlGaAs층에 도달한 후 AlGaAs층을 에칭하지는 않지만 GaAs층을 옆으로 식각하므로 역시 소자의 특성을 저하시키며 이에 따라 수율이 저하된다. 또한 선택적 식각을 하는 경우 게이트가 형성되는 위치는 에피구조에서 결정되어지기 때문에 에피 웨이퍼의 균일속도가 좋지 않은 경우 소자 특성의 균일속도 나빠지는 단점이 있다. 이와 같이 GaAs HEMT 소자의 수율은 에피 구조 및 게이트 리세스 에칭에 따라 크게 좌우된다.The method used for etching the gate recess of the GaAs HEMT device is a selective etching method. In other words, among the AlGaAs layer having high band gap and the GaAs layer which is the surface layer, the etching rate for the GaAs layer is fast while the etching rate for the AlGaAs layer is very slow. After the gate is formed over the AlGaAs layer, a HEMT device having desired characteristics is fabricated. There are two kinds of selective etching methods, dry etching and wet etching. The dry etching method is a method of selective etching by using reactive ion etching (hereinafter referred to as RIE), but it is known that the selectivity is excellent, but it is necessary to use a separate equipment and the channel due to collision of ions during RIE. It has the disadvantage of damaging the layer. On the other hand, the selective etching method by wet etching does not etch the AlGaAs layer after the etching solution reaches the AlGaAs layer, but since the GaAs layer is etched laterally, the characteristics of the device are also lowered and thus the yield is lowered. In addition, when the selective etching is performed, the position where the gate is formed is determined in the epi structure, and thus, the uniform speed of the device characteristics becomes worse when the uniform speed of the epi wafer is not good. As such, the yield of GaAs HEMT devices is highly dependent on epitaxial structure and gate recess etching.
따라서, 본 발명은 GaAs HEMT 소자의 제작시 소자 특성의 균일도가 우수한 에피 구조와 게이트 리세스 에칭방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an epitaxial structure and a gate recess etching method having excellent uniformity of device characteristics when fabricating a GaAs HEMT device.
상술한 목적을 달성하기 위한 본 발명은 AlGaAs층에 도핑을 하고 두께를 증가시킨 에피구조를 사용하여 AlGaAs 및 GaAs에서 에칭속도가 비슷한 인산계 에칭용액을 사용하여 게이트 리세스 에칭을 실시하여 소자 특성의 균일도를 향상시키고 수율을 높이는 것을 특징으로 한다.In order to achieve the above-described object, the present invention uses a epitaxial structure doped with an AlGaAs layer and increased in thickness to perform gate recess etching using a phosphate-based etching solution having similar etching rates in AlGaAs and GaAs. It is characterized by improving the uniformity and increasing the yield.
제1도는 일반적인 HHEMT 소자의 구조를 도시한 단면도.1 is a cross-sectional view showing the structure of a typical HHEMT device.
제2도는 종래의 건식식각 방법에 의한 GaAs HEMT 소자의 제조 방법을 설명하기 위해 도시한 단면도.2 is a cross-sectional view illustrating a method of manufacturing a GaAs HEMT device by a conventional dry etching method.
제3도는 종래의 습식식각 방법에 의한 GaAs HEMT 소자의 제조 방법을 설명하기 위해 도시한 단면도.3 is a cross-sectional view illustrating a method of manufacturing a GaAs HEMT device by a conventional wet etching method.
제4a도 및 제4b도는 본 발명에 따른 GaAs HEMT 소자의 제조 방법을 설명하기 위해 도시한 단면도.4A and 4B are cross-sectional views illustrating a method for manufacturing a GaAs HEMT device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 41 : 게이트 2, 22, 32, 42 : 오옴익 전극층1, 41: gate 2, 22, 32, 42: ohmic electrode layer
3, 23, 33, 43 : GaAs 표면층 4, 24, 34, 44 : AlGaAs층3, 23, 33, 43: GaAs surface layer 4, 24, 34, 44: AlGaAs layer
5, 25, 35, 45 : 이동전자 공급층 6, 26, 36, 46 : 버퍼층5, 25, 35, 45: mobile electron supply layer 6, 26, 36, 46: buffer layer
7, 27, 37, 47 : 반절연체 GaAs 기판7, 27, 37, 47: semi-insulator GaAs substrate
8 : AlGaAs층의 표면 손상 9 : GaAs층의 측면 식각8: Surface damage of AlGaAs layer 9: Side etching of GaAs layer
10 : 그루브10: groove
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.
도 1은 일반적인 HEMT 소자의 구조를 도시한 단면도이다. 도시된 바와 같이 반절연체 GaAs 기판(7) 상부에 버퍼층(6)이 형성된다. 버퍼층(6) 상부에 2D 채널층과 2D 채널층에 이동전자를 공급하는 이동전자 공급층(5)이 형성되며, 이동전자 공급층(5) 상부에 이동전자를 2D 채널층에 제한시키기 위한 큰 밴드갭을 갖는 AlGaAs층(4)이 형성된다. AlGaAs층(4) 상부에 오옴의 접촉을 위한 n+로 도핑된 GaAs 표면층(3)이 형성된다. GaAs 표면층(3) 상부에 소스 및 드레인 패드의 형성을 위하여 오옴익(Ohmic) 금속을 증착하고 열처리하여 오옴익 전극층(2)이 형성된다. 게이트 패턴을 형성하고 게이트 리세스 에칭을 실시하여 그루브를 형성한다. 그루브에 게이트(1)를 형성하므로써 소자의 제조가 완료된다.1 is a cross-sectional view showing the structure of a general HEMT device. As shown, a buffer layer 6 is formed on the semi-insulator GaAs substrate 7. A 2D channel layer and a mobile electron supply layer 5 for supplying mobile electrons to the 2D channel layer are formed on the buffer layer 6, and a large size for restricting the mobile electrons to the 2D channel layer is provided on the mobile electron supply layer 5. An AlGaAs layer 4 having a band gap is formed. On top of the AlGaAs layer 4 is formed a GaAs surface layer 3 doped with n + for ohmic contact. An ohmic electrode layer 2 is formed by depositing and heat-treating ohmic metals on the GaAs surface layer 3 to form source and drain pads. The groove is formed by forming a gate pattern and performing a gate recess etching. The manufacturing of the device is completed by forming the gate 1 in the groove.
HEMT 소자 제작시 게이트는 일반적으로 밴드갭이 큰 AlGaAs층 위에 형성하는데 이는 ALGaAs층이 높은 쇼트키 장벽을 갖기 때문이다. 이때 게이트 리세스 에칭은 제작된 HEMT 소자의 특성을 좌우하는 매우 중요한 공정으로 1~2nm 정도의 오차에 의하여도 소자의 특성이 크게 변하게 되어 원하는 특성으로 갖는 소자의 제작이 매우 어렵다. 이의 방지를 위하여 보통 AlGaAs층과 GaAs층간의 선택적 식각방법을 사용하여 게이트 리세스 에칭을 하여 원하는 특성을 갖는 HEMT 소자를 제작한다.In the manufacture of HEMT devices, gates are generally formed on AlGaAs layers with large band gaps, since ALGaAs layers have high Schottky barriers. At this time, the gate recess etching is a very important process that determines the characteristics of the manufactured HEMT device, and the characteristics of the device are greatly changed even by an error of about 1 to 2 nm, making it difficult to manufacture the device having desired characteristics. In order to prevent this, a HEMT device having desired characteristics is manufactured by performing gate recess etching using a selective etching method between an AlGaAs layer and a GaAs layer.
즉 위에서 설명한 높은 밴드갭을 갖는 층인 AlGaAs층과 표면층인 GaAs층중 GaAs층에 대한 에칭속도가 빠른 반면 AlGaAs층에 대한 에칭속도는 매우 느려 게이트 리세스 에칭시 ALGaAs층 위에서 에칭이 정지되어 게이트 리세스 에칭을 AlGaAs층 위까지 한 후 게이트를 형성하여 원하는 특성의 HEMT 소자를 제작한다. 이러한 선택적 식각방법에는 건식식각과 습식식각의 두가지 방법이 있다.That is, the etching rate for the GaAs layer among the AlGaAs layer and the GaAs layer having the high band gap described above is high, while the etching rate for the AlGaAs layer is very slow, so that the etching is stopped on the ALGaAs layer during the gate recess etching. To form an AlGaAs layer and then gate to fabricate a HEMT device having desired characteristics. There are two kinds of selective etching methods, dry etching and wet etching.
도 2 및 도 3은 종래의 선택적 식각방법인 건식식각과 습식식각에 의한 GaAs HEMT 소자의 제조 방법을 설명하기 위해 도시한 단면도로서, 이를 이용하여 종래의 선택적 식각방법의 문제점을 설명하면 다음과 같다.2 and 3 are cross-sectional views illustrating a method of manufacturing a GaAs HEMT device by dry etching and wet etching, which are conventional selective etching methods. The problems of the conventional selective etching method will be described as follows. .
도 2는 종래의 건식식각 방법에 의한 GaAs HEMT 소자의 제조 방법을 설명하기 위해 도시한 단면도이다. 도시된 바와 같이 도 1에 설명된 일반적인 구조와 오옴익 전극층을 형성하는 공정까지는 동일하다. 전체 구조 상부에 감광막(28)을 도포한 후 게이트 패턴을 형성하고 노출된 GaAs 표면층(23)을 건식식각한다. 이 과정에서 GaAs 표면층(23)이 과도 식각되어 AlGaAs층(24) 표면에 손상(8)을 입히게 된다.2 is a cross-sectional view illustrating a method of manufacturing a GaAs HEMT device by a conventional dry etching method. As shown, the general structure described in FIG. 1 and the process of forming the ohmic electrode layer are the same. After the photoresist layer 28 is coated on the entire structure, a gate pattern is formed, and the exposed GaAs surface layer 23 is dry-etched. In this process, the GaAs surface layer 23 is excessively etched to damage the surface of the AlGaAs layer 24.
이와 같이 건식식각 방법은 RIE를 사용하여 선택식각하는 방법으로 선택성이 우수한 것으로 알려지고 있으나, 별도의 장비를 사용하여야 될 뿐 아니라 RIE시 이온들의 충돌에 의하여 채널층에 손상을 입힐 수 있는 단점이 있다.As such, the dry etching method is known to have excellent selectivity as a selective etching method using RIE. However, the dry etching method is not only required to use separate equipment, but also has a disadvantage of damaging the channel layer by collision of ions during RIE. .
도 3은 종래의 습식식각 방법에 의한 GaAs HEMT 소자의 제조 방법을 설명하기 위해 도시한 단면도이다. 도시된 바와 같이 도 1에 설명된 일반적인 구조와 오옴익 전극층을 형성하는 공정까지는 동일하다. 전체 구조 상부에 감광막(38)을 도포한 후 게이트 패턴을 형성하고 노출된 GaAs 표면층(33)을 습식식각한다.3 is a cross-sectional view illustrating a method of manufacturing a GaAs HEMT device by a conventional wet etching method. As shown, the general structure described in FIG. 1 and the process of forming the ohmic electrode layer are the same. After the photoresist 38 is coated on the entire structure, a gate pattern is formed, and the exposed GaAs surface layer 33 is wet-etched.
이와 같이 습식식각에 의한 선택적 식각 방법은 식각용액이 AlGaAs층에 도달한 후 AlGaAs층을 에칭하지는 않지만 GaAs 표면층(33)을 측면식각(9)하면서 역시 소자의 특성을 저하시키게 되어 수율이 떨어진다. 또한 선택적 식각을 하는 경우 게이트가 형성되는 위치가 에피 구조에서 결정되어지기 때문에 에피 웨이퍼의 균일도가 좋지 않은 경우 소자 특성의 균일도도 나빠지는 단점이 있다.As described above, the selective etching method by wet etching does not etch the AlGaAs layer after the etching solution reaches the AlGaAs layer, but also lowers the characteristics of the device while side-etching the GaAs surface layer 33, thereby lowering the yield. In addition, in the case of selective etching, since the position at which the gate is formed is determined in the epi structure, when the uniformity of the epi wafer is not good, the uniformity of device characteristics is also deteriorated.
도 4a 및 도 4b는 본 발명에 따른 GaAs HEMT 소자의 제조 방법을 도시한 단면도이다. 도 4a에 도시된 바와 같이 반절연체 GaAs 기판(47) 상부에 버퍼층(46)이 형성된다. 버퍼층(46) 상부에 2D 채널층과 2D 채널층에 이동전자를 공급하는 이동전자 공급층(45)이 형성되며, 이동전자 공급층(45) 상부에 이동전자를 2D 채널층에 제한시키기 위한 큰 밴드갭을 갖는 ALGaAs층(44)이 형성된다. 여기서, AlGaAs층(44)은 0.5×1017내지 2×1017cm-3의 농도로 도핑된 것으로 40 내지 60nm의 두께로 형성된다. 이는 통상적으로 분자선 에피성장 방법에 의하여 에피 웨이퍼에 성장된다. GaAs 표면층(43) 상부에 소스 및 드레인 패드의 형성을 위하여 오옴익(Ohmic) 금속을 증착하고 열처리하여 오옴익 전극층(42)이 형성된다. 게이트 패턴을 형성하고 게이트 리세스 에칭을 실시하여 그루브(11)를 형성한다. 게이트 리세스 에칭은 선택적 식각이 아닌 AlGaAs 및 GaAs의 에칭속도가 거의 비슷한 인산계 에칭용액을 사용하요 포화 전류를 측정하면서 포화 전류값이 원하는 값에 도달할 때까지 시행한다. 즉, 게이트 리세스 에칭시 인산 : 과산화수소의 비율이 6 : 1 내지 2 : 1인 용액을 물에 100배 내지 400배 사이로 희석한 용액을 에칭 용액으로 사용한다. 또한, 게이트 리세스 에칭은 AlGaAs층(44)의 안쪽까지 시행하는데 이때 도핑된 AlGaAs층(44)은 공핍층을 AlGaAs층(44)에 국한시켜 2D 채널층에 공핍층을 형성하지 않으므로 게이트 리세스 에칭의 깊이에 따라 포화 전류의 값의 변화를 줄이는 역할을 한다.4A and 4B are cross-sectional views illustrating a method of manufacturing a GaAs HEMT device according to the present invention. As shown in FIG. 4A, a buffer layer 46 is formed on the semi-insulator GaAs substrate 47. A 2D channel layer and a mobile electron supply layer 45 for supplying mobile electrons to the 2D channel layer are formed on the buffer layer 46, and a large size for restricting the mobile electrons to the 2D channel layer is provided on the mobile electron supply layer 45. An ALGaAs layer 44 having a band gap is formed. Here, the AlGaAs layer 44 is doped at a concentration of 0.5 × 10 17 to 2 × 10 17 cm −3 and is formed to a thickness of 40 to 60 nm. It is typically grown on epi wafers by molecular beam epigrowth methods. Ohmic electrode layers 42 are formed by depositing and heat-treating ohmic metals on the GaAs surface layer 43 to form source and drain pads. The groove 11 is formed by forming a gate pattern and performing a gate recess etching. The gate recess etch is performed using a phosphate etching solution with almost the same etching rate of AlGaAs and GaAs, not selective etching. The saturation current is measured until the saturation current reaches the desired value. That is, a solution obtained by diluting a solution in which the ratio of phosphoric acid to hydrogen peroxide is 6: 1 to 2: 1 in the gate recess etching between 100 and 400 times in water is used as the etching solution. In addition, the gate recess etching is performed to the inside of the AlGaAs layer 44. The doped AlGaAs layer 44 confines the depletion layer to the AlGaAs layer 44 so that the gate recess is not formed in the 2D channel layer. Depending on the depth of etching serves to reduce the change in the value of saturation current.
도 4b는 감광막(48)을 제거한 후 그루브에 게이트(41)을 형성하여 소자 특성의 균일도가 우수한 GaAs HEMT 소자의 제조를 완료한 단면도이다.4B is a cross-sectional view of the GaAs HEMT device having excellent uniformity of device characteristics by removing the photoresist film 48 and forming a gate 41 in the groove.
상술한 바와 같이 본 발명에 의하면 별도의 공정 장비 또는 화학 약품의 필요하지 않아 공정이 간편할 뿐 아니라, 소자의 균일도를 향상시켜 수율이 증가하기 때문에 생상 단가를 절감시킬 수 있는 훌륭한 효과가 있다.As described above, according to the present invention, there is no need for a separate process equipment or chemicals, and thus, the process is not only simple, but also has an excellent effect of reducing the production cost because the yield is increased by improving the uniformity of the device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053212A KR100204579B1 (en) | 1996-11-11 | 1996-11-11 | Method of manufacturing gaas hemt device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053212A KR100204579B1 (en) | 1996-11-11 | 1996-11-11 | Method of manufacturing gaas hemt device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980034996A KR19980034996A (en) | 1998-08-05 |
| KR100204579B1 true KR100204579B1 (en) | 1999-06-15 |
Family
ID=19481421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960053212A KR100204579B1 (en) | 1996-11-11 | 1996-11-11 | Method of manufacturing gaas hemt device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100204579B1 (en) |
-
1996
- 1996-11-11 KR KR1019960053212A patent/KR100204579B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980034996A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514605A (en) | Fabrication process for compound semiconductor device | |
| KR100307986B1 (en) | Method of manufacturing semiconductor device | |
| US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| JP3233207B2 (en) | Method for manufacturing field effect transistor | |
| EP0855748B1 (en) | Heterojunction field-effect transistor and method of fabricating the same | |
| EP1573796B1 (en) | Sulfide encapsulation passivation technique | |
| CN106952818A (en) | The forming method of semiconductor structure | |
| KR100204579B1 (en) | Method of manufacturing gaas hemt device | |
| CN114883406B (en) | Enhanced GaN power device and preparation method thereof | |
| JP2773700B2 (en) | Compound semiconductor device and method of manufacturing the same | |
| CN112582470B (en) | Normally-off high electron mobility transistor and manufacturing method thereof | |
| KR100258309B1 (en) | Selective etching method of gate layer for manufacturing heterojunction device | |
| US6051506A (en) | Method of fabrication ultra-frequency semiconductor device | |
| KR100400718B1 (en) | Method for forming T-gate | |
| KR19980046372A (en) | Selective Etching Method of GaAs / AlGaAs Layer | |
| JP3295899B2 (en) | Semiconductor substrate etching method | |
| KR102535264B1 (en) | Method for manufacturing of high electron mobility transistors | |
| KR100695670B1 (en) | Method for offset wide-recess of High electron mobility transistors | |
| KR20080087518A (en) | Method for fabricating recessed gate in semicondutor device | |
| KR100620065B1 (en) | Semiconductor device and method for fabrication of the same | |
| KR20070024965A (en) | Method for fabricating semiconductor device | |
| KR100578341B1 (en) | Method for fabricating high frequency electronic device | |
| KR100283027B1 (en) | GaAs/AlGaAs selective etching method of heterojunction semiconductor device and method for manufacturing p-HEMT using the GaAs/AlGaAs selective etching method | |
| KR0142782B1 (en) | Manufacture of semiconductor | |
| Sato et al. | Effect of electro-chemical etching in deionized water on RF performance of 0.1 μm gate pseudomorphic InGaAs/AlGaAs HEMT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100323 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |