KR100204413B1 - Wafer for checking mask's defect and manufacturing method thereof - Google Patents
Wafer for checking mask's defect and manufacturing method thereof Download PDFInfo
- Publication number
- KR100204413B1 KR100204413B1 KR1019950047097A KR19950047097A KR100204413B1 KR 100204413 B1 KR100204413 B1 KR 100204413B1 KR 1019950047097 A KR1019950047097 A KR 1019950047097A KR 19950047097 A KR19950047097 A KR 19950047097A KR 100204413 B1 KR100204413 B1 KR 100204413B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- defect
- mask
- forming
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
마스크 결함 체크용 웨이퍼.Wafer for mask defect check.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
웨이퍼에서의 표면 반사에 의해서 S/N 비가 매우 낮아서 많은 가상의 결함 등이 나타나고, 상기 가상의 결함들을 제거하기 위해서는 검사기의 한계 전압을 매우 높여야 하는데, 상기 한계 전압의 증가로 인하여 실제적인 결함(Real Defect)이 소거되거나 위치를 파악하기 힘들게 된다는 문제점이 발생함.S / N ratio is very low due to the surface reflection on the wafer, and many virtual defects appear. In order to remove the virtual defects, the threshold voltage of the inspector must be increased very much. There is a problem that the defect is erased or the location becomes difficult to identify.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
웨이퍼 상에 산화막, 폴리실리콘막을 차례로 형성한 후 테스트 웨이퍼 중앙의 적정 면적은 체크할 마스크의 패턴이 형성될 수 있도록 공간으로 남겨두고, 다이 윤곽이 확실한 액티브 영역 형성을 위한 공정을 실시하여 상기 테스트 웨이퍼 중앙의 적정 면적은 폴리실리콘이 형성되고, 나머지 부분은 산화막이 형성되도록 하여 웨이퍼의 표면 반사를 감소시킴으로써 S/N 비를 증가시킬 수 있는 마스크 결함 체크용 웨이퍼 및 그 제조 방법을 제공하고자 함.After forming an oxide film and a polysilicon film on the wafer in order, the appropriate area in the center of the test wafer is left as a space for forming a pattern of a mask to be checked, and a process for forming an active region with a solid die outline is performed. The proper area of the center is to provide a polysilicon, and the remaining portion to form an oxide film to reduce the surface reflection of the wafer to increase the S / N ratio to provide a wafer defect check wafer and its manufacturing method.
4. 발명의 중요한 용도4. Important uses of the invention
반도체 소자의 제조, 특히 마스크 결함 체크에 이용됨.Used in the manufacture of semiconductor devices, in particular for mask defect checks.
Description
제1a도는 종래의 마스크 결함 체크용 웨이퍼의 단면도.1A is a sectional view of a conventional mask defect check wafer.
제1b도는 다이 투 다이 검사 방법을 나타내는 도면.1B illustrates a die to die inspection method.
제2a도 및 제2b도는 본 발명에 따른 마스크 결함 체크용 웨이퍼의 제조 단면도.2A and 2B are sectional views of manufacturing a wafer for checking a mask defect according to the present invention.
제2c도는 본 발명에 따른 마스크 결함 체크용 웨이퍼의 평면도.2C is a plan view of a wafer for checking a mask defect according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 웨이퍼 22, 25 : 산화막21: wafer 22, 25: oxide film
23 : 폴리실리콘 24 : 포토 레지스트23 polysilicon 24 photoresist
본 발명은 일반적으로 반도체 소자의 제조 방법에 관한 것으로서, 특히 포토 마스트(Photo Mask) 공정에서 가장 중요한 마스크 결함(Defect) 체크(Check)에 사용되는 마스크 결함 체크용 웨이퍼 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a method for manufacturing a semiconductor device, and more particularly, to a wafer for wafer defect check used in a mask defect check and a method for manufacturing the same, which are most important in a photo mask process.
일반적으로 포토 마스크 공정을 수행하기 전에 마스크 결함 검사기를 이용하여 마스크 결함의 반복(Repeating)을 체크하게 되는데, 종래에는 체크하고자 하는 마스크를 스테퍼(Stepper)에 로딩(Loading)한 다음에 소정의 테스트 웨이퍼에 얼라인(Align) 및 노광(Exposure)을 실시하고 결함 검사기를 이용하여 다이 투 다이 검사 방법(Die To Die Comparison Method)을 이용하여 결함을 체크한 후 결함이 없을 경우에 마스크 공정을 진행하게 된다. 상기 종래의 마스크 결함 검사용 테스트 웨이퍼는 제1a 도에 도시한 바와 같이 웨이퍼(11)상에 단순히 포토레지스트층(12)이 도포된 구조로 되어있고, 상기 노광 공정을 통하여 상기 포토레지스트층(12)에 소정저의 패턴(13)이 형성되도록 되어 있다. 또한 상기 다이 투 다이 검사 방법은 제 1b도에 도시한 바와 같이, a, b, c 각 다이가 동일한 형태의 이미지(Image)를 유지할 경우 a≠b, b≠c가 되면 b다이에 결함이 있다고 결함 검사기가 인식하는 방법이다.In general, before performing a photo mask process, a mask defect checker is used to check the repetition of mask defects. In the related art, a mask to be checked is loaded onto a stepper, and then a predetermined test wafer is loaded. Align and Exposure are performed, defects are checked using a die to die comparison method using a defect inspector, and mask processing is performed when there are no defects. . The conventional test mask for mask defect inspection has a structure in which a photoresist layer 12 is simply coated on the wafer 11 as shown in FIG. 1A, and the photoresist layer 12 is subjected to the exposure process. ), A predetermined bottom pattern 13 is formed. In the die-to-die inspection method, as shown in FIG. 1B, when each of a, b, and c dies maintains the same image, a b-die is defective when a ≠ b and b ≠ c. This is how the defect checker recognizes.
전술한 바와 같은 종래의 방법은 다음과 같은 문제점을 노출시켰다. 첫째, 웨이퍼에서의 표면 반사(Reflectance)에 의해서 포토레지스트층에 노치(Notch)성 디스컬러(Discolor)가 발생하여 노이즈 발생이 심해지게 되고, 그 결과로 시그널 투 노이즈(Signal To Noise) 비율인 S/N 비가 낮아진다는 것이다. 둘째, 특히 캐패시터(Capacitor) 소자의 형성 층들은 1개의 다이 윤곽을 정확하게 정의해 주는 가드 링(Guard Ring) 형태의 패턴이 없기 때문에 S/N 비가 매우 낮아서 많은 가상의 결함(False Defect)들이 나타난다는 것이다. 셋째, 상기 가상의 결함들을 제거하기 위해서는 검사기의 한계 전압(Threshold Voltage)을 매우 높여야 하는데, 상기 한계 전압의 증가로 인하여 실제적인 결함(Real Defect)이 소거되거나 위치를 파악하기 힘들게 된다는 문제점이 발생하였다. 넷째, 상기 결함 검사기를 사용하는데, 있어서 마스크의 스텝(Step) 수 만큼 프로그램을 작성(Edit)해야 함으로써 시간적인 낭비를 가져왔다.The conventional method as described above has exposed the following problems. First, notch discolor occurs in the photoresist layer due to surface reflection on the wafer, resulting in severe noise. As a result, the signal to noise ratio S / N ratio is lowered. Second, since the formation layers of the capacitor device do not have a guard ring-shaped pattern that accurately defines one die contour, the S / N ratio is very low, resulting in many false defects. will be. Third, in order to remove the virtual defects, the threshold voltage of the tester must be increased very much. Due to the increase of the threshold voltage, there is a problem that a real defect is eliminated or it is difficult to determine the location. . Fourthly, in using the defect checker, the program has to be edited by the number of steps of the mask, which wastes time.
따라서, 이러한 문제점을 해결하기 위하여 안출된 본 발명은, 웨이퍼 상에 산화막, 폴리실리콘막을 차례로 형성한 후 테스트 웨이퍼 중앙의 적정 면적은 결함을 체크할 마스크의 패턴이 형성될 수 있도록 공간(Space)으로 남겨두고, 다이 윤곽이 확실한 액티브 영역 형성을 위한 공정을 실시하여 상기 테스트 웨이퍼 중앙의 적정 면적은 폴리실리콘이 형성되고, 나머지 부분은 산화막이 형성되도록 하여 웨이퍼의 표면 반사를 감소시킴으로써 S/N 비를 증가시킬 수 있는 마스크 결함 체크용 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.Therefore, in order to solve this problem, the present invention, after forming an oxide film, a polysilicon film on the wafer in turn, the appropriate area in the center of the test wafer is spaced so that a pattern of a mask to check for defects can be formed. By leaving the die in place, a process for forming an active region with a solid die contour is performed, so that the appropriate area in the center of the test wafer is formed of polysilicon and the remaining portion is formed of an oxide film to reduce the surface reflection of the wafer, thereby reducing the S / N ratio. It is an object of the present invention to provide a wafer for checking a mask defect that can be increased and a method of manufacturing the same.
본 발명에 따른 마스크 결함 체크용 웨이퍼 제조 방법은, 웨이퍼 상에 산화막, 폴리실리콘막을 차례로 형성한 후 결함을 체크할 마스크의 패턴이 형성될 만큼의 적정 면적은 가려지고, 나머지 부분은 오픈되도록 하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 베리어로 이용하여 산화 공정을 수행하는 단계와, 상기 잔류 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.In the method for manufacturing a wafer for mask defect checking according to the present invention, after forming an oxide film and a polysilicon film on a wafer in turn, an appropriate area sufficient to form a pattern of a mask to check for defects is masked, and the rest is opened. Forming a resist pattern, performing an oxidation process using the photoresist pattern as a barrier, and removing the residual photoresist pattern.
본 발명에 따른 마스크 결함 체크용 웨이퍼는, 결함을 체크할 마스크의 패턴이 형성될 만큼의 적정 면적은 폴리실리콘이 증착되고, 나머지 부분은 산화막이 형성되어 이루어진 것을 특징으로 한다.The wafer for mask defect checking according to the present invention is characterized in that a polysilicon is deposited in an appropriate area such that a pattern of a mask for checking a defect is formed, and an oxide film is formed in the remaining part.
이제 본 발명의 첨부된 도면인 제2a도 내지 제2c도를 참조하여 보다 상세하게 설명하게 된다. 본 발명에 따른 마스크 결함 체크용 웨이퍼의 제조 방법을 살펴보면, 먼저 제2a도에 도시한 바와 같이 테스트 웨이퍼(21) 상에 산화막(22), 폴리 실리콘막(23)을 차례로 형성한 후 결함을 체크할 마스크의 패턴이 형성될 만큼의 테스트 웨이퍼(21) 중앙의 적정 면적이 가려지고, 나머지 부분은 오픈되도록 하는 포토레지스트 패턴(24)을 형성한다. 다음에, 제2b도에 도시한 바와 같이 상기 포토 레지스트 패턴(24)을 베리어로 이용하여 산화 공정을 수행하여 산화막(25)을 형성하고, 상기 잔류 포토레지스트 패턴(24)을 제거한 후 전체 구조 상부에 포토레지스트 패턴(도시안됨)을 도포한 후 마스크 결함 체크를 위한 공정을 수행하게 된다. 이때, 제2c도는 본 발명에 따른 마스크 결함 체크용 웨이퍼(21)의 평면도로서 상기 산화막(25)의 형성으로 다이의 윤곽을 확실하게 구분할 수 있게 되어 캐패시터 소자를 형성하기 위한 마스크의 결함 체크도 효과적으로 진행할 수 있게 된다.Reference will now be made in more detail with reference to the attached drawings 2a to 2c of the present invention. Referring to the method of manufacturing a mask defect check wafer according to the present invention, first, as shown in FIG. 2A, an oxide film 22 and a polysilicon film 23 are sequentially formed on a test wafer 21, and then defects are checked. The photoresist pattern 24 is formed to cover the appropriate area in the center of the test wafer 21 as much as the pattern of the mask to be formed, and to open the remaining part. Next, as shown in FIG. 2B, an oxidation process is performed using the photoresist pattern 24 as a barrier to form an oxide film 25, and after removing the residual photoresist pattern 24, the entire structure is overlaid. After the photoresist pattern (not shown) is applied to the mask defect check process is performed. 2C is a plan view of the mask defect check wafer 21 according to the present invention, whereby the contour of the die can be reliably distinguished by the formation of the oxide film 25 so that the defect check of the mask for forming the capacitor element can be effectively performed. You can proceed.
이와 같이 구성된 본 발명을 이용함으로써, 웨이퍼의 표면 반사의 감소로 노이즈 발생을 억제시켜 S/N 비를 증가시킬 수 있게 되고, 검사 장비의 한계 전압을 낮출 수 있게 되어 가상의 결함 발생율이 낮아 실질적인 결함 체크에 효율적이며, 또한 결함 검사기를 사용하는데 있어서 처음에 한 번 프로그램을 작성함으로써 시간적인 낭비를 감소시킬 수 있다.By using the present invention configured as described above, it is possible to suppress the generation of noise by reducing the surface reflection of the wafer, thereby increasing the S / N ratio, and to lower the threshold voltage of the inspection equipment so that the virtual defect occurrence rate is low, thereby causing substantial defects. It is efficient for checking and can reduce time waste by writing the program once in using the defect checker.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047097A KR100204413B1 (en) | 1995-12-06 | 1995-12-06 | Wafer for checking mask's defect and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047097A KR100204413B1 (en) | 1995-12-06 | 1995-12-06 | Wafer for checking mask's defect and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051838A KR970051838A (en) | 1997-07-29 |
| KR100204413B1 true KR100204413B1 (en) | 1999-06-15 |
Family
ID=19438066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047097A KR100204413B1 (en) | 1995-12-06 | 1995-12-06 | Wafer for checking mask's defect and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100204413B1 (en) |
-
1995
- 1995-12-06 KR KR1019950047097A patent/KR100204413B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970051838A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773315A (en) | Product wafer yield prediction method employing a unit cell approach | |
| JP2003287875A (en) | Method of manufacturing mask and method of manufacturing semiconductor integrated circuit device | |
| US6562525B2 (en) | Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask | |
| KR100204413B1 (en) | Wafer for checking mask's defect and manufacturing method thereof | |
| KR970022533A (en) | Process defect inspection method of semiconductor device | |
| JPH09211840A (en) | Inspection method and inspection device for reticle as well as inspection method and inspection device for pattern | |
| US5310622A (en) | Method of patterning a reflective surface in an integrated circuit | |
| JP3776176B2 (en) | Defocus detection method in photolithography process | |
| KR100467804B1 (en) | Formation method of fuse box in semiconductor device | |
| KR100680936B1 (en) | Align checking method of semiconductor device | |
| JPS594019A (en) | Comparing and inspecting method for pattern | |
| KR20000012913A (en) | Bit line contact inspection method in semiconductor device | |
| JPH05107740A (en) | Reticle | |
| JP2766098B2 (en) | Reticle mask defect detection method | |
| US5403681A (en) | Method of producing semiconductor device and photomask therefor | |
| KR0139578B1 (en) | Photoresist patterning method by lithography process | |
| JP3268713B2 (en) | X-ray mask inspection method | |
| KR100261178B1 (en) | Method for improving sensitivity of find target | |
| KR0168353B1 (en) | Inspection method of non-pattern wafer | |
| JPH0214749B2 (en) | ||
| JPH0644147B2 (en) | Photomask defect inspection method | |
| KR20030056013A (en) | Method for probing interline of semiconductor device | |
| JPH0677159A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0729799A (en) | Resist pattern forming method | |
| KR19990057800A (en) | Development defect reduction method using surface energy characteristics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |