KR100202954B1 - 주변통신회로의 리셋방법 - Google Patents
주변통신회로의 리셋방법 Download PDFInfo
- Publication number
- KR100202954B1 KR100202954B1 KR1019960054138A KR19960054138A KR100202954B1 KR 100202954 B1 KR100202954 B1 KR 100202954B1 KR 1019960054138 A KR1019960054138 A KR 1019960054138A KR 19960054138 A KR19960054138 A KR 19960054138A KR 100202954 B1 KR100202954 B1 KR 100202954B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- circuit
- level state
- high level
- state
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
본 발명은, I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로간의 통신 중 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋시키도록 된 주변통신회로의 리셋방법에 있어서, 상기 직렬 클록(SCL) 버스가 하이 레벨상태인가의 여부를 판단하는 제 1 단계(S1)와; 이 제 1 단계(S1)의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 클록(SCL) 버스의 로우 레벨상태가 기준시간 이하 동안인가의 여부를 판단하여 이하인 경우 제 4 단계(S4)로 이동하는 제 2 단계(S2); 이 제 2 단계(S2)의 판단 결과 상기 하이 레벨상태가 기준시간 이하가 아닌 경우 리셋회로(3)로 제어신호를 출력하여 상기 리셋회로(3)를 구동시키는 제 3 단계(S3); 상기 제 1 단계(S1)의 판단 결과 하이 레벨상태인 경우 상기 직렬 데이터(SDA) 버스가 하이 레벨상태인가의 여부를 판단하여 하이 레벨상태인 경우 초기 상태로 이동하는 제 4 단계(S4) 및; 이 제 4 단계(S4)의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 데이터(SDL) 버스의 하이 레벨상태가 기준시간 이하 동안인가의 여부를 판단한 후 상기 기준시간 이하이면 초기 상태로 이동하고, 상기 기준시간 이하가 아니면 상기 제 3 단계(S3)로 이동하는 제 5 단계(S5)로 이루어진 것을 특징으로 한다.
Description
본 발명은 주변통신회로의 리셋방법에 관한 것으로, 특히 I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로에 있어서 직렬 데이터(SDA; serial data) 버스와 직렬 클록(SCL; serial clock) 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋함으로써 IC회로를 구동시킬 수 있도록 된 주변통신회로의 리셋방법에 관한 것이다.
일반적으로 I2C 프로토콜은 네델란드 필립스사에서 제안한 통신방식으로 보드내에서 디바이스간의 통신을 용이하게 구현할 수 있도록 한 프로토콜을 말한다. 상기 I2C 프로토콜의 핵심은 데이터가 전달되는 직렬 데이터(SDA; serial dta) 버스와 동기 클록신호가 전달되는 직렬 클록(SCL; serial clock) 버스를 통해 디바이스간의 양방향 통신이 가능하도록 하는 것이다.
이러한 I2C 프로토콜 버스는 직렬 동기버스로 데이터가 전송되는 직렬 데이터(SDA) 버스와 동기 클록신호가 전송되는 직렬 클록(SCL) 버스를 가추고 있어 소정의 프로토콜에 따라 데이터 전송을 하기 위한 산업 표준 버스이고, 그 동작은 개략적으로 살펴보면 다음과 같다.
통상, I2C 프로토콜 버스에서 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스는 하이 레벨신호에 의해 풀업(full-up)되어 있고, 직렬 데이터(SDA) 버스의 데이터를 직렬 클록(SCL) 버스가 로우 레벨신호의 주기일 경우에만 변하도록 되어 있다. 그리고, 상기 직렬 클록(SCL) 버스가 하이 레벨신호의 주기일 경우에 직렬 데이터(SDA) 버스의 데이터가 하이 레벨신호에서 로우 레벨신호로 천이되는 것은 데이터 전송사이클의 시작을 나타내고, 로우 레벨신호에서 하이 레벨신호로 천이되는 것은 데이터 전송사이클의 종료를 나타내게 낸다.
또한, I2C 프로토콜 버스상에서 데이터 또는 어드레스는 8 비트 워드 단위로 전송되는데, 8 비트 워드를 수신한 수신기는 직렬 클록(SCL) 버스의 9 번째 클록에서 직렬 데이터(SDA) 버스를 로우 레벨신호로 떨어뜨려 수신 응답신호(acknowledge)를 표시하게 된다.
이와 같은 기본적인 프로토콜을 바탕으로 라이트(write) 동작과 리드(read) 동작이 수행되고, 통상적으로 시작신호 다음에 8 비트 단위로 디바이스 어드레스, 워드 어드레스, 데이터가 순차적으로 전송된 후 마지막에 종료신호 에 의해 전송종료를 알리게 된다.
이때, 디바이스 어드레스의 최하위 비트(LSB; least signification bit)는 리드/라이트 동작을 나타내는데, 하이 레벨신호이면 해당 디바이스로부터 리드동작을 나타내고, 로우 레벨신호이면 해당 디바이스에 라이트 동작을 나타내게 된다. 그리고, 어드레스에 의해 선택된 수신측에서는 8 비트 워드의 데이터나 어드레스를 수신할 때마다 수신 응답신호를 전송하게 된다.
한편, 상기 I2C 프로토콜에 의해 마이콤이 통신을 하는 경우에 소정 집적회로, 예컨대 OSD 집력회로 또는 EEPROM과 같은 집적회로에서는 상기 마이콤의 리셋신호와는 다른 타이밍에서 리셋되거나 통신을 수행하는 중에 에러가 발생하여 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스가 불안정한 로우 레벨상태가 되게 된다. 따라서, 상기 집적회로가 마이콤에 의해 제어되지 않게 되어 모니터의 동작이 불안정하게 되는 문제점이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로에 있어서 직렬 데이터(SDA; serial data) 버스와 직렬 클록(SCL; serial clock) 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋함으로써 IC회로를 구동시킬 수 있도록 된 주변통신회로의 리셋방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로간의 통신 중 직렬 데이터 버스와 직렬 클록 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋시키도록 된 주변통신회로의 리셋방법에 있어서, 상기 직렬 클록 버스가 하이 레벨상태인가의 여부를 판단하는 제 1 단계와; 이 제 1 단계의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 클록 버스의 로우 레벨상태가 기준시간 이하 동안인가의 여부를 판단하여 이하인 경우 제 4 단계로 이동하는 제 2 단계; 이 제 2 단계의 판단 결과 상기 하이 레벨상태가 기준시간 이하가 아닌 경우 리셋회로로 제어신호를 출력하여 상기 리셋회로를 구동시키는 제 3 단계; 상기 제 1 단계의 판단 결과 하이 레벨상태인 경우 상기 직렬 데이터 버스가 하이 레벨상태인가의 여부를 판단하여 하이 레벨상태인 경우 초기 상태로 이동하는 제 4 단계 및; 이 제 4 단계의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 데이터 버스의 하이 레벨상태가 기준시간 이하 동안인가의 여부를 판단한 후 상기 기준시간 이하이면 초기 상태로 이동하고, 상기 기준시간 이하가 아니면 상기 제 3 단계로 이동하는 제 5 단계로 이루어진 것을 특징으로 한다.
상기와 같이 구성된 본 발명은, I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로에 있어서 직렬 데이터 버스와 직렬 클록 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋함으로써 IC회로를 구동시킬 수 있게 된다.
도 1은 일반적인 주변통신회로에 대한 리셋회로의 일례를 나타낸 블록도,
도 2는 도 1에 나타낸 리셋회로의 1 실시예를 나타낸 회로도,
도 3은 도 1에 나타낸 리셋회로의 다른 실시예를 나타낸 회로도,
도 4는 본 발명에 따른 주변통신회로의 리셋트방법의 1 실시예를 설명하기 위한 동작흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
1: 마이콤, 2: 온 스크린 디스플레이 집적회로,
3,4: 리셋회로.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
도 1은 일반적인 주변통신회로에 대한 리셋회로의 일례를 나타낸 블록도이다. 여기서, 상기 도면은 마이콤(1)과, 온 스크린 디스플레이(2) 및, 리렛회로(3)로 구성되어 있다.
여기서, 통신을 수행하는 중에 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스가 일정 시간이 경과되어도 하이 레벨상태로 되지 않는 경우에 상기 마이콤(1)으로부터의 제어신호에 의해 상기 리셋회로가 구동되게 된다.
통상, 마이콤(1)이 주변의 집적회로, 예컨대 OSD 집적회로와 같은 회로와 I2C 프로토콜에 의해 통신하는 경우 비정상적으로 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스가 로우 레벨상태로 되어 통신을 수행할 수 없는 상태가 발생하고, 또한 초기의 전원이 온 상태시에 상기 마이콤과 주변의 집적회로간의 불안정한 리셋신호에 의해 상기 주변의 집적회로가 통신을 수행할 수 없는 상태로 되게 된다.
이와 같이, I2C 프로토콜에 의한 상기 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스의 상태가 비정상적으로 오래동안 로우 레벨상태로 되게 되면, 적절한 통신이 불가능하게 되어 전체적인 회로 동작이 이루어지지 않게 된다. 또한, 상기와 같은 상태가 발생하게 되면, 세트단자를 무리하게 동작시키게 되고, 이러한 경우 정상적인 동작을 위해 전체 전원을 다시 온/오프 시켜야만, 리셋상태로 되게 된다.
그러나, 본 발명의 실시예에서는 상기 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스의 비정상적인 로우 레벨상태를 상기 마이콤이 검출한 후 리셋회로를 통해 주변 집적회로의 리셋단자를 구동시키게 된다.
도 2는 도 1에 나타낸 리셋회로의 1 실시예를 나타낸 회로도이다. 상기 회로에 도시된 바와 같이 메인 PCB(Printed Circuit Boad)와 수상관 PCB(Printed Circuit Boad)가 분리되어 있어 리셋 라인을 공유하고 있는 경우 전원이 온되게 되면, 전원 전압, 예컨대 5 V가 커패시터(C1,C2)를 통해 마이콤(1)의 전원 공급단에 인가되는 동시에 커패시터(C3,C4)를 통해 온 스크린 디스플레이 IC(2)의 전원 공급단로 인가되게 된다.
이와 동시에, 상기 전원 전압(5V)은 리셋 회로(3)의 전원 공급단에도 인가되므로, 상기 리셋 회로(3)가 동작되어 하이 레벨(5V)의 리셋 신호를 메인 PCB의 마이콤(1)과 수상관 PCB의 온 스크린 디스플레이 IC(2) 등에 공급하게 된다.
이때, 상기 커패시터(C3,C4)에 의해 온 스크린 디스플레이 IC(2)의 리셋이 마이콤(1)의 리셋 보다 시간적으로 지연되게 되어 상기 온 스크린 디스플레이 IC(2)가 리셋되지 않은 상태, 즉 상기 마이콤(1)의 리셋 직후에 상기 마이콤(1)이 데이터를 상기 온 스크린 디스플레이 IC(2)로 전송하게 되면, 상기 온 스크린 디스플레이 IC(2)는 상기 데이터를 수신하지 못하게 된다.
도 3은 도 1에 나타낸 리셋회로의 다른 실시예를 나타낸 회로도이다. 상기 회로는 마이콤(1)과 온 스크린 디스플레이 IC(2)의 리셋 회로(3,4)를 분리하고 있다.
한편, 전원 전압(5V)이 마이콤(1) 및 온 스크린 디스플레이 IC(2)의 전원 공급단에 공급되는 동시에 각각의 리셋 회로(3,4)에도 공급되어 각각의 리셋 회로(3,4)에서 발생된 하이 레벨의 리셋 신호를 마이콤(1)과 온 스크린 디스플레이 IC(2)에 각각 공급한다.
도 4는 본 발명에 따른 주변통신회로의 리셋트방법의 1 실시예를 설명하기 위한 동작흐름도이다. 여기서, I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로간의 통신 중 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋시키도록 된 주변통신회로의 리셋방법은 다음과 같다.
먼저, 제 1 단계(S1)에서는 상기 직렬 클록(SCL) 버스가 하이 레벨상태인가의 여부를 판단하고, 제 2 단계(S2)에서는 상기 제 1 단계(S1)의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 클록(SCL) 버스의 로우 레벨상태가 기준시간 이하 동안 인가의 여부를 판단하여 이하인 경우 제 4 단계(S4)로 이동하게 된다.
그리고, 제 3 단계(S3)에서는 상기 제 2 단계(S2)의 판단 결과 상기 하이 레벨상태가 기준시간 이하가 아닌 경우 리셋회로(3)로 제어신호를 출력하여 상기 리셋회로(3)를 구동시키고, 제 4 단계(S4)에서는 상기 제 1 단계(S1)의 판단 결과 하이 레벨상태인 경우 상기 직렬 데이터(SDA) 버스가 하이 레벨상태인가의 여부를 판단하여 하이 레벨상태인 경우 초기 상태로 이동하게 된다.
또한, 제 5 단계(S5)에서는 상기 제 4 단계(S4)의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 데이터(SDL) 버스의 하이 레벨상태가 기준시간 이하 동안인가의 여부를 판단한 후 상기 기준시간 이하이면 초기 상태로 이동하고, 상기 기준시간 이하가 아니면 상기 제 3 단계(S3)로 이동하게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로에 있어서 직렬 데이터 버스와 직렬 클록 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋함으로써 IC회로를 구동시킬 수 있게 된다.
Claims (1)
- I2C 프로토콜에 의해 마이크로 컴퓨터와 IC회로간의 통신 중 직렬 데이터(SDA) 버스와 직렬 클록(SCL) 버스의 상태가 로우 레벨상태로 되어 통신이 불가능한 경우에 다시 IC회로를 리셋시키도록 된 주변통신회로의 리셋방법에 있어서,상기 직렬 클록(SCL) 버스가 하이 레벨상태인가의 여부를 판단하는 제 1 단계(S1)와;이 제 1 단계(S1)의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 클록(SCL) 버스의 로우 레벨상태가 기준시간 이하 동안인가의 여부를 판단하여 이하인 경우 제 4 단계(S4)로 이동하는 제 2 단계(S2);이 제 2 단계(S2)의 판단 결과 상기 하이 레벨상태가 기준시간 이하가 아닌 경우 리셋회로(3)로 제어신호를 출력하여 상기 리셋회로(3)를 구동시키는 제 3 단계(S3);상기 제 1 단계(S1)의 판단 결과 하이 레벨상태인 경우 상기 직렬 데이터(SDA) 버스가 하이 레벨상태인가의 여부를 판단하여 하이 레벨상태인 경우 초기 상태로 이동하는 제 4 단계(S4) 및;이 제 4 단계(S4)의 판단 결과 하이 레벨상태가 아닌 경우 상기 직렬 데이터(SDL) 버스의 하이 레벨상태가 기준시간 이하 동안인가의 여부를 판단한 후 상기 기준시간 이하이면 초기 상태로 이동하고, 상기 기준시간 이하가 아니면 상기 제 3 단계(S3)로 이동하는 제 5 단계(S5)로 이루어진 것을 특징으로 하는 주변통신회로의 리셋방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054138A KR100202954B1 (ko) | 1996-11-14 | 1996-11-14 | 주변통신회로의 리셋방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054138A KR100202954B1 (ko) | 1996-11-14 | 1996-11-14 | 주변통신회로의 리셋방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980035721A KR19980035721A (ko) | 1998-08-05 |
| KR100202954B1 true KR100202954B1 (ko) | 1999-06-15 |
Family
ID=19481887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960054138A KR100202954B1 (ko) | 1996-11-14 | 1996-11-14 | 주변통신회로의 리셋방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202954B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344803B1 (ko) * | 1999-12-18 | 2002-07-20 | 엘지전자주식회사 | 티브이 시스템에서 주변 집적회로부의 리세트 방법 |
| CN118643002A (zh) * | 2024-08-16 | 2024-09-13 | 昆山寰安电子科技有限公司 | 一种恢复集成电路总线的故障的方法、装置和系统 |
-
1996
- 1996-11-14 KR KR1019960054138A patent/KR100202954B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980035721A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7092041B2 (en) | I2C bus control for isolating selected IC's for fast I2C bus communication | |
| KR100687923B1 (ko) | 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치 | |
| JPH09265436A (ja) | データ転送装置 | |
| US10747360B2 (en) | Display device and driver thereof | |
| WO2018116399A1 (ja) | 映像表示機器、映像表示機器の接続方法及びマルチ表示システム | |
| CN115620683A (zh) | 显示装置和背光驱动方法 | |
| JP2009134185A (ja) | 表示制御装置および表示装置 | |
| KR100202954B1 (ko) | 주변통신회로의 리셋방법 | |
| US6418349B1 (en) | Arrangement and method for the transmission of address, instruction and/or data telegrams | |
| US20090185628A1 (en) | Receiving circuit | |
| EP0225720B1 (en) | Integrated circuit devices | |
| KR20050046932A (ko) | ｉ２Ｃ 버스를 이용한 슬레이브 장치들의 상태 검사 시스템 | |
| KR102682606B1 (ko) | 디스플레이 장치 및 그의 드라이버 | |
| US6625666B1 (en) | Operation-recording type system for a DDC monitor and related method | |
| KR20100135642A (ko) | 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치 | |
| US10013304B2 (en) | Electrical apparatus, control device and communication method that control communications performed at different communication rates | |
| US7676277B2 (en) | Data receiving apparatus and control method thereof | |
| KR100239720B1 (ko) | 반도체 소자의 입력전압 제어회로 | |
| KR200156524Y1 (ko) | 모니터에서 온스크린디스플레이 리셋회로 | |
| JP2005338963A (ja) | 電子機器 | |
| KR0174886B1 (ko) | Iic 버스 채용 시스템의 우선순위 결정방법 | |
| US20090219065A1 (en) | Semiconductor Device and Electronic Apparatus | |
| KR0132988B1 (ko) | 티브이내 마이콤과 외부기기간의 인터페이스 회로 및 그 제어방법 | |
| JP2000125372A (ja) | 給電制御装置 | |
| KR19990005575A (ko) | 모니터의 i²c 통신불능 처리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |