KR100200617B1 - 픽쳐 동기화회로 및 그 방법 - Google Patents

픽쳐 동기화회로 및 그 방법 Download PDF

Info

Publication number
KR100200617B1
KR100200617B1 KR1019960038453A KR19960038453A KR100200617B1 KR 100200617 B1 KR100200617 B1 KR 100200617B1 KR 1019960038453 A KR1019960038453 A KR 1019960038453A KR 19960038453 A KR19960038453 A KR 19960038453A KR 100200617 B1 KR100200617 B1 KR 100200617B1
Authority
KR
South Korea
Prior art keywords
picture
value
decoding
count value
system time
Prior art date
Application number
KR1019960038453A
Other languages
English (en)
Other versions
KR19980020102A (ko
Inventor
유필호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960038453A priority Critical patent/KR100200617B1/ko
Priority to US08/924,821 priority patent/US6028648A/en
Priority to CNB971179468A priority patent/CN1140127C/zh
Publication of KR19980020102A publication Critical patent/KR19980020102A/ko
Application granted granted Critical
Publication of KR100200617B1 publication Critical patent/KR100200617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/587—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

픽쳐 동기화회로는 입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭의 카운트값을 비교하고, 비교결과가 디코딩 타임 스탬프값이 시스템 타임 클럭 카운트값보다 크고, 디코딩 타임 스탬프값과 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 크면 차이에 해당하는 시간만큼 입력되는 픽쳐의 복호화를 지연시키고, 디코딩 타임 스탬프값이 시스템 타임 클럭의 카운트값보다 작고, 디코딩 타임 스탬프값과 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 크면 입력되는 픽쳐를 복호화하지 않고 스킵함으로써 픽쳐의 복호화시간을 복원한다.

Description

픽쳐 동기화회로 및 그 방법
도 1은 일반적인 동화상 복호기의 블록도이다.
도 2는 본 발명의 픽쳐 동기화회로가 적용되는 동화상 복호기의 블록도이다.
도 3은 본 발명에 의한 픽쳐 동기화회로의 입출력신호를 나타낸 도면이다.
도 4는 본 발명에 의한 픽쳐 동기화회로의 일 실시예에 따른 블록도이다.
도 5는 도 4에 도시된 뺄셈회로의 상세 회로도이다.
도 6은 도 4에 도시된 홀드 판단회로의 상세 회로도이다.
도 7 내지 도 8은 도 6에 도시된 홀드 판단회로의 입출력신호의 타이밍도이다.
도 9는 도 4에 도시된 스킵 판단회로의 상세 회로도이다.
도 10 내지 도 10는 도 9에 도시된 스킵 판단회로의 입출력신호의 타이밍도이다.
[발명의상세한설명]
[발명의목적]
[발명이속하는기술분야및그분야의종래기술]
본 발명은 동화상 복호기에 있어서 픽쳐 동기화회로 및 그 방법에 관한 것으로, 특히 픽쳐의 디코딩 타임 스탬프값과 픽쳐입력순간의 시스템 타임 클럭의 카운트값을 비교해서 복호화를 지연시키거나 현재의 픽쳐를 복호화하지 않고 스킵함으로써 픽쳐의 복호화시간을 복원하는 픽쳐 동기화회로 및 그 방법에 관한 것이다.
디지털 비디오는 영상회의, 영상전화등 통신분야 뿐만 아니라 컴퓨터 및 가전업계와 같은 많은 응용분야에서 이용될 수 있다. 서로 다른 응용분야들간의 기술공유 관점에서 ISO(International Organization for Standardization)는 디지털 저장매체(digital storage media)용의 비디오 및 관련 오디오 표준개발을 시작했다. 그러한 표준화 노력은 MPEG(Moving Pictures Expert Group)을 탄생시켰다.
MPEG 표준화는 화상, 음향 및 시스템에 관한 것으로, 화상은 동화상 정보의 부호화, 음향은 음향정보의 부호화, 시스템은 음향 및 화상이 결합된 다중정보의 부호화를 말하며 이를 각각 MPEG-video, MPEG-audio, MPEG-system이라 부른다.
이중 동화상 정보의 부호화에 있어서, 동화상 부호화된 데이터를 복호화하는 MPEG-2 화상 복호기는 도 1에 도시되어 있다.
도 1에 있어서, 버퍼(10)는 수신되는 부호화된 데이터를 일시 저장한다. 디멀티플렉서 가변장 복호화기(이하 가변장 복호화기라고 약칭함:12)에서는 버퍼(10)로부터 인가되는 부호화된 데이터를 가변장 복호화해서 가변장 복호화된 데이터와 양자화 스텝사이즈(QP)는 역양자화기(14)에 인가되고, 매크로블럭 타입 제어신호(MB type)와 모션 벡터(MV)는 적응 예측기(22)에 인가되고, DCT 모드제어신호(DCT mode)는 IDCT(Inverse Discrete Cosine Transform) 처리기(16)에 인가된다.
부가적으로, 부호화기에 입력되는 픽쳐의 명칭은 I,P,B로 주어지는 데, 부호화의 단위가 되는 GOP(Group of Picture)는 가변적인지만 IBBPBBPBBPBBPBBI와 같이 인트라 픽쳐가 15번마다 반복되는 구조를 많이 취하고 있다.
그리고, 수신되는 부호화된 데이터는 MPEG-2 구조로서 픽쳐간 부호화(inter frame coding)되어 있는 동화상 신호이다. 여기서, 픽쳐간 부호화에 따르면 1GOP 단위내의 인트라 픽쳐를 제외한 다른 픽쳐는 인접 픽쳐간의 차만을 부호화한다. 1GOP내에는 다른 픽쳐데이타없이 독립적으로 코딩이 가능한 인트라 픽쳐(I) 데이타와, 선행하는 인트라 픽쳐 데이타나 프리딕티드 픽쳐 데이타로부터 얻어지며 인접하는 픽쳐사이의 움직임보상을 이용해서 코딩이 가능한 프리딕티드 픽쳐(P) 데이타와, 선행한 인트라 픽쳐 데이타 또는 프리딕티드 픽쳐 데이타와 뒤따르는 인트라 픽쳐 데이타 또는 프리딕티드 픽쳐 데이타로부터 얻어지며 움직임 보상을 이용해서 코딩이 가능한 쌍방향 프리딕티드 픽쳐(B) 데이타를 포함한다.
역양자화기(14)는 가변장 복호화된 데이터를 부호화시 사용한 양자화 스텝사이즈(QP)를 이용하여 역양자화한다. IDCT 처리기(16)는 DCT 모드제어신호(DCT mode)에 따라 역양자화된 데이터를 역 DCT처리해서 가산기(18)의 제1입력단자에 인가한다. 즉, IDCT 처리기(16)에서는 I-픽쳐인 경우는 원화상에 대해서, P-픽쳐 또는 B-픽쳐인 경우는 차성분에 대해서 역 DCT변환을 실시한다.
가산기(18)의 출력은 필드/프레임 메모리(20)에 저장된 후 출력된다. MPEG-2 동화상 복호기는 화면처리모드로서 필드모드와 프레임모드를 모두 지원가능하며, 움직임이 많은 화상인 경우에는 필드모드를 이용하며, 움직임이 적은 화상인 경우에는 프레임모드를 이용하기 위해서 필드/프레임 메모리(20)가 필요하다.
한편, 적응 예측기(22)는 가변장 복호화기(14)로부터 출력되는 매크로블럭 타입제어신호(MB type)와 모션 벡터(MV)에 따라 필드/프레임 메모리(20)에 저장된 데이터를 이용하여 예측된 데이터를 가산기(18)의 제2입력단자에 인가한다.
여기서, 매크로블럭 타입은 4:2:0 포맷을 주로 이용하고 있으며, 픽쳐가 필드/프레임 공존하는 구조이므로 필드구조인 경우에는 각 필드로부터 구해진 MV를 각 필드에 따라 독립적으로 적용시키고 프레임 구조인 경우에는 MV를 필드에 관계없이 동일하게 적용시킨다.
또한, 수신되는 픽쳐가 P-픽쳐 또는 B-픽쳐인 경우 적응 예측기(22)를 이용한다. 즉, 적응 예측기(22)는 P-픽쳐인 경우는 이전의 I-픽쳐 및 P-픽쳐를 기준으로 하여 이동 보상형 예측 신호를 가산기(18)에 인가하고, B-픽쳐인 경우는 이전의 I-픽쳐 및 P-픽쳐와 다음의 I-픽쳐 및 P-픽쳐를 기준으로 하여 이동 보상형 예측 신호 및 이동 보상형 내삽(interpolated) 신호를 발생하고, 발생된 예측 신호들중 최선의 것을 선택해서 가산기(18)에 인가한다.
따라서, 가산기(18)는 I-픽쳐인 경우는 IDCT 처리기(16)로부터 출력되는 데이터를 필드/프레임 메모리(20)를 통해 출력하고, P-픽쳐나 B-픽쳐인 경우는 IDCT 처리기(16)의 출력과 적응 예측기(22)의 출력을 가산해서 필드/프레임 메모리(20)를 통해 출력한다.
한편, 부호화된 동화상 데이타에는 부호기와 복호기의 동기화를 위한 프로그램 클럭 기준치(Program Clock Reference:이하 PCR라고 함), 프리젠테션 타임 스탬프(Presentation Time Stamp:이하 PTS라고 함) 그리고 디코딩 타임 스탬프(Decoding Time Stamp:이하 DTS라고 함)등이 포함되어 있다.
여기서, PCR은 42비트이고, 복호기의 27MHz의 시스템 타임 클럭(System Time Clock:이하 STC라고 함)을 복원하는 PLL(Phase Locking Loop)회로의 기준으로 사용된다. 또한, PCR은 PCR_base 33비트와 PCR_ext 9비트의 두 부분으로 구성되는 데, PCR_base는 27MHz의 1/300인 90KHz 단위의 시간을 나타내고 다음과 같이 주어진다.
PCR = PCR_base×300 + PCR_ext ...(1)
그리고, PTS는 33비트로 구성되고 픽쳐의 디스플레이 시작을 나타내는 90KHz 단위의 시간이고, DTS는 33비트로 구성되고 픽쳐의 복호화 시작을 나타내는 90KHz 단위의 시간이다.
매 픽쳐마다 PTS와 DTS가 있는 것은 아니고 둘 다 없는 경우, 또는 PTS만 있는 경우 예를 들면, B-픽쳐에서와 같이 PTS와 DTS가 같은 경우가 있다. 따라서, PTS와 DTS가 모두 없는 픽쳐의 경우에는 복호기에서 이전 픽쳐의 DTS로부터 현재 픽쳐의 DTS를 만들고, 예를 들어 프레임 레이트(frame rate)가 60Hz이면 이전 픽쳐의 DTS에 1500을 더해서 현재 픽쳐의 DTS로 정한다. 그리고, PTS만 있는 픽쳐의 경우에는 그 PTS를 DTS로 사용한다.
한편, 27MHz STC를 300분주한 90KHz의 클럭으로 업카운트한 값을 기준으로 하여 픽쳐의 DTS가 픽쳐의 복호화 시작순간의 시스템 타임 클럭의 카운트값보다 크면 그 픽쳐가 예정 시간보다 빨리 복호화될 상황이고 작으면 늦게 복호화될 상황임을 나타낸다.
따라서, 픽쳐가 예정시간보다 빨리 복호화되면 도 1에 도시된 버퍼(10)가 언더플로우(underflow)되고, 픽쳐가 예정시간보다 늦게 복호화되면 버퍼(10)가 오버플로우(overflow)되어 정상적인 복호화가 이루어지지 않는 문제점이 있었다.
[발명이이루고자하는기술적과제]
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 동화상 복호기에 있어서 입력되는 픽쳐의 DTS값과 픽쳐 입력 순간의 STC 카운트값을 비교해서 비교결과에 따라 현재 픽쳐의 복호화를 지연시키거나 현재의 픽쳐를 복호화하지 않고 스킵하여 픽쳐의 복호화시간을 복원하는 픽쳐 동기화회로를 제공하는 데 있다.
본 발명의 다른 목적은 입력되는 픽쳐의 DTS값과 픽쳐 입력 순간의 STC 카운트값을 비교해서 비교결과에 따라 현재 픽쳐의 복호화를 지연시키거나 현재의 픽쳐를 복호화하지 않고 스킵하여 픽쳐의 복호화시간을 복원하는 픽쳐 동기화방법을 제공하는 데 있다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 픽쳐 동기화회로는 입력되는 픽쳐를 복호화하는 동화상 복호기에 있어서: 입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭의 카운트값을 비교하여 비교신호를 발생하는 제1 발생수단; 상기 비교신호에 따라 입력되는 픽쳐의 복호화를 지연시키기 위한 제1 제어신호를 발생하는 제2 발생수단; 및 상기 비교신호에 따라 입력되는 픽쳐를 복호화하지 않고 스킵하기 위한 제2 제어신호를 발생하는 제3 발생수단을 포함함을 특징으로 하고 있다.
상기의 다른 목적을 달성하기 위하여, 본 발명에 의한 픽쳐 동기화방법은 입력되는 동화상 부호화된 픽쳐를 복호화하는 방법에 있어서: (a) 입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭 카운트값을 비교하는 단계; 및 (b) 상기 (a)단계에서 비교한 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭 카운트값보다 크고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 크면 상기 차이에 해당하는 시간만큼 입력되는 픽쳐의 복호화를 지연시키고, 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 크면 입력되는 픽쳐를 복호화하지 않고 스킵하는 단계를 포함함을 특징으로 하고 있다.
[발명의구성및작용]
도 2는 본 발명에 의한 픽쳐 동기화회로가 적용되는 동화상 복호기의 블록도로서, 도 1에 도시된 동일한 구성에 대해서는 동일한 참조부호를 부치며 그 상세한 설명은 생략하기로 한다.
도 2에 있어서, 픽쳐 동기화회로(100)는 가변장 복호화기(12')로부터 다수개의 제어신호를 입력해서 동화상 복호기에 픽쳐가 입력될 때마다 픽쳐의 DTS값과 픽쳐 입력 순간의 STC 카운트값을 비교해서 비교결과에 따라 복호화를 진행하지 않고 대기하라는 홀드 명령, 또는 현재 픽쳐를 복호화하지 않고 버리라는 스킵 명령을 가변장 복호화기(12')에 출력한다.
도 3은 본 발명에 의한 픽쳐 동기화회로의 입출력신호를 나타낸 도면이다.
도 3에 있어서, 픽쳐 동기화회로(100)는 도 2에 도시된 가변장 복호화기(12')로부터 입력되는 reset신호는 초기화신호이고, sclk는 시스템 클럭이고, clk_90KHz는 주파수가 90KHz인 클럭이고, stc_cnt는 clk_90KHz로 업카운트한 STC 카운트값(33비트로 구성)이면서 픽쳐가 입력될 때마다 그 픽쳐의 DTS값과 비교하여 픽쳐의 입력시간이 빠른지 늦은지를 판단하는 기준이 된다.
그리고, low_delay는 입력데이터에 B-픽쳐가 포함되어 있는지를 나타내는 B-픽쳐 검출신호이고, threshold는 임의의 상수로서 홀드 또는 스킵 허용범위를 나타내는 한계치이고, pulse_pic는 한 픽쳐의 헤더정보(picture_type, pic_structure,...)가 가변장 복호화기(12')에서 모두 복호화되면 시스템클럭(sclk)의 1클럭동안 high가 되는 신호로서 이하 픽쳐시작신호로 지칭하고, pic_type는 현재 픽쳐 타입(1=I, 10=P, 11=B)을 나타내는 현재 픽쳐 타입신호이고, dts는 33비트(90KHz단위)로 구성된 디코딩 타임 스탬프값이고 픽쳐의 복호화 시작시간을 나타낸다.
또한, 픽쳐 동기화회로(100)로부터 출력되는 hold_vld는 가변장 복호화기(12')가 대기하라는 홀드 명령(하이일 때 대기하고, 로우일 때 복호화진행)을 나타내고, skip_vld는 가변장 복호화기(12')에서 현재 픽쳐를 복호화하지 않고 버리라는 스킵명령(하이일때 버리고, 로우일 때 복호화진행)을 나타낸다.
따라서, 픽쳐 동기화회로(100)는 픽쳐의 DTS값이 복호화 시작순간의 STC의 카운트값(pic_stc_cnt)보다 크면 STC 카운트값(stc_cnt)이 DTS값과 같아질 때까지 그 픽쳐의 복호화를 지연시켜야 하고, 픽쳐의 DTS가 복호화 시작순간의 STC 카운트값(pic_stc_cnt)보다 작으면 그 픽쳐를 버려서라도 다음 픽쳐부터는 DTS값과 STC 카운트값(stc_cnt)의 오차를 줄여나가야 한다.
그러나, DTS값과 복호화 시작순간의 STC 카운트값(pic_stc_cnt)은 대부분 일치하지 않기 때문에 어느 정도의 오차는 허용하기 위해 소정의 한계치(threshold)보다 그 오차가 클 경우에만 지연 또는 버림을 실행해야 한다.
여기서, B-픽쳐는 버려도 괜찮지만 P-픽쳐, 특히 I-픽쳐는 다음 픽쳐들의 복호화에 영향을 주므로 버려서는 안된다.
그러나, B-픽쳐 검출신호(low_delay)가 0이더라도 B-픽쳐가 포함되어 있지 않는 경우에는 P-픽쳐라도 버려야 한다. low_delay가 1일 때 입력 데이터에 B-픽쳐가 포함되어 있지 않음을 나타낸다.
또한, B-픽쳐 검출신호(low_delay)가 1일 때는 I-픽쳐만 아니면 버릴 수 있어야 한다. 그러나, 이전 픽쳐들이 게속 I-픽쳐들이었으면 현재 픽쳐가 I-픽쳐라도 버릴 수 있어야 한다. 현재 픽쳐 타입신호(pic_type)는 3비트(1=1, 10=P,11=B)이나 본 발명에서는 하위 2비트(1=I,10=P, 11=B)만 이용된다.
도 4는 본 발명에 의한 픽쳐 동기화회로의 일 실시예에 따른 블럭도로서, 크게 뺄셈회로(110), 홀드 판단회로(120) 및 스킵 판단회로(130)로 되어 있다. 각 구성에 대한 상세한 설명은 도 5 내지 도 10i를 결부시켜 설명하기로 한다.
도 5는 도 4에 도시된 뺄셈회로의 상세 회로도로서, 뺄셈회로(110)의 구성은 한 픽쳐가 복호화되기 시작할 때의 STC 카운트값(pic_stc-cnt)을 래치하는 래치(111)와, 래치(111)의 출력으로부터 디코딩 타임 스탬프값(dts)을 감산하는 뺄셈기(112)와, 그 감산결과의 절대값(abs_diff)을 구하는 절대값회로(113)와, 절대값(abs_diff)이 한계치(threshold)보다 큰지 작은지를 비교하는 제1 비교기(114)와, 제1 비교기(114)로부터 비교범위(range_over)가 출력될 때까지의 시간지연만큼 픽쳐시작신호(pulse_pic)를 지연시키는 지연기(115)로 구성된다.
이어서, 도 5에 도시된 뺄셈회로(110)의 동작을 설명하기로 한다.
도 5에 있어서, 픽쳐시작을 알리는 픽쳐시작신호(pulse_pic)가 로드단자(L)로 입력되고, STC 카운트값(stc_cnt)이 입력단자(D)로 입력되고, 초기화신호(reset)가 클리어단자(CLR)에 입력되는 제1래치(111)는 픽쳐시작신호(pulse_pic)가 1 이면 STC 카운트값(stc_cnt)을 래치해서 복호화 시작순간의 STC 카운트값(pic_stc_cnt)을 출력한다. 즉. pic_stc_cnt는 픽쳐시작신호(pulse_pic)가 하이일 때 래치된 STC 카운트값(stc_cnt)이다.
뺄셈기(112)에서는 래치(111)에서 래치된 복호화 시작순간의 STC 카운트값(pic_stc_cnt)으로부터 디코딩 타임 스탬프값(dts)을 감산해서 그 결과가 양수이면 그 픽쳐가 예정 시간보다 늦게 복호화될 상황을 나타내므로 부호비트(sign_bit)를 0으로 출력하고, 음수이면 그 픽쳐가 예정 시간보다 빨리 복호화될 상황을 나타내므로 부호비트(sign_bit)를 1로 출력한다.
절대값회로(113)에서 뺄셈기(112)의 감산결과의 절대값(abs_diff)을 구하고, 이 절대값(abs_diff)은 제1 비교기(114)에서 한계치(treshold)와 비교하여 절대값(abs_diff)이 한계치(treshold)보다 크면 비교범위(range_over)를 1로 출력하고, 아니면 비교범위(range_over)를 0으로 출력한다. 여기서, range_over는 STC의 카운트값(stc_cnt)과 디코딩 타임 스탬프값(dts)의 감산결과의 절대값(abs_diff)이 한계치(threshold)보다 큰지 작은지를 나타내는 신호이며, 1이면 절대값(abs_diff)이 한계치(threshodl)보다 크고, 0이면 작거나 같음을 의미한다.
그리고, 지연기(115)에서는 비교범위(range_over)가 결정되기 전까지의 시간(n클럭)만큼 픽쳐시작신호(pulse_pic)를 지연시킨 픽쳐지연신호(pulse_pic_nd)를 출력한다. 여기서, pulse_pic_nd는 STC 카운트값(stc_cnt)과 디코딩 타임 스탬프값(dts)의 감산결과가 나올 때까지 소요된 시간만큼 또는 그 이상으로 픽쳐시작신호(pulse_pic)가 지연된 신호이다.
따라서, 부호비트(sign_bit)가 1이고, 비교범위(range_over)가 1이면 입력 픽쳐가 예정 시간보다 빨리 복호화될 상황을 나타내므로 픽쳐의 STC 카운트값(stc_cnt)과 디코딩 타임 스탬프값(dts)이 같아질 때까지 그 픽쳐의 복호화를 지연시켜야 하므로 도 6도에 도시된 홀드 판단회로(120)가 동작한다.
부호비트(sign_bit)가 0이고, 비교범위(range_over)가 1이면 입력 픽쳐가 예정 시간보다 늦게 복호화될 상황을 나타내므로 그 픽쳐를 버려서라도 픽쳐의 STC 카운트값(stc_cnt)과 디코딩 타임 스탬프값(dts)의 오차를 줄여나가기 위해서 도 9에 도시된 스킵 판단회로(130)가 동작한다.
부호비트(sign_bit)가 1 또는 0이더라도 비교범위(range_over)가 0이면 홀드 판단회로(120)와 스킵 판단회로(130)에서 홀드 명령(hold_vld)과 스킵 명령(skip_vld)이 모두 0이 출력되므로 가변장 복호화기(12')에서는 정상복호화를 수행한다.
도 6은 도 4에 도시된 홀드 판단회로의 상세 회로도로서, 홀드 판단회로(120)는 90KHz클럭신호(clk_90KHz)의 상승에지를 검출하는 회로(121, AND1, 122)와, 픽쳐지연신호(pulse_pic_nd), 부호비트(sign_bit) 및 비교범위(range_over)에 따라 홀드시작을 나타내는 홀드시작신호(pulse_hold_start)를 발생하는 발생회로(AND2, 123)와, 디코딩 타임 스탬프값(dts)과 STC 카운트값(stc_cnt)과의 차이값(abs_diff)을 로드하여 90KHz클럭신호(clk_90KHz)의 상승에지마다 1씩 감소시키는 카운팅회로(AND4,124)와, 복호화 지연을 명령하는 홀드 명령(hold_vld)을 발생하는 회로(INV1, 125, AND3, 126)로 구성된다.
이어서, 도 6에 도시된 홀드 판단회로(120)의 동작을 도 7 내지 도 8에 도시된 타이밍도와 결부시켜 설명하기로 한다.
도 6에 있어서, 제1 디플립플롭(이하 D FF라고 함:121)은 도 7의 (a)에 도시된 시스템클럭(sclk)에 따라 도 7의 (b)에 도시된 90KHz클럭신호(clk_90KHz)를 1클럭 지연한다.
제1 앤드게이트(AND1)는 제1 D FF(121)의반전출력과 90KHz 클럭신호(clk_90KHz)를 논리곱하여 제2 D FF(122)로 입력하면, 제2 D FF(122)은 시스템클럭(sclk)에 따라 90KHz 클럭신호(clk_90KHz)의 상승에지를 나타내는 도 7의 (c)에 도시된 바와 같은 펄스신호(pulse_90KHz)를 출력한다.
한편, 도 5에 도시된 지연기(115)로부터 도 8의 (a)에 도시된 시스템 클럭(sclk)에 따라 출력되는 도 8의 (b)에 도시된 바와 같은 픽쳐지연신호(pulse_pic_nd)가 1이고, 도 5에 도시된 제1 비교기(114)로부터 출력되는 비교범위(range_over)도 1이고, 도 5에 도시된 뺄셈기(112)로부터 출력되는 부호비트(sign_bit)도 1이면 제2 앤드게이트(AND2)의 출력이 1이 된다.
제2 앤드게이트(AND2)의 출력 1을 입력하는 제3 D FF(123)로부터 도 2에 도시된 가변장 복호화기(12')의 복호화 지연시작을 나타내는 홀드시작신호(pulse_hold_start)가 1로 출력된다. 이때, 홀드시작신호(pulse_hold_start)의 파형은 도 8의 (c)에 도시된 바와 같다.
제3 D FF(123)로부터 출력되는 복호화 지연시작을 나타내는 홀드시작신호(pulse_hold_start)가 1일때 S-R 플립플롭(이하 S-R FF이라고 함:126)이 1로 세팅되는 데 이 S-R FF(126)의 출력이 가변장 복호화기(12')의 복호화 대기를 제어하는 홀드명령(hold_vld)이다. 따라서 도 8d에 도시된 홀드명령(hold_vld)이 1인 기간에는 가변장 복호화기(12')가 복호화를 하지 않고 대기상태가 된다.
한편, 픽쳐지연신호(pulse_pic_nd)가 1일 때, 다운카운터(124)는 도 5에 도시된 절대값회로(113)로부터 출력되는 절대값(abs_diff)을 입력단자(d)에 입력하고, 제3 D FF(123)로부터 출력되는 홀드시작신호(pulse_hold_start)를 로드단자(load)에 입력하고, S-R FF(126)로부터 출력되는 홀드명령(hold_vld)과 제2 D FF(122)로부터 출력되는 도 8의 (e)에 도시된 펄스신호(pulse_90KHz)를 논리곱하는 제4 앤드게이트(AND4)의 출력을 인에이블단자(ena)에 입력하고, 시스템클럭(sclk)을 클럭단자(clk)에 입력한다. 따라서, 제4 앤드게이트(AND4)는 홀드명령(hold_vld)이 1인 기간에 펄스신호(pulse_90KHz)가 1일 때마다 그 출력이 1이 되어 다운카운터(124)를 인에이블시켜서 다운카운터(124)에 입력되는 절대값(abs_diff)을 1씩 감소시킨다. 다운카운터(124)의 출력은 도 8의 (f)에 도시된 바와 같다.
다운카운터(124)의 출력이 0이 되면 제2 비교기(125)의 출력은 1이 되고, 이것은 제3 앤드게이트(AND3)의 일 입력단에 입력된다. 그리고, 제3 D FF(123)로부터 출력되는 홀드시작신호(pulse_hold_start)를 인버터(INV1)에서 반전하여 제3 앤드게이트(AND3)의 타 입력단에 입력한다. 따라서, 제3앤드게이트(AND3)의 출력 1은 S-R FF(126)을 리세트시킴으로써 홀드명령(hold_vld)은 0이 된다.
한편, 픽쳐지연신호(pulse_pic_nd)가 1이고, 비교범위(range_over)가 1이고, 부호비트(sign_bit)가 0이면 제2 앤드게이트(AND2)의 출력이 0이 되므로 S-R FF(126)로부터 출력되는 홀드 명령(skip_vld)이 0이 되어 현재 픽쳐를 홀드하지 않고, 도 9에 도시된 스킵 판단회로(130)가 동작한다.
도 9는 도 4에 도시된 스킵 판단회로의 상세 회로도로서, 스킵 판단회로(130)는 이전 픽쳐들의 픽쳐타입들을 래치하는 래치들(131-134)과, 현재 픽쳐의 타입과 이전 픽쳐들의 타입들을 비교해서 비교조건에 따라 현재 픽쳐의 스킵을 제어하는 제어신호를 발생하는 회로(135-138.4, AND5, AND6, NOR, OR1, OR2)와, 제어신호, 픽쳐지연신호(pulse_pic_nd), 부호비트(sign_bit) 및 비교범위(range_over)에 따라 가변장 복호화기(12')에서 픽쳐를 복호화하지 않고 버리라는 스킵 명령을 발생하는 회로(INV2, AND7, 139)로 구성된다.
도 9에 도시된 스킵 판단회로(130)의 동작을 도 10a 내지 도 10i를 결부시켜 설명하기로 한다.
도 9에 있어서, 제1 내지 제4 동기된(clocked) 래치(131-134)는 직렬로 연결되어 있으며, 도 10의 (a)에 도시된 시스템클럭(sclk)은 각 래치(131-134)의 클럭단자에 입력되고, 도 10의 (b)에 도시된 픽쳐시작신호(pulse_pic)는 각 래치(131-134)의 로드단자(L)에 입력되고, 현재 픽쳐 타입신호(pic_type)는 제1 동기된 래치(131)의 입력단자(D)에 입력된다.
제1 내지 제4 동기된 래치(131-134)의 출력단자(Q)로부터 1픽쳐 전 타입신호 내지 4픽쳐 전 타입신호(pic_type_1pre - pic_type_4pre)를 출력한다. 1픽쳐 전 타입신호 내지 4픽쳐 전 타입신호를 발생하는 첫 번째 이유는 1픽쳐가 2필드로 구성되는 필드모드인 경우에 대응하기 위해서이고, 두 번째 이유는 동화상 복호기에 입력되는 프로그램의 처음 GOP(15픽쳐로 구성되는 경우)의 순서는 IPBBPBBPBBPBBPB이지만 그 다음 GOP의 순서는 계속 IBBPBBPBBPBBPBB로서, 처음 GOP에서 B-픽쳐가 있음에도 불구하고 P픽쳐를 버릴 수 있으므로 이를 방지하기 위함이다.
여기서, 도 10의 (c)는 픽쳐시작순간의 STC 카운트값(pic_stc_cnt)이고, 도 10의 (d)는 1픽쳐 전 타입신호(pic_type_1pre)이고, 도 10의 (e)는 2픽쳐 전 타입신호(pic_type_2pre)이고, 도 10의 (f)는 3픽쳐 전 타입신호(pic_type_3pre)이고, 도 10의 (g)는 4픽쳐 전 타입신호(pic_type_4pre)이다.
도 5에 도시된 지연기(115)로부터 출력되는 도 10의 (h)에 도시된 픽쳐지연신호(pulse_pic_nd)가 1로서 제7 앤드게이트(AND7)의 제1입력단에 입력되고, 도 5에 도시된 제1 비교기(114)로부터 출력되는 비교범위(range_over)가 1로서 제7 앤드게이트(AND7)의 제2입력단에 입력되고, 도 5에 도시된 뺄셈기(112)로부터 출력되는 부호비트(sign_bit) 0이 제2 인버터(INV2)에 의해 반전되어 1로서 제7 앤드게이트(AND7)의 제3입력단에 입력되고, 현재 픽쳐와 이전 픽쳐타입들을 비교한 결과인 제2오아게이트(OR2)의 출력이 1로서 제7 앤드게이트(AND7)의 제4입력단에 입력되어야만 제7 앤드게이트(AND7)의 출력이 1이 되어 제4 D FF(139)로부터 출력되는 도 10의 (i)에 도시된 스킵명령(skip_vld)도 1이 된다. 스킵 명령(skip_vld)이 1이면 도 2에 도시된 가변장 복호화기(12')는 현재 픽쳐를 복호화하지 않고 버린다.
다음, 픽쳐지연신호(pulse_pic_nd)가 1이고, 부호비트(sign bit)가 0이고, 비교신호(ragne_over)가 1일 때 제4 D FF(139)은 제2 오아게이트(OR2)의 출력에 따라 스킵명령을 발생하므로 현재 픽쳐와 이전 픽쳐들과의 비교조건을 설명하기로 한다.
제3 비교기(135)는 현재 픽쳐타입신호(pic_type)와 B-픽쳐를 나타내는 비트 11을 비교해서 현재 픽쳐타입이 B-픽쳐이면 비교결과 1이 제2 오아게이트(OR2)의 제1입력단에 입력되어 제7 앤드게이트(AND7)의 출력도 1이 되어 제4 D FF(139)에서 스킵 명령(skip_vld)을 발생한다.
제4 내지 제7 비교기(136.1-136.4)는 1픽쳐 전 타입신호 내지 4픽쳐 전 타입신호(pic_type_1pre - pic_type_4pre)와 I픽쳐를 나타내는 비트 1을 각각 비교해서 1픽쳐 전 내지 4픽쳐 전 모두 I-픽쳐이면 제5 앤드게이트(AND5)의 출력이 1이 되므로 제7 앤드게이트(AND7)의 출력도 1이 되어 제4 D FF(139)에서 스킵 명령(skip_vld)을 발생한다. 즉, 이전 픽쳐들이 계속 I-픽쳐들이었으면 현재 픽쳐가 I-픽쳐라도 복호화하지 않고 버리라는 스킵 명령을 발생하게 된다.
제8 비교기(137)는 현재 픽쳐타입신호(pic_type)와 P-픽쳐를 나타내는 비트 10을 비교해서 제6 앤드게이트(AND6)의 제1 입력단에 입력한다.
제9 내지 제12 비교기(138.1-138.4)는 1픽쳐 전 타입신호 내지 4픽쳐 전 타입신호(pic_type_1pre-pic_type_4pre)와 B픽쳐를 나타내는 비트 11을 각각 비교해서 그 비교결과들을 노아게이트(NOR)에 입력한다.
제1 오아게이트(OR1)는 노아게이트(NOR)의 출력과 B-픽쳐 검출신호(low_delay)를 논리합해서 제6 앤드게이트(AND6)의 제2 입력단에 입력한다.
즉, 현재 픽쳐가 P-픽쳐이고, 입력데이터에 B-픽쳐가 포함되어 있지 않음을 나타내는 B-픽쳐 검출신호(low_delay)가 1이면 제6 앤드게이트(AND6)의 출력이1이 되므로 제7 앤드게이트(AND7)의 출력도 1이 되어 제4 D FF(139)에서 스킵 명령(skip_vld)을 발생한다. 즉, 입력데이터에 B-픽쳐가 포함되어 있지 않은 경우에는 P-픽쳐라도 복호화하지 않고 버리도록 스킵명령을 발생한다.
또한, 현재 픽쳐가 P-픽쳐이고, 입력데이터에 B-픽쳐가 포함되어 있음을 나타내는 B-픽쳐 검출신호(low_delay)가 0일 때, B-픽쳐가 포함되어 있지 않은 경우를 나타내는 노아게이트(NOR)의 출력이 1이면 제6 앤드게이트(AND6)의 출력이 1이 되므로 제7 앤드게이트(AND7)의 출력도 1이 되어 제4 D FF(139)에서 스킵 명령(skip_vld)을 발생한다. 즉, 현재 픽쳐가 P-픽쳐이고, B-픽쳐 검출신호가 0일 때, 입력데이터에 B-픽쳐가 포함되어 있지 않으면 현재 픽쳐가 P-픽쳐라도 버리기 위해서 스킵 명령(skip_vld)을 발생한다.
한편, 픽쳐지연신호(pulse_pic_nd)가 1일 때, 비교범위(range_over)가 0이면 도 6에 도시된 제2 앤드게이트(AND2)의 출력과 도 9에 도시된 제7 앤드게이트(AND7)의 출력이 모두 0이 되기 때문에 홀드 명령(hold_vld)도, 스킵 명령(skip_vld)도 0 이어서 도 2에 도시된 가변장 복호화기(12')에서는 정상 복호화를 한다.
[발명의효과]
상술한 바와 같이, 본 발명의 픽쳐 동기화회로 및 그 방법은 입력되는 데이터에 에러가 발생하여 픽쳐의 복호화가 빨라지거나 늦어지더라도 픽쳐의 디코딩 타임 스탬프값과 STC 카운트값을 비교하여 비교결과에 따라 픽쳐의 복호화를 지연하거나 픽쳐를 복호화하지 않고 스킵함으로써 픽쳐의 복호화시간을 정상적으로 복원하여 고화질을 제공할 수 있는 효과가 있다.

Claims (25)

  1. 입력되는 픽쳐를 복호화하는 동화상 복호기에 있어서:
    입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭의 카운트값을 비교하여 비교신호를 발생하는 제1 발생수단;
    상기 비교신호에 따라 입력되는 픽쳐의 복호화를 지연시키기 위한 제1 제어신호를 발생하는 제2 발생수단; 및
    상기 비교신호에 따라 입력되는 픽쳐를 복호화하지 않고 스킵하기 위한 제2 제어신호를 발생하는 제3 발생수단을 포함함을 특징으로 하는 픽쳐 동기화회로.
  2. 제1항에 있어서, 상기 제2 발생수단은
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 크고, 상기 디코딩 타임 스탬프값과 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때 상기 차이에 해당하는 시간만큼 입력되는 픽쳐의 복호화를 지연시키는 제1 제어신호를 발생하는 것을 특징으로 하는 픽쳐 동기화회로.
  3. 제1항에 있어서, 상기 제3 발생수단은
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때 입력되는 픽쳐를 복호화하지 않고 스킵하는 제2 제어신호를 발생하는 것을 특징으로 하는 픽쳐 동기화회로.
  4. 제1항에 있어서, 상기 제3 발생수단은
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때, 현재 픽쳐가 B-픽쳐이면 현재 픽쳐를 스킵하라는 제2 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  5. 제1항에 있어서, 상기 제3 발생수단은
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때, 이전 픽쳐들이 계속 I-픽쳐들이었으면 현재 픽쳐가 I-픽쳐라도 스킵하라는 제2 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  6. 제1항에 있어서, 상기 제3 발생수단은
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때, 입력데이터에 B-픽쳐가 포함되어 있지 않다는 검출신호에 따라 현재 픽쳐가 P-픽쳐이더라도 현재 픽쳐를 스킵하라는 제2 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  7. 제1항에 있어서, 상기 제3 발생수단은
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때, 입력데이터에 B-픽쳐가 포함되어 있음을 나타내는 검출신호이더라도 이전 픽쳐들속에 B-픽쳐가 포함되어 있지 않은 경우에는 현재 픽쳐가 P-픽쳐이더라도 현재 픽쳐를 스킵하라는 제2 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  8. 입력되는 픽쳐를 복호화하는 가변장 복호화기를 구비한 동화상 복호기에 있어서:
    상기 가변장 복호화기로부터 인가되는 입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭 카운트값을 감산해서 감산 결과를 출력하는 뺄셈회로;
    상기 감산 결과에 따라 입력되는 픽쳐의 복호화를 지연하기 위한 홀드 명령을 상기 가변장 복호화기에 출력하는 홀드 판단회로; 및
    상기 감산 결과에 따라 입력되는 픽쳐를 복호화하지 않고 스킵하기 위한 스킵 명령을 상기 가변장 복호화기에 출력하는 스킵 판단회로를 포함함을 특징으로 하는 픽쳐 동기화회로.
  9. 제8항에 있어서, 상기 뺄셈회로는
    상기 가변장 복호화기로부터 인가되는 입력 픽쳐가 복호화되기 시작할 때의 시스템 타임 클럭의 카운트값을 래치하는 래치;
    래치된 상기 시스템 타임 클럭의 카운트값으로부터 상기 가변장 복호화기로부터 인가되는 디코딩 타임 스탬프값을 감산하는 뺄셈기;
    상기 뺄셈기의 감산 결과의 절대값을 구하는 절대값회로;
    상기 절대값과 소정의 한계치를 비교하는 비교기; 및
    상기 비교기의 비교결과가 나올 때까지의 시간지연만큼 상기 가변장 복호화기로부터 인가되는 픽쳐시작신호를 지연하여 픽쳐지연신호를 출력하는 지연기를 포함 함을 특징으로 하는 픽쳐 동기화회로.
  10. 제8항에 있어서, 상기 홀드 판단회로는
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운값보다 크고, 상기 감산 결과가 소정의 한계치보다 크면 상기 시스템 타임 클럭의 카운트값이 상기 디코딩 타임 스탬프값과 같아질 때까지 홀드 명령을 발생함을 특징으로 하는 픽쳐 동기화회로.
  11. 제8항에 있어서, 상기 스킵 판단회로는
    상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭 카운트값보다 작고, 상기 감산 결과가 소정의 한계치보다 크면 현재 픽쳐를 복호화하지 않고 스킵하라는 스킵 명령을 발생함을 특징으로 하는 픽쳐 동기화회로.
  12. 제9항에 있어서, 상기 홀드 판단회로는
    시스템클럭을 소정수로 분주한 클럭의 상승에지를 검출하는 검출회로;
    상기 뺄셈기의 감산 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 크고, 상기 비교기의 비교 결과가 소정의 한계치보다 크고, 상기 지연기로부터 픽쳐지연신호가 출력될 때 홀드시작신호를 발생하는 제1 발생회로;
    상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값과의 차이값을 로드하여 상기 분주된 클럭의 상승에지마다 1씩 감소하는 카운팅회로; 및
    상기 홀드시작신호에 따라 상기 카운팅회로의 출력이 0가 될 때까지 홀드명령을 발생하는 제2 발생회로를 포함함을 특징으로 하는 픽쳐 동기화회로.
  13. 제9항에 있어서, 상기 스킵 판단회로는
    이전 픽쳐들의 픽쳐 타입들을 래치하는 래치회로;
    현재 픽쳐의 타입과 이전 픽쳐들의 타입들을 비교해서 현재 픽쳐의 스킵을 제어하는 제어신호를 발생하는 비교회로; 및
    상기 뺄셈기의 감산 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 비교기의 비교 결과가 소정의 한계치보다 크고, 상기 지연기로부터 픽쳐지연신호가 출력될 때 상기 제어신호에 따라 상기 가변장 복호화기에서 픽쳐를 복호화하지 않고 버리라는 스킵 명령을 발생하는 발생회로를 포함함을 특징으로 하는 픽쳐 동기화회로.
  14. 제13항에 있어서, 상기 비교회로는
    현재 픽쳐타입이 B-픽쳐인지를 비교하는 제1 비교기;
    1픽쳐전 타입 내지 4픽쳐전 타입이 I-픽쳐인지를 각각 비교하는 제2 내지 제5 비교기;
    상기 제2 내지 제5비교기의 출력을 논리곱하는 제1 앤드게이트;
    현재 픽쳐타입이 P-픽쳐인지를 비교하는 제6 비교기;
    1픽쳐전 타입 내지 4픽쳐전 타입이 B-픽쳐인지를 각각 비교하는 제7 내지 제10 비교기;
    상기 제7 내지 제10 비교기의 출력을 반전 논리합하는 노아 게이트;
    입력되는 데이터에 B-픽쳐가 포함되어 있는지를 나타내는 검출신호와 상기 노아게이트의 출력을 논리합하는 제1 오아 게이트;
    상기 제6 비교기의 출력과 상기 제1 오아 게이트의 출력을 논리곱하는 제2 앤드 게이트; 및
    상기 제1비교기의 출력, 상기 제1 앤드 게이트의 출력, 상기 제2 앤드 게이트의 출력을 논리합한 결과인 제어신호를 상기 발생회로에 출력하는 제2 오아 게이트를 포함함을 특징으로 하는 픽쳐 동기화회로.
  15. 제14항에 있어서, 상기 발생회로는
    상기 뺄셈기의 감산 결과가 디코딩 타임 스탬프값이 시스템 타임 클럭 카운트값보다 작고, 상기 비교기의 비교 결과가 소정의 한계치보다 크고, 상기 지연기로부터 픽쳐지연신호가 출력되면 상기 제2 오아 게이트의 출력에 따라 스킵 명령을 발생하는 래치로 되어 있는 것을 특징으로 하는 픽쳐 동기화회로.
  16. 제14항에 있어서, 상기 비교회로는
    상기 제1 비교기의 비교 결과가 현재 픽쳐가 B-픽쳐이면 상기 제2 오아 게이트를 통해 현재 픽쳐를 스킵하라는 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  17. 제14항에 있어서, 상기 비교회로는
    상기 제2 내지 제5 비교기의 비교 결과가 이전 픽쳐들이 계속 I-픽쳐들이었으면 상기 제1 앤드 게이트의 출력이 1이 되어 제2 오아 게이트를 통해 현재 픽쳐가 I-픽쳐라도 스킵하라는 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  18. 제14항에 있어서, 상기 비교회로는
    상기 제6 비교기의 비교 결과가 현재 픽쳐가 P-픽쳐이고, 입력데이터에 B-픽쳐가 포함되어 있지 않다는 검출신호를 입력하는 상기 제1 오아게이트의 출력이 1이면 상기 제2 앤드 게이트의 출력도 1이 되어 상기 제2 오아 게이트를 통해 현재 픽쳐인 P-픽쳐를 스킵하라는 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  19. 제14항에 있어서, 상기 비교회로는
    상기 제6 비교기의 비교 결과가 현재 픽쳐가 P-픽쳐이고, 상기 노아 게이트를 통해 출력되는 상기 제7 내지 제10 비교기의 비교 결과가 이전 픽쳐들속에 B-픽쳐가 포함되어 있지 않으면 상기 제1 오아 게이트에 입력되는 검출신호가 입력데이터에 B-픽쳐가 포함되어 있음을 나타내더라도 상기 제2 앤드 게이트의 출력이 1이 되므로 상기 제2 오아 게이트를 통해 현재 픽쳐인 P-픽쳐를 스킵하라는 제어신호를 발생함을 특징으로 하는 픽쳐 동기화회로.
  20. 입력되는 동화상 부호화된 픽쳐를 복호화하는 방법에 있어서:
    (a) 입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭 카운트값을 비교하는 단계; 및
    (b) 상기 (a)단계에서 비교한 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭 카운트값보다 크고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 크면 상기 차이에 해당하는 시간만큼 입력되는 픽쳐의 복호화를 지연시키고, 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 크면 입력되는 픽쳐를 복호화하지 않고 스킵하는 단계를 포함함을 특징으로 하는 픽쳐 동기화방법.
  21. 제20항에 있어서, 상기 (b)단계에서는
    상기 (a)단계에서 비교한 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때, 현재 픽쳐가 B-픽쳐이면 현재 픽쳐를 스킵함을 특징으로 하는 픽쳐 동기화방법.
  22. 제20항에 있어서, 상기 (b)단계에서는
    상기 (a)단계에서 비교한 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때, 이전 픽쳐들이 계속 I-픽쳐들이었으면 현재 픽쳐가 I-픽쳐라도 스킵함을 특징으로 하는 픽쳐 동기화방법.
  23. 제20항에 있어서, 상기 (b)단계에서는
    상기 (a)단계에서 비교한 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때, 입력데이터에 B-픽쳐가 포함되어 있지 않으면 현재 픽쳐가 P-픽쳐이더라도 현재 픽쳐를 스킵함을 특징으로 하는 픽쳐 동기화방법.
  24. 입력되는 동화상 부호화된 픽쳐를 복호화하는 방법에 있어서:
    (a) 입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭 카운트값을 비교하는 단계; 및
    (b) 상기 상기 (a)단계에서 비교한 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭 카운트값보다 크고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때 상기 차이에 해당하는 시간만큼 입력되는 픽쳐의 복호화를 지연시키는 단계를 포함함을 특징으로 하는 픽쳐 동기화 방법.
  25. 입력되는 동화상 부호화된 픽쳐를 복호화하는 방법에 있어서:
    (a) 입력되는 픽쳐의 디코딩 타임 스탬프값과 픽쳐 입력 순간의 시스템 타임 클럭 카운트값을 비교하는 단계; 및
    (b) 상기 상기 (a)단계에서 비교한 결과가 상기 디코딩 타임 스탬프값이 상기 시스템 타임 클럭의 카운트값보다 작고, 상기 디코딩 타임 스탬프값과 상기 시스템 타임 클럭의 카운트값의 차이가 소정의 한계치보다 클 때 입력되는 픽쳐를 복호화하지 않고 스킵하는 단계를 포함함을 특징으로 하는 픽쳐 동기화방법.
KR1019960038453A 1996-09-05 1996-09-05 픽쳐 동기화회로 및 그 방법 KR100200617B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960038453A KR100200617B1 (ko) 1996-09-05 1996-09-05 픽쳐 동기화회로 및 그 방법
US08/924,821 US6028648A (en) 1996-09-05 1997-09-05 Picture synchronization circuit and method therefor
CNB971179468A CN1140127C (zh) 1996-09-05 1997-09-05 图像同步电路和图像同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960038453A KR100200617B1 (ko) 1996-09-05 1996-09-05 픽쳐 동기화회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR19980020102A KR19980020102A (ko) 1998-06-25
KR100200617B1 true KR100200617B1 (ko) 1999-06-15

Family

ID=19472856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038453A KR100200617B1 (ko) 1996-09-05 1996-09-05 픽쳐 동기화회로 및 그 방법

Country Status (3)

Country Link
US (1) US6028648A (ko)
KR (1) KR100200617B1 (ko)
CN (1) CN1140127C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195403B1 (en) * 1997-09-26 2001-02-27 International Business Machines Corporation Pulse generator for a voltage controlled oscillator
US8306170B2 (en) * 1998-03-31 2012-11-06 International Business Machines Corporation Digital audio/video clock recovery algorithm
US6665344B1 (en) * 1998-06-29 2003-12-16 Zenith Electronics Corporation Downconverting decoder for interlaced pictures
WO2000064092A1 (fr) * 1999-04-16 2000-10-26 Sony Corporation Dispositif de communication, procede de communication, et support d'enregistrement
US6829304B1 (en) * 2001-09-20 2004-12-07 Vbrick Systems, Inc. Method for clock recovery in MPEG systems
KR100619034B1 (ko) * 2004-06-19 2006-08-31 삼성전자주식회사 디지털 멀티미디어 데이터 수신기에서 송수신 데이터 동기방법 및 장치
KR100770704B1 (ko) * 2005-08-04 2007-10-29 삼성전자주식회사 픽쳐 스킵 방법 및 장치
JP5194343B2 (ja) * 2005-08-08 2013-05-08 株式会社日立製作所 情報再生装置及び情報再生方法
KR100713497B1 (ko) * 2005-09-16 2007-04-30 삼성전자주식회사 프레임 동기에 따른 복호화기 작동 장치 및 방법
JP4525795B2 (ja) * 2008-05-16 2010-08-18 ソニー株式会社 受信装置、受信方法、プログラム、及び通信システム
US8428145B2 (en) * 2008-12-31 2013-04-23 Entropic Communications, Inc. System and method for providing fast trick modes
JP5610199B2 (ja) * 2010-06-09 2014-10-22 ソニー株式会社 受信装置、受信方法、及び通信システム
US20110310956A1 (en) * 2010-06-22 2011-12-22 Jian-Liang Lin Methods for controlling video decoder to selectively skip one or more video frames and related signal processing apparatuses thereof
CN103873952B (zh) * 2012-12-18 2017-10-20 风网科技（北京）有限公司 一种高效的视频播放丢帧控制系统及其方法
US20150382024A1 (en) * 2013-05-01 2015-12-31 Lg Electronics Inc. Apparatus and method of transmitting and receiving signal
CN104780422B (zh) * 2014-01-13 2018-02-16 北京兆维电子(集团)有限责任公司 流媒体播放方法及流媒体播放器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509080B2 (ja) * 1993-10-15 2004-03-22 ソニー株式会社 データ再生装置
US5815634A (en) * 1994-09-30 1998-09-29 Cirrus Logic, Inc. Stream synchronization method and apparatus for MPEG playback system
US5771075A (en) * 1994-12-08 1998-06-23 Lg Electronics Inc. Audio/video synchronizer
JPH09205618A (ja) * 1996-01-29 1997-08-05 Mitsubishi Electric Corp 動画像音声伸張再生装置および動画像音声同期制御器

Also Published As

Publication number Publication date
CN1177257A (zh) 1998-03-25
CN1140127C (zh) 2004-02-25
US6028648A (en) 2000-02-22
KR19980020102A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
KR100200617B1 (ko) 픽쳐 동기화회로 및 그 방법
JP3593988B2 (ja) 動画像信号圧縮装置及び方法
KR100232992B1 (ko) 동화상 디코딩 회로
US6871001B1 (en) Video decoder
US20070030899A1 (en) Motion estimation apparatus
JP4402219B2 (ja) ビデオ・データ中のフラッシュ・フレームの検出および符号化
US6122321A (en) Methods and apparatus for reducing the complexity of inverse quantization operations
US5974185A (en) Methods and apparatus for encoding video data using motion vectors for decoding by regular or downconverting decoders
KR20030014716A (ko) 미디어 프로세서에서 ｍｐｅｇ２ 디코딩의 동적인 복잡도예측 및 조절
US5739862A (en) Reverse playback of MPEG video
US6148032A (en) Methods and apparatus for reducing the cost of video decoders
GB2305797A (en) Video data compression
US9113174B2 (en) Predictive coding apparatus, control method thereof, and computer program
US6271774B1 (en) Picture data processor, picture data decoder and picture data encoder, and methods thereof
JPH06311502A (ja) 動画像伝送装置
US7307550B2 (en) Decoding method, decoding device, and program for the same
JP2898413B2 (ja) 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法
US6628838B1 (en) Picture decoding apparatus, picture decoding method and recording medium for storing the picture decoding method
JPH09238353A (ja) 画像符号化方法及び装置、画像伝送方法、並びに画像記録媒体
JP2011091732A (ja) 動画像復号処理装置およびその動作方法
US6385243B1 (en) Encoding an information stream organized as a sequence of pictures
JP2004120415A (ja) 動画像データストリームの変換装置及び方法
JP2001224029A (ja) 画像圧縮符号化装置
KR100188217B1 (ko) Mpeg엔코더의 움직임예측장치
JP5056600B2 (ja) 画像復号装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee