CN1140127C - 图像同步电路和图像同步方法 - Google Patents

图像同步电路和图像同步方法 Download PDF

Info

Publication number
CN1140127C
CN1140127C CNB971179468A CN97117946A CN1140127C CN 1140127 C CN1140127 C CN 1140127C CN B971179468 A CNB971179468 A CN B971179468A CN 97117946 A CN97117946 A CN 97117946A CN 1140127 C CN1140127 C CN 1140127C
Authority
CN
China
Prior art keywords
image
value
count value
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971179468A
Other languages
English (en)
Other versions
CN1177257A (zh
Inventor
俞弼皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1177257A publication Critical patent/CN1177257A/zh
Application granted granted Critical
Publication of CN1140127C publication Critical patent/CN1140127C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/587—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence

Abstract

在图像同步电路中，将输入图像的解码时戳值和图像输入时刻的系统时间时钟计数值比较。然后，当解码时戳值大于系统时间时钟计数值且当解码时戳值和系统时间时钟计数值之间的差值大于预定阈值时，输入图像的解码被延迟一段与该差值相应的时间。当解码时戳值小于系统时间时钟计数值且当解码时戳值和系统时间时钟计数值之间的差值大于预定阈值时，输入图像被跳过不予解码。因此，恢复了解码图像输出的正确时间。

Description

图像同步电路和 图像同步方法
技术领域
本发明涉及运动图像解码器的图像同步电路和方法，尤其涉及通过在输入图像的时刻将图像的解码时戳值与系统时间时钟的计数值比较而延迟解码或不加译码地跳过当前图像从而恢复图像解码时间的图像同步电路和方法。
背景技术
数字视频技术不但可应用于诸如电视会议、可视电话之类的通信领域，也可应用于诸如计算机和家电产品之类的不同领域。为了实现不同应用领域的技术共同所有，国际标准化组织(ISO)开始开发了数字存储媒体用的视频标准及其有关的音频标准。这样的标准化努力的结果产生了运动图像专家组(MPEG)。
MPEG标准化涉及图像、声音和系统。图像是指运动图像信息的编码，声音是指声音信息的编码，系统是指声音和图像组合的多信息的编码。因此，图像、声音和系统分别称作MPEG-视频、MPEG-音频和MPEG-系统。就运动图像信息的编码而言，图1示出了对已编码运动图像数据解码用的MPEG-2图像解码器。
参看图1，缓冲器10暂时存储接收到的编码数据。解复用器(demultiplexer)和可变长度解码器(下文统称为“可变长度解码器”)12对缓冲器10输出的编码数据进行可变长度解码，输出可变长度已解码数据和量化步距(QP)至逆量化器14，输出宏块类型控制信号(MB类型)和运动向量(MV)至自适应预测器22，及输出DCT方式控制信号(DCT MODE)至IDCT(逆离散余弦变换)处理器16。此外，输入至编码器的图像类型有I、P和B。
接收的编码数据是具有MPEG-2结构的运动图像信号而且是在各幅图像之间帧间编码的。这里，按照帧间编码的规定，在1GOP单元中除各帧内图像外的其他图像只对相邻图像的差别编码。1GOP具有：帧内图像(I)数据，它能不要别的图像的数据而独立编码；预测图像(P)数据，它从上一帧内图像数据或上一预测图像数据中获得，可以利用相邻图像间的运动补偿来编码；以及交互预测图像(B)数据，它从上一帧内图像数据或上一预测图像数据中，还从下一帧内图像数据或下一预测图像数据中获得，可以利用运动补偿来编码。
逆量化器14使用编码期间用的量化步距(QP)来逆量化可变长度解码数据。IDCT处理器16根据DCT模式控制信号(DCT模式)对逆量化后的数据进行逆DCT处理，并将结果输出至加法器18的第一输入端。即，IDCT处理器16在I图像的情况下对原始图像作逆DCT转换，而在P或B图像的情况下对差别部分作逆DCT转换。
加法器18的输出存储在场/帧存储器20中然后输出。MPEG-2运动图像解码器可支持场模式和帧模式二者作为屏幕处理模式，当图像含有很多运动时要求场/帧存储器20使用场模式，当图像含有很少运动时则要求使用帧模式。
同时，根据可变长度解码器14输出的宏块类型控制信号(MB类型)和运动向量(MV)，自适应预测器22用存储在场/帧存储器20中的数据预测数据，并将结果输出至加法器18的第二输入端。
这里，宏块类型通常使用4:2:0格式。由于图像具有场和帧并存的结构，从每一场得到的MV根据每一场独立地施加到场结构中，并与各场无关地施加到帧结构中。
当接收的图像为P或B图像时使用自适应预测器22。即，自适应预测器22在P图像的情况下根据此前的I和P图像输出运动补偿预测信号至加法器18，而在B图像的情况下根据此前和此后的I和P图像产生运动补偿预测信号和运动补偿内插信号。此时，从产生的各预测信号中选择最佳信号，将其加至加法器18。
于是，在I图像的情况下加法器18输出由IDCT处理器16输出的数据至场/帧存储器20，在P或B图像的情况下将IDCT处理器16的输出和自适应预测器22的输出相加并把结果输出至场/帧存储器20。
同时，已编码运动图像数据包括使编码器与对应的解码器同步的节目时钟基准(以下称作“PCR”)、显示时戳(time stamp)(PTS)和解码时戳(DTS)。
这里，PCR有42位，它用作恢复编码器27MHz系统时间时钟(STC)用的锁相环(PLL)电路的基准。PCR又由PCR_base的33位和PCR_ext的9位组成。这里，PCR_base表示以27MHz的1/300即90KHz为单位的时间，可以用下式表示：
PCR＝PCR_base×300+PCR_ext          ....(1)
PTS也由33位组成，表示以90KHz为单位的时间，代表图像显示的开始。DTS由33位组成，表示以90KHz为单位的代表图像解码开始的时间。
PTS和DTS并不存在于每幅图像中。即，在每幅图像中有时PTS和DTS都不存在，有时只有PTS存在。例如，有一种PTS和DTS完全相同的情况。象在B图像中。因此，如果图像PTS和DTS二者都没有，编码器就从以前图像的DTS造出当前图像的DTS。例如当帧频为60Hz时，把“1500”加到以前图像的DTS，把所得的和数设为当前图像的DTS。此外，当图像只有PTS时，就使用PTS作为DTS。
同时，如果图像的DTS大于图像开始解码时刻的系统时间时钟的计算值，根据由27MHz STC除300获得的90KHz时钟的逐加计数值，图像的解码将比预期早。另一方面，如果图像的DTS小于系统时间时钟的计数值，图像的解码将比预期迟。
因此，当图像解码比预期早时，图1的缓冲器10下溢，而当图像解码比预期迟时，缓冲器10上溢。于是，执行不了正常的解码处理。
发明内容
为了解决以上诸问题，本发明的一个目的是在运动图像解码器中提供一种图像同步电路，借此根据输入图像的解码时戳(DTS)值和图像输入时刻的系统时间时钟(STC)计数值的比较结果来延迟当前图像或不予解码地跳过当前图像，从而恢复图像的解码时间。
本发明的另一目的是提供一种图像同步方法，借此根据输入图像的解码时戳(DTS)值和图像输入时刻的系统时间时钟(STC)计数值的比较结果来延迟当前图像或不予解码地跳过当前图像，从而恢复图像的解码时间。
为了实现第一目的，在对输入图像解码的运动图像解码器中提供一种图像同步电路，包括：第一产生装置，用于比较输入图像的解码时戳(DTS)值和图像输入时刻的系统时间时钟(STC)计数值，并产生比较信号；第二产生装置，用于根据比较信号产生延迟输入图像解码的第一控制信号；以及第三产生装置，用于根据比较信号不予解码地跳过输入图像。
为了实现第二目的，在对输入已编码运动图像解码的方法中提供一种图像同步方法，该方法包括以下步骤：(a)比较输入图像的解码时戳值和图像输入时刻的系统时间时钟计数值；(b)当解码时戳值大于系统时间时钟计数值并且当作为步骤(a)的比较结果它们之间的差值大于预定的阈值时，将输入图像的解码延迟一段对应于解码时戳值和系统时间时钟计数值的差值的时间，而当解码时戳值小于系统时间时钟计数值并且解码时戳值和系统时间时钟计数值的差值的绝对值大于预定的阈值时，不予解码地跳过输入图像。
附图说明
通过参照附图对优选实施例的详细描述，本发明的上述目的和优点将变得更加明显。
图1是一般的运动图像解码器的框图；
图2是应用本发明的图像同步电路的运动图像解码器的框图；
图3是说明本发明图像同步电路输入和输出信号的示意图；
图4是按照本发明第一实施例的图像同步电路的框图；
图5是图4所示减法电路的详细电路图；
图6是图4所示暂停确定电路的详细电路图；
图7和图8是图6暂停(hold)确定电路输入和输出信号的时序图；
图9是图4所示跳过确定电路的详细电路图；
图10是图9跳过确定电路输入和输出信号的时序图。
具体实施方式
图2是应用本发明图像同步电路的运动图像解码器，在该图中与图1相同元件用相同标号，省略对它们的详细说明。
参看图2，图像同步电路100从可变长度编码器12a接收多个控制信号，并根据图像的DTS值和图像输入时刻的STC计数值的比较结果输出暂停命令以等待而不予解码或输出跳过命令以舍弃当前图像而不予解码。每当图像输入至运动图像解码器时就进行这样的比较。
图3示出本发明图像同步电路的输入和输出信号。参看图3，图像同步电路100接收复位(reset)信号、sclk、clk_90KHz、stc_cnt、低_延迟(low_delay)信号、阈值(threshold)信号、pulse_pic(脉冲_pic)信号、pic_type(pic类型)信号和dts，所有这些信号均自图2的可变长度解码器12a输出。这里，复位信号是初始化信号，sclk是系统时钟，clk_90KHz是具有90KHz频率的时钟。stc_cnt是按照clk_90KHz增量的(由33位组成的)STC计数值，它是通过每当图像输入时与图像DTS值的比较而确定图像输入时间是早或是晚的基础。
low_delay是表示输入数据中是否包含B图像的B图像检测信号。threshold，作为任意常数，是表示暂停或跳过的允许范围的极限值。pulse_pic是当一幅图像的首标信息(picture_type(图象类型)，pic_structure(图象结构)，…)已全部由可变长度解码器12a解码时在系统时钟(sclk)的一个时钟周期期间变“高”的信号。在下文中，pulse_pic指图像开始信号。pic_type是表示当前图像类型(“00”＝I，“10”＝P，“11”＝B)的当前图像类型信号。dts是由33位(90KHz单位)组成的解码时戳值，它表示图像解码开始时间。
由图像同步电路100输出的hold_vld是命令可变长度解码器12a等待的暂停命令(高时表示“等待”，低时表示“解码”)。skip_vld是命令可变长度解码器12a舍弃当前图像而不解码的跳过命令(高时表示“舍弃”，低时表示“解码”)。
因此，当图像的DTS值大于解码开始时刻的STC计数值(pic_stc_cnt)时，图像同步电路100必须延迟图像的解码直到STC计数值(stc_cnt)变得与DTS值相同。当图像的DTS值小于解码开始时刻的STC计数值(pic_stc_cnt)时，即使必须舍弃当前图像，图像同步电路100也应当从下一幅图像起减少DTS值和STC计数值(stc_cnt)的误差。
然而，在解码起始时刻，DTS值和STC计数值(pic_stc_cnt)通常不相同。因此，应当只在误差大于预定阈值时才执行延迟或舍弃，以便允许有一定范围的误差。
这里，可以舍弃B图像，但是不能舍弃P图像，尤其不能舍弃I图像，因为它们影响此后各图像的解码。然而，虽然B图像检测信号(low_delay)是“0”，当以前四幅图像不包含B图像时，即使P图像也应当舍弃。Low_delay为“1”的情况表示输入数据中不包含B图像。
此外，当B图像检信号(low_delay)为“1”时，除I图像外的所有图像都可以舍弃。然而，当以前的图像全都是I图像时，即使当前图像是I图像，该I图像也可以舍弃。当前图像类型信号(pic_type)由3位(“001”＝I，“010”＝P，“011”＝B)组成，但是本发明只使用低2位(“01”＝I，“10”＝P，“11”＝B)。
图4是本发明基本实施例的图像同步电路的框图。图像同步电路大致划分成减法电路110、暂停确定电路120和跳过确定电路130。将参照图5至图10I详细给出每一结构的说明。
图5是图4所示的减法电路的详细电路图。这里，减法电路110包括：锁存器111，用于在开始解码图像的时刻锁存STC计数值(pic_stc_cnt)；减法器112，用于从锁存器111的输出减去解码时戳(dts)值；求绝对值电路113，用于计算减法结果的绝对值(abs_diff)；第一比较器114，用于将绝对值(abs_diff)与阈值(threshold)比较；以及延迟器115，用于用延迟的时间来延迟图像开始信号(pulse_pic)直到第一比较器114输出比较范围(range_over)。
其次，来说明图5所示的减法电路110的操作。参看图5，在锁存器111中，表示图像开始的图像开始信号(pulse_pic)输入至加载输入端(L)，STC计数值(stc_cnt)输入至数据输入端(D)，初始化信号(reset)输入至清除输入端(CLR)。这里，具有加载输入端(L)、数据输入端(D)和清除输入端(CLR)的锁存器111在pulse_pic为“1”时锁存STC计数值并输出解码起始时刻的STC计数值。即，pic_stc_cnt是在图像开始信号(pulse_pic)为“高”时锁存的STC计数值(stc_cnt)。
减法器112从锁存器111锁存的解码开始时刻的STC计数值(pic_stc_cnt)中减去解码时戳(dts)值。当减法结果为正值时，表示这是图像解码要比预期迟的情况。于是，符号位(sign_bit)输出为“0”。另一方面，当减法结果为负值时，表示这是图像解码要比预期早的情况。于是，符号位(sign_bit)的输出为“1”。
求绝对值电路113获得减法器112作出的减法结果的绝对值(abs_diff)。第一比较器114将绝对值(abs_diff)与阈值比较，当绝对值(abs_diff)大于阈值时输出比较范围(range_over)为“1”，否则输出比较范围(range_over)为“0”。这里，range_over是表示从STC计数值(stc_cnt)减去解码时戳(dts)值的结果的绝对值(abs_diff)是否大于阈值的信号。即，“1”表示绝对值(abs_diff)大于阈值，“0”表示绝对值(abs_diff)小于或等于阈值。
此外，延迟器115输出脉冲延迟信号(pulse_pic_nd)，该信号使图像开始信号(pulse_pic)延迟一段时间(n时钟周期)直到确定了比较范围(range_over)。这里，图像延迟信号(pulse_pic_nd)是比图像开始信号(pulse_pic)迟后的信号，其延迟时间至少是从STC计数值(stc_cnt)减去解码时戳(dts)值出结果所需的时间。
因此，当符号位(sign_bit)为“1”及比较范围(range_over)为“1”时，表示的情况是输入图像的的解码比预期早。于是，图6的暂停确定电路120工作，因为必须延迟图像解码直到图像的STC计数值(stc_cnt)和解码时戳(dts)值变成相同。
当符号位(sign_bit)为“0”及比较范围(range_over)为“1”时，表示的情况是输入图像的解码比预期晚。于是图9的跳过确定电路130工作，以通过甚至舍弃输入图像的方法来减少图像的STC计数值(stc_cnt)和解码时戳(dts)值之间的误差。
当比较范围(range_over)为“0”尽管符号位(sign_bit)为“1”或“0”时，暂停确定电路120和跳过确定电路130分别输出暂停命令(hold_vld)和跳过命令(skip_vld)为“0”。于是，可变长度解码器12a进行正常的解码。
图6是图4所示暂停确定电路的详细电路图。暂停确定电路120包括：检测电路121、AND1和122，用于检测90KHz时钟信号(clk_90KHz)的上升沿；产生电路AND2和123，用于表示按照图像延迟信号(pulse_pic_nd)、符号位(sign_bit)和比较范围(range_over)而开始暂停；计数电路AND4和124，用于加载解码时戳(dts)值和STC计数值(stc_cnt)之间的差值(abs_diff)，和用于按每个90KHz时钟信号(clk_90KHz)的上升沿将该差值减一；以及电路INV1、125、AND3和126，用于产生命令解码延迟的暂停命令(hld_vld)。
现在参照图7A至8F说明暂停确定电路120的工作。第一D触发器(DFF)121根据图7A的系统时钟(sclk)把图7B所示的90KHz时钟信号(clk_90KHz)延迟一个时钟脉冲。
第一“与”门(AND1)对第一DFF121的倒相输出和90KHz时钟信号(clk_90KHz)执行“与”操作，并把结果输入至第二DFF122。然后，第二DFF122根据系统时钟(sclk)输出表示90KHz时钟信号(clk_90KHz)上升沿的脉冲信号(pulse_90KHz)，如图7C所示。
同时，当图像延迟信号(pulse_pic_nd)(该信号如图8B所示，根据图8A的系统时钟(sclk)由图5的延迟器115输出)为“1”、(由图5的第一比较器114输出的)比较范围(range_over)为“1”、由图5的减法器112输出的)符号位(sign_bit)也为“1”时，第二“与”门(AND2)输出“1”。
第三DFF123一旦接收到第二“与”门(AND2)的输出“1”就输出“1”作为表示开始延迟图2可变长度解码器12a的开始暂停解码信号(pulse_hold_start)。此时，开始暂停信号(pulse_hold_start)的波形示于图8C。
当由第三DFF123输出的表示解码延迟开始的开始暂停信号(pulse_hold_start)为“1”时，S-R触发器(S-R FF)被置位到“1”。这里，S-R FF 126的输出是暂停命令(hold_vld)，用于控制可变长度解码器12a的解码等待。因此，当图8D的暂停命令(hold_vld)为“1”时，可变长度解码器12a等待而不解码。
同时，当图像延迟信号(pulse_pic_nd)为“1”时，逐减计数器124通过数据输入端(d)接收(由图5求绝对值电路113输出的)绝对值(abs_diff)，通过加载输入端(load)接收(由第三DFF123输出的)开始暂停信号，通过使能输入端(ena)接收第四“与”门(AND4)的输出(该第四“与”门用于对S-R FF 126输出的暂停命令(hold_vld)和图8E所示的由第二DFF122输出的脉冲信号(pulse_90KHz)进行“与”操作)，以及通过时钟输入端(clk)接收系统时钟(sclk)。于是，每当脉冲信号(pulse_90KHz)为“1”和暂停命令(hold_vld)为“1”时，第四“与”门(AND4)输出“1”并且使能逐减计数器124以将输入的绝对值(abs_diff)减一。逐减计数器124的输出在图8F中示出。
当逐减计数器124的输出为“0”时，第二比较器125的输出变成“1”，将该输出输入至第三“与”门(AND3)的一输入端。此外，由第三DFF123输出的开始暂停信号(pulse_hold_start)由倒相器(INV1)倒相并输入到第三“与”门(AND3)的另一输入端。因此，第三“与”门(AND3)的输出“1”将S-R FF 126复位，使暂停命令(hold_vld)成为“0”。
同时，当图像延迟信号(pulse_pic_nd)为“1”，比较范围(range_over)为“1”，和符号位(sign_bit)为“0”时，第二“与”门(AND2)的输出变成“0”。于是，S-R FF 126输出的暂停命令(hold_vld)变成“0”，使当前图像不暂停，而图9所示的跳过确定电路130工作。
图9是图4跳过确定电路的详细电路图。跳过确定电路130包括锁存器131至134，用于锁存以前图像的图像类型值；电路135至138.4、AND5、AND6、NOR、OR1和OR2，用于将当前图像的类型与以前图像的类型相比较并根据比较状况产生控制跳过当前图像的控制信号；电路INV2、AND7和139，用于根据控制信号，图像延迟信号(pulse_pic_nd)、符号位(sign_bit)和比较范围(range_over)而发出命令可变长度编码器12a舍弃图像不予解码的跳过命令。
下面参照图9和图10A至10I说明图9所示的跳过确定电路130的工作。
第一至第四计时的锁存器131至134互相级联。图10A所示的系统时钟(sclk)输入到锁存器131至134的每一个锁存器的时钟输入端。图10B所示的图像开始信号(pulse_pic)输入到锁存器131至134的每一个锁存器的加载输入端(L)。当前图像类型信号(pic_type)输入到第一锁存器131的数据输入端(D)。
第一至第四计时的锁存器131至134通过其输出端(Q)分别输出一幅图像之前的类型信号至四幅图像之前的类型信号(pic_type_1pre至pic_type_4pre)。产生一幅至四幅图像之前的类型信号的第一个理由是为了与一幅图像由二场组成的场模式相对应。其第二个理由是防止尽管在最初的GOP(图像组)中存在B图像仍然可能舍弃P图像。这是必要的，因为输入到运动图像解码器的节目的最初GOP的序列(在该最初GOP由15幅图像组成的情况下)是“IPBBPBBPBBPBBPB”，但是其后各GOP的序列都是“IBBPBBPBBPBBPBB”。
这里，图10C表示在图像开始时刻的STC计数值(pic_type_cnt)，图10D表示一幅图像之前的类型信号(pic_type_1pre)，图10E表示二幅图像之前的类型信号(pic_type_2pre)，图10F表示三幅图像之前的类型信号(pic_type_3pre)，图10G表示四幅图像之前的类型信号(pic_type_4pre)。
图10H所示的由图5的延迟115输出的图像延迟信号(pulse_pic_nd)作为“1”输入到第七“与”门(AND7)的第一输入端。由图5第一比较器114输出的比较范围(range_over)作为“1”输入到第七“与”门(AND7)的第二输入端。由图5减法器112输出的符号位(sign_bit)“0”被第二倒相器(INV2)倒相，作为“1”输入到第七“与”门(AND7)的第三输入端。第二“或”门(OR2)的输出是当前图像类型与以前图像类型比较的结果，它必须作为“1”输入至第七“与”门(AND7)的第四输入端以使第七“与”门(AND7)的输出成为“1”。于是，图10I所示的由第四DFF139输出的跳过命令(skip_vld)也成为“1”。当跳过命令(skip_vld)为“1”时，图2的可变长度解码器12a舍弃当前图像不予解码。
当图像延迟信号(pulse_pic_nd)为“1”、符号位(sign_bit)为“0”和比较范围(range_over)为“1”时，第四DFF139根据第二“或”门(OR2)的输出产生跳过命令。因此，现在来描述当前图像与以前图像比较的状况。
第三比较器135将当前图像类型信号(pic_type)与表示B图像的值“11”比较。当当前图像类型为B图像时，比较结果“1”输入至第二“或”门(OR2)的第一输入端，第七“与”门(AND7)的输出也变成“1”。于是，第四DFF139产生跳过命令(skip_vld)。
第四至第七比较器136.1至136.4分别将一幅至四幅图像之前的类型信号与表示I图像的值“01”比较。当一幅至四幅图像之前的类型信号都指示为I图像时，第五“与”门(ADN5)的输出成为“1”，所以第七“与”门(AND7)的输出也成为“1”。于是，第四DFF139产生跳过命令(skip_vld)。即，如果前四幅图像都是I图像，则即使当前图像是I图像，也产生跳过命令，命令舍弃当前图像不予解码。
第八比较器137将当前图像类型信号(pic_type)与表示P图像的值“10”比较，并将结果输入至第六与门(AND6)的第一输入端。
第九至十二比较器138.1至138.4分别将一幅至四幅图像之前的类型信号(pic_type_1pre)至(pic_type_4pre)与表示B图像的值“11”比较，并把结果输入至“或非”门(NOR)。
第一“或”门(OR1)对“或非”门(NOR)的输出和B图像检测信号(low_delay)进行“或”操作，并把结果输入至第六“与”门(AND6)的第二输入端。即，当当前图像是P图像并当表示没有B图像包含在输入数据中的B图像检测信号(low_delay)为“1”时，第六“与”门(AND6)的输出成为“1”，所以第七“与”门(AND7)的输出也成为“1”。于是，第四DFF139产生跳过命令(skip_vld)。即，当没有B图像包含在输入数据中时，就产生跳过命令，命令即使是P图像也舍弃不予解码。
此外，当当前图像是P图像且当表示无B图像包含在输入数据中的B图像检测信号(low_delay)为“0”时，则如果表示无B图像包含的“或”非门(NOR)的输出为“1”，第六“与”门(AND6)的输出成为“1”，所以第七“与”门(AND7)的输出也成为“1”。于是，第四DFF139产生跳过命令(skip_vld)。即，当当前图像是P图像且当B图像检测信号为“0”时，则如果无B图像包含在输入的以前幅图像的数据中，就产生跳过命令，以便即使当前图像是P图像也命令舍弃该P图像。
同时，当图像延迟信号(pulse_pic_nd)为“1”时，如果比较范围(range_over)为“0”，则图6的第二“与”门(AND6)的输出和第七“与”门的输出二者都变成“0”。于是，暂停命令(hold_old)和跳过命令(skip_vld)二者都是“0”，所以图2的可变长度解码器12a执行正常解码。
如上所述，在本发明的图像同步电路及其方法中，虽然由于在输入数据中产生误差而图像解码或早或迟，但是将图像的解码时戳值与STC计数值比较，所以根据比较结果延迟了图像的解码或跳过了图像而不予解码。因而，恢复了已解码图像输出的正确时间，从而提供了高质量画面。

Claims (21)

1.一种在对输入图像解码用的运动图像解码器中的图像同步电路，所述电路包括：
第一产生装置，用于将输入图像的解码时戳dts值与输入图像时刻的系统时间时钟STC计数值比较并产生比较信号；
第二产生装置，用于根据所述比较信号产生延迟对所述输入图像的解码的第一控制信号；
第三产生装置，用于根据所述比较信号产生跳过所述输入图像不予解码的第二控制信号。
2.如权利要求1所述的图像同步电路，其中当所述dts值大于所述STC计数值且当所述dts值和所述STC计数值之间的差值的绝对值大于预定阈值时，所述第二产生装置产生第一控制信号以把对所述输入图像的解码延迟一段对应于所述dts值和所述STC计数值之差的时间。
3.如权利要求1所述的图像同步电路，其中当所述dts值小于所述STC计数值且当所述dts值和所述STC计数值之间的差值的绝对值大于预定阈值时所述第三产生装置产生第二控制信号以跳过所述输入图像不予解码。
4.如权利要求1所述的图像同步电路，其中当所述dts值小于所述STC计数值且当所述dts值和所述STC计数值之间的差值的绝对值大于预定阈值时，如果所述当前图像是B图像所述第三产生装置就产生跳过所述当前图像的第二控制信号。
5.如权利要求1所述的图像同步电路，其中当所述dts值小于所述STC计数值且当所述dts值和所述STC计数值之间的差值的绝对值大于预定阈值时，如果以前的图像都是静止I图像则即使当前图像是I图像所述第三产生装置也产生甚至跳过I图像的第二控制信号。
6.如权利要求1所述的图像同步电路，其中当所述dts值小于所述STC计数值且当所述dts值和所述STC计数值之间的差值的绝对值大于预定阈值时，如果所述当前图像是P图像则所述第三产生装置就根据表示没有B图像包含在输入数据中的检测信号产生跳过所述当前图像的第二控制信号。
7.如权利要求1所述的图像同步电路，其中当所述dts值小于所述STC计数值且当所述dts值和所述STC计数值之间的差值的绝对值大于预定阈值时，如果虽然检测信号表示B图像包含在输入数据中但是没有B图像包含在以前的图像中且如果所述当前图像是P图像，所述第三产生装置就产生甚至跳过所述当前图像的第二控制信号。
8.如权利要求1所述的图像同步电路，其中所述第一产生装置是一减法电路，用于从所述可变长度解码器提供的输入图像的解码时戳值减去图像输入时刻的系统时间时钟STC计数值，并输出所述减法的结果；
所述第二产生装置是一暂停确定电路，用于根据所述减法的结果输出用于延迟对所述输入图像的解码的暂停命令至所述可变长度解码器；以及
所述第三产生装置是一跳过确定电路，用于根据所述减法的结果输出跳过所述输入图像不予解码的跳过命令至所述可变长度解码器。
9.如权利要求8所述的图像同步电路，其中所述减法电路包括：
锁存器，用于锁存在由所述可变长度解码器加来的输入图像开始解码时刻的STC计数值；
减法器，用于从所述锁存的STC计数值减去由所述可变长度解码器加来的解码时戳值；
求绝对值电路，用于获得所述减法器作出的所述减法的结果的绝对值；
比较器，用于将所述绝对值与预定阈值比较；以及
延迟器，用于把由所述可变长度解码器加来的图像开始信号延迟一段时间直到所述减法器进行的所述减法的结果被输出，及用于输出图像延迟信号。
10.如权利要求9所述的图像同步电路，其中所述暂停确定电路包括：
检测电路，用于检测由系统时钟除以预定数所形成的时钟的上升沿；
第一产生电路，用于当来自所述可变长度解码器的所述解码时戳值大于所述STC计数值且当所述比较器做的所述比较的结果的绝对值大于预定阈值且所述延迟器输出图像延迟信号时，产生开始暂停信号；
计数电路，用于装入所述解码时戳值和所述STC计数值的差值及用于在所述已分频时钟的每个上升沿将所述装入值减一；以及
第二产生电路，用于按照所述开始暂停信号产生暂停命令直至所述计数电路的输出变成“0”。
11.如权利要求9所述的图像同步电路，其中所述跳过确定电路包括：
锁存电路，用于锁存以前图像的类型；
比较电路，用于将当前图像类型与以前图像类型比较及产生控制跳过当前图像的控制信号；以及
产生电路，用于当所述解码时戳值小于所述STC计数值且当所述比较器的结果的绝对值大于预定阈值且所述延迟器输出图像延迟信号时，根据所述控制信号产生命令所述可变长度解码器舍弃图像不予解码的跳过命令。
12.如权利要求11所述的图像同步电路，其中所述比较电路包括：
第一比较器，用于比较当前图像类型是否是B图像；
第二至第五比较器，用于分别比较一幅至四幅图像之前图像各自的类型是否I图像；
第一“与”门，用于对所述第二至第五比较器的输出进行“与”操作；
第六比较器，用于比较当前图像类型是否P图像；
第七至第十比较器，用于分别比较一幅至四幅图像之前图像各自的类型是否B图像；
“或非”门，用于对所述第七至第十比较器的输出进行“或非”操作；
第一“或”门，用于对表示B图像是否包含在输入数据中的检测信号和所述“或非”门的输出进行“或”操作；
第二“与”门，用于对所述第六比较器的输出及所述第一“或”门的输出进行“与”操作；以及
第二“或”门，用于把作为对所述第一比较器、所述第一“与”门和所述第二“与”门的输出进行“或”操作的结果的所述控制信号输出至所述产生电路。
13.如权利要求12所述的图像同步电路，其中所述产生电路包括锁存器，用于当作为所述减法器做减法的结果，解码时戳值小于STC计数值且当所述比较器做比较的结果的绝对值大于预定阈值且所述延迟器输出图像延迟信号时，根据所述第二“或”门的输出产生跳过命令。
14.如权利要求12所述的图像同步电路，其中当作为所述第一比较器做所述比较的结果，当前图像是B图像时，所述比较电路通过所述第二“或”门产生命令跳过所述当前图像的控制信号。
15.如权利要求12所述的图像同步电路，其中由于在作为所述第二至第五比较器进行所述比较的结果，在以前各图像都是静止I图像的情况下所述第一“与”门的输出变为“1”，所以即使当前图像是I图像所述比较电路也通过所述第二“或”门产生命令跳过所述当前图像的所述控制信号。
16.如权利要求12所述的图像同步电路，其中由于当作为所述第六比较器进行所述比较的结果当前图像是P图像且当接收表示没有B图像包含在输入数据中检测信号用的所述第一“或”门输出“1”时所述第二“与”门的输出变为“1”，所以所述比较电路通过所述第二“或”门产生命令跳过所述当前图像的P图像的所述控制信号。
17.如权利要求12所述的图像同步电路，其中由于在作为所述第六比较器进行所述比较的结果当前图像是P图像，且当通过所述“或非”门输出的作为所述第七至第十比较器做所述比较的结果没有B图像包含在以前的图像中时，虽然输入至所述第一“或”门的检测信号表示有B图像包含在输入数据中但是所述第二“与”门的输出变为“1”，所以所述比较电路通过所述第二“或”门产生命令跳过是所述当前图像的P图像的所述控制信号。
18.一种在对输入已编码运动图像进行解码的方法中的图像同步方法，所述方法包括以下步骤：
(a)将输入图像的解码时戳值与输入图像时刻的系统时间时钟计数值比较；以及
(b)当作为所述步骤(a)的比较结果所述解码时戳值大于所述系统时间时钟计数值且当所述解码时戳值和所述系统时间时钟计数值之间的差值大于预定阈值时，把对输入图像的解码延迟一段对应于所述解码时戳值和所述系统时间时钟计数值之间的差值的时间，而当所述解码时戳值小于所述系统时间时钟计数值且当所述解码时戳值和所述系统时间时钟计数值之间的差值的绝对值大于预定阈值时跳过所述输入图像不予解码。
19.如权利要求18所述的图像同步方法，其中在所述步骤(b)中当作为在所述步骤(a)中进行的所述比较的结果所述解码时戳值小于所述系统时间时钟计数值且当所述解码时戳值和所述系统时间时钟计数值之间的差值的绝对值大于预定阈值时，如果当前图像是B图像就跳过所述当前图像。
20.如权利要求18所述的图像同步方法，其中在所述步骤(b)中当作为在所述步骤(a)中进行的所述比较的结果所述解码时戳值小于所述系统时间时钟计数值且当所述解码时戳值和所述系统时间时钟计数值之间的差值的绝对值大于预定阈值时，如果以前的图像是静止I图像即使当前图像是I图像也跳过所述当前图像。
21.如权利要求18所述的图像同步方法，其中在所述步骤(b)中当作为在所述步骤(a)中进行的所述比较的结果所述解码时戳值小于所述系统时间时钟计数值且当所述解码时戳值和所述系统时间时钟计数值之间的差值的绝对值大于预定阈值时，如果没有B图像包含在输入数据中，则即使当前图像是P图像也跳过所述当前图像。
CNB971179468A 1996-09-05 1997-09-05 图像同步电路和图像同步方法 Expired - Fee Related CN1140127C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960038453A KR100200617B1 (ko) 1996-09-05 1996-09-05 픽쳐 동기화회로 및 그 방법
KR38453/1996 1996-09-05
KR38453/96 1996-09-05

Publications (2)

Publication Number Publication Date
CN1177257A CN1177257A (zh) 1998-03-25
CN1140127C true CN1140127C (zh) 2004-02-25

Family

ID=19472856

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971179468A Expired - Fee Related CN1140127C (zh) 1996-09-05 1997-09-05 图像同步电路和图像同步方法

Country Status (3)

Country Link
US (1) US6028648A (zh)
KR (1) KR100200617B1 (zh)
CN (1) CN1140127C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195403B1 (en) * 1997-09-26 2001-02-27 International Business Machines Corporation Pulse generator for a voltage controlled oscillator
US8306170B2 (en) * 1998-03-31 2012-11-06 International Business Machines Corporation Digital audio/video clock recovery algorithm
US6665344B1 (en) * 1998-06-29 2003-12-16 Zenith Electronics Corporation Downconverting decoder for interlaced pictures
WO2000064092A1 (fr) * 1999-04-16 2000-10-26 Sony Corporation Dispositif de communication, procede de communication, et support d'enregistrement
US6829304B1 (en) * 2001-09-20 2004-12-07 Vbrick Systems, Inc. Method for clock recovery in MPEG systems
KR100619034B1 (ko) * 2004-06-19 2006-08-31 삼성전자주식회사 디지털 멀티미디어 데이터 수신기에서 송수신 데이터 동기방법 및 장치
KR100770704B1 (ko) * 2005-08-04 2007-10-29 삼성전자주식회사 픽쳐 스킵 방법 및 장치
JP5194343B2 (ja) * 2005-08-08 2013-05-08 株式会社日立製作所 情報再生装置及び情報再生方法
KR100713497B1 (ko) * 2005-09-16 2007-04-30 삼성전자주식회사 프레임 동기에 따른 복호화기 작동 장치 및 방법
JP4525795B2 (ja) * 2008-05-16 2010-08-18 ソニー株式会社 受信装置、受信方法、プログラム、及び通信システム
US8428145B2 (en) * 2008-12-31 2013-04-23 Entropic Communications, Inc. System and method for providing fast trick modes
JP5610199B2 (ja) * 2010-06-09 2014-10-22 ソニー株式会社 受信装置、受信方法、及び通信システム
US20110310956A1 (en) * 2010-06-22 2011-12-22 Jian-Liang Lin Methods for controlling video decoder to selectively skip one or more video frames and related signal processing apparatuses thereof
CN103873952B (zh) * 2012-12-18 2017-10-20 风网科技（北京）有限公司 一种高效的视频播放丢帧控制系统及其方法
KR20160002679A (ko) * 2013-05-01 2016-01-08 엘지전자 주식회사 신호 송수신 장치 및 신호 송수신 방법
CN104780422B (zh) * 2014-01-13 2018-02-16 北京兆维电子(集团)有限责任公司 流媒体播放方法及流媒体播放器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509080B2 (ja) * 1993-10-15 2004-03-22 ソニー株式会社 データ再生装置
US5815634A (en) * 1994-09-30 1998-09-29 Cirrus Logic, Inc. Stream synchronization method and apparatus for MPEG playback system
US5771075A (en) * 1994-12-08 1998-06-23 Lg Electronics Inc. Audio/video synchronizer
JPH09205618A (ja) * 1996-01-29 1997-08-05 Mitsubishi Electric Corp 動画像音声伸張再生装置および動画像音声同期制御器

Also Published As

Publication number Publication date
KR100200617B1 (ko) 1999-06-15
US6028648A (en) 2000-02-22
KR19980020102A (ko) 1998-06-25
CN1177257A (zh) 1998-03-25

Similar Documents

Publication Publication Date Title
CN1140127C (zh) 图像同步电路和图像同步方法
CA2760425C (en) Method and system for parallel encoding of a video
CN1170436C (zh) 压缩图像比特流的变码方法
US7848428B2 (en) System and method for reducing visible artifacts in video coding using multiple reference pictures
US20060114995A1 (en) Method and system for high speed video encoding using parallel encoders
US20140226727A1 (en) Memory management for video decoding
CN101010959A (zh) 技巧模式和速度转换
TW201436526A (zh) 用於緩衝資訊以簡化視訊剪接的句法及語意
CN1135851C (zh) 同步画面电路及其方法
JP2000295616A (ja) 画像符号化装置、画像復号装置、画像符号化方法、画像復号方法及びプログラム記録媒体
CN1685368A (zh) 用于编码图像和/或音频数据的方法及设备
CN1643608A (zh) 已编码a/v序列的编辑
EP1276331A2 (en) Method for preventing dual-step half-pixel motion compensation accumulation errors in prediction-rich MPEG-2 sequences
US7046734B2 (en) Method and apparatus for performing real-time data encoding
US9781439B2 (en) Combined parallel and pipelined video encoder
Baker et al. A scalable parallel h. 264 decoder on the cell broadband engine architecture
JP2019004439A (ja) 符号化装置、撮像装置および符号化方法
JPH10111792A (ja) 画像処理装置
JP2001292372A (ja) 画像変化検出装置及び画像変化検出方法、画像符号化装置並びに画像変化検出用プログラムがコンピュータで読取可能に記録された情報記録媒体
CN112422983A (zh) 通用多核并行解码器系统及其应用
JP2000333180A (ja) スキップマクロブロック禁止制御方法、スキップマクロブロック禁止制御装置およびスキップマクロブロック禁止制御プログラムを記録した媒体
JP2011182169A (ja) 符号化装置および方法
JP4214554B2 (ja) 動画像復号化装置
Li et al. Accelerated motion estimation of H. 264 on Imagine stream processor
CN1585489A (zh) 平行计算空间预测编码区块型样预测位的装置及相关方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040225

Termination date: 20140905

EXPY Termination of patent right or utility model