KR100200367B1 - 집적주입논리의 구조 및 그 제조 공정 - Google Patents

집적주입논리의 구조 및 그 제조 공정 Download PDF

Info

Publication number
KR100200367B1
KR100200367B1 KR1019960058179A KR19960058179A KR100200367B1 KR 100200367 B1 KR100200367 B1 KR 100200367B1 KR 1019960058179 A KR1019960058179 A KR 1019960058179A KR 19960058179 A KR19960058179 A KR 19960058179A KR 100200367 B1 KR100200367 B1 KR 100200367B1
Authority
KR
South Korea
Prior art keywords
type
layer
layers
ions
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960058179A
Other languages
English (en)
Other versions
KR19980039187A (ko
Inventor
최영석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960058179A priority Critical patent/KR100200367B1/ko
Publication of KR19980039187A publication Critical patent/KR19980039187A/ko
Application granted granted Critical
Publication of KR100200367B1 publication Critical patent/KR100200367B1/ko
Assigned to 페어차일드코리아반도체 주식회사 reassignment 페어차일드코리아반도체 주식회사 권리의 전부이전등록 Assignors: 삼성전자 주식회사
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65—Integrated injection logic

Landscapes

  • Bipolar Integrated Circuits (AREA)

Abstract

본 발명은 집적주입논리에서 팬아웃 영역의 구조를 변경하여 전류증폭 효율을 향상시킬 수 있는 집적주입논리의 구조 및 그 제조 공정에 관한 것으로, 본 발명의 구성은 P형 기판과; P형 기판 상부의 일부에 N형 이온을 주입한 N형 매립층과; P형 기판의 상부와 N형 매립층의 상부를 에피택셜 성장시킨 N형 에피층과; N형 매립층의 양단의 상부에 N형 이온을 주입하여 형성하는 제1 및 제2 싱크층과; 표면으로부터 N형 매립층이 수직으로 형성된 곳까지 P형 불순물을 주입하여 형성한 제1 및 제2 P형 아이솔레이션층과; 제1 및 제2 싱크층 내측에 형성된 에피층의 상부에 N형 이온을 주입하여 형성하는 N형 튜브층과; 저농도 에피층 상부에 P형 이온을 주입하여 형성하는 제1 P형층과; N형 튜브층의 상부에 수평으로 고농도 P형층 및 저농도 P형층의 분포를 각각 갖도록 형성하는 다수의 P형층과; 제1, 제2, 제3 저농도 P형층의 상부에 N형 이온을 주입하여 각각 형성하는 제1, 제2, 제3 N형 베이스층과; 제1 싱크, 제1 P형층, 고농도 P형층, 제1, 제2, 제3 N형 베이스층의 상부에 각각 형성하는 다수의 콘택들로 이루어지며, 본 발명의 효과는 고농도 P형층은 팬아웃 각 부분을 격리시키는 역할을 하여, 제1, 제2, 제3 팬아웃이 거의 독립적으로 작용하게 하여, 각각의 전류증폭율의 효율을 동등하게 함으로써, 전체 소자의 특성을 향상시킨 집적주입논리의 구조 및 그 제조 공정을 제공할 수 있다.

Description

집적주입논리의 구조 및 그 제조 공정
본 발명은 집적주입논리의 구조 및 그 제조 공정에 관한 것으로, 특히 집적주입논리(Integrated Injection Logic : I2L)에서 팬아웃(Fan-Out) 영역의 구조를 변경하여 전류증폭 효율을 향상시킬 수 있는 집적주입논리의 구조 및 그 제조 공정에 관한 것이다.
첨부한 제2도를 참고로 하여, 종래의 집적주입논리의 구성은,
저농도 P형 기판(1)과;
상기 저농도 P형 기판(1) 상부의 일부에 고농도 N형 이온을 주입하여 형성하는 고농도 N형 매립층(2)과;
상기 저농도 P형 기판(1)의 상부와 고농도 N형 매립층(2)의 상부를 에피택셜 설장시켜 형성하는 저농도 N형 에피층(3)과;
상기 고농도 N형 매립층(2)의 양단의 상부에 고농도 N형 이온을 주입하여 형성하는 제1 및 제2 싱크층(SNK)(5-1, 5-2)과;
소자를 분리시키기 위하여, 표면으로부터 상기 저농도 N형 매립층이 수직으로 형성된 곳까지 고농도 P형 불순물을 주입하여 형성한 제1 및 제2 고농도 P형 아이솔레이션층(ISO)(4-1, 4-2)과;
상기 제1 및 제2 싱크층(5-1, 5-2) 내측에 형성된 에피층(3)의 상부에 고농도 P형 이온을 주입하여 형성하는 제1 및 제2 고농도 P형층(6-1, 6-2)과;
상기 제2 고농도 P형층(6-2)의 상부에 고농도 N형 이온을 주입하여 각각 형성하는 제1, 제2, 제3 고농도 N형 베이스층(7-1, 7-2, 7-3)과;
표면에 형성된 산화막(8)을 식각하여, 상기 제1 싱크(5-1), 제1 및 제2 고농도 P형층(6-1, 6-2), 제1, 제2, 제3 고농도 N형 베이스층(7-1, 7-2, 7-3)의 상부에 금속을 증착시키기 위해 각각 형성하는 다수의 콘택들(9)로 이루어져 있다.
상기 구성에 따른 종래의 집적주입논리의 동작은 다음과 같다.
제1도는 일반적인 집적주입논리의 회로도로서, PNP 트랜지스터(Q1)의 이미터(Emitter)는 인젝터(Injector), 베이스(Base)는 접지(GND), 컬렉터(Collector)는 NPN 트랜지스터(Q2)의 베이스와 함께 입력단(Input)이 되며, NPN 트랜지스터(Q2)의 컬렉터에 다수의 팬아웃(C1, C2, C3)이 연결되어 있다. 즉, 상기 집적주입논리는 로드(Load) 역할을 하는 수평형 PNP 트랜지스터(Q1)의 컬렉터와 다음 단의 드라이버 역할을 하는 수직형 NPN 트랜지스터(Q2)의 베이스를 공통으로 묶어 놓은 형태로서, 인버터(Inverter) 역할을 하는 논리 소자를 말한다.
상기 집적주입논리는 바이폴라 대규모 집적회로용 논리회로로서 개발되어, 인버터용 NPN 수직형 트랜지스터(Q2)와 이것에 베이스 전류를 공급하기 위한 수평형 PNP 트랜지스터(Q1)를 조합한 형태로서, 개별 트랜지스터로 분리되지 않고, 부하 소자를 매우 소형으로 만들 수 있으며, 또한 마스크 수가 적게 든다는 장점이 있다.
제2도는 종래의 집적주입논리의 구조도로서, 저농도 P형 기판(1) 상부의 일부에 고농도 N형 이온을 주입하여 고농도 N형 매립층(2)을 형성하고, 상기 저농도 P형 기판(1)의 상부와 고농도 N형 매립층(2)의 상부를 에피택셜 성장시켜 저농도 N형 에피층(3)을 형성하며, 상기 고농도 N형 매립층(2)의 양단의 상부에 고농도 N형 이온을 주입하여 제1 및 제2 싱크층(5-1, 5-2)을 형성하게 된다.
다음에 소자를 분리시키기 위하여, 표면으로부터 상기 저농도 N형 매립층이 수직으로 형성된 곳까지 고농도 P형 불순물을 주입하여 제1 및 제2 고농도 P형 아이솔레이션층(4-1, 4-2)을 형성하고, 상기 제1 및 제2 싱크층(5-1, 5-2) 내측에 형성된 에피층(3)의 상부에 고농도 P형 이온을 주입하여 제1 및 제2 고농도 P형층(6-1, 6-2)을 형성하며, 상기 제2 고농도 P형층(6-2)의 상부에 고농도 N형 이온을 주입하여 각각 제1, 제2, 제3 고농도 N형 베이스층(7-1, 7-2, 7-3)을 형성하고, 그리고 표면에 형성된 산화막(8)을 식각하여, 상기 제1 싱크(5-1), 제1 및 제2 고농도 P형층(6-1, 6-2), 제1, 제2, 제3 고농도 N형 베이스층(7-1, 7-2, 7-3)의 상부에 금속을 증착시키기 위해 다수의 콘택들(9)을 각각 형성하게 되어 있다.
여기에서, 상기 수평형 PNP 트랜지스터(Q1)의 베이스인 저농도 N형 에피층이 수직형 NPN 트랜지스터(Q2)의 이미터가 되고, 수평형 PNP 트랜지스터의 입력인 컬렉터(Input)가 수직형 NPN 트랜지스터(Q2)의 베이스가 됨으로써, 논리 소자로 작용 한다. 즉, 종래의 NPN 트랜지스터의 이미터와 컬렉터가 바뀌어 집적주입논리의 NPN 트랜지스터를 형성한다.
또한 상기 집적주입논리는 팬아웃(C1, C2, C3)의 역할이 중요하며, 각 팬아웃 단자(C1, C2, C3)의 전류증폭 효율이 일정해야만 설계시에 유용하게 된다.
종래의 집적주입논리는 선택 마스크를 사용하지 않으면 전류증폭 효율(hFE)이 제1 팬아웃(C1) ＞ 제2 팬아웃(C2) ＞ 제3 팬아웃(C3) 형태가 되고, 즉 입력 단자에서 거리가 멀어질수록 전류증폭 효율이 떨어져서 소자의 특성에 나쁜 영향을 미치는 문제점이 있다.
본 발명은 종래의 공정 조건에서도 각 팬아웃 단자의 전류증폭 효율을 일정하게 하여 전체 소자의 전류 증폭 효율을 향상시킬 수 있는 집적주입논리의 구조 및 그 제조 공정을 제공하기 위한 것이다.
제1도는 일반적인 집적주입논리의 회로도.
제2도는 종래의 기술에 따른 집적주입논리의 구조도.
제3도는 본 발명의 실시예에 따른 집적주입논리의 구조도.
제4도a) 내지 제4도f)는 본 발명의 실시예에 따른 집적주입논리의 제조 공정.
제5도는 본 발명의 실시예에 따른 제4도c)의 N형 튜브의 수평농도 분포를 도시하는 도면.
제6도는 본 발명의 실시예에 따른 제4도d)의 베이스 수평농도 분포를 도시하는 도면.
제7도는 본 발명의 실시예에 따른 제4도d)의 N형 튜브와 베이스의 수평농도 분포를 함께 도시하는 도면.
제8도는 본 발명의 실시예에 따른 집적주입논리의 레이아웃을 나타내는 수평 구조도.
상기 목적을 달성하기 위한 수단으로서, 본 발명의 구성은,
P형 기판(11)과;
상기 P형 기판(11) 상부의 일부에 N형 이온을 주입하여 형성하는 N형 매립층(12)과;
상기 P형 기판(11)의 상부와 N형 매립층(12)의 상부를 에피택셜 성장시켜 형성하는 N형 에피층(13)과;
상기 N형 매립층(12)의 양단의 상부에 N형 이온을 주입하여 형성하는 제1 및 제2 싱크층(SNK)(15-1, 15-2)과;
소자를 분리시키기 위하여, 표면으로부터 상기 N형 매립층이 수직으로 형성된 곳까지 P형 불순물을 주입하여 형성한 제1 및 제2 P형 아이솔레이션층(ISO)(14-1, 14-2)과;
상기 제1 및 제2 싱크층(15-1, 15-2) 내측에 형성된 에피층(13)의 상부에 N형 이온을 주입하여 형성하는 N형 튜브층(16)과;
상기 저농도 에피층 상부(13)에 P형 이온을 주입하여 형성하는 제1 P형층(17-1)과;
상기 N형 튜브층(16)의 상부에 수평으로 고농도 P형층(17-2, 17-3, 17-4) 및 저농도 P형층(18-1, 18-2, 18-3)의 분포를 각각 갖도록 형성하는 다수의 P형층(17-2, 18-1, 17-3, 18-2, 17-4, 18-3)과;
상기 제1, 제2, 제3 저농도 P형층(18-1, 18-2, 18-3)의 상부에 N형 이온을 주입하여 각각 형성하는 제1, 제2, 제3 N형 베이스층(19-1, 19-2, 19-3)과;
표면에 형성된 산화막(20)을 식각하여, 상기 제1 싱크(15-1), 제1 P형층(17-1), 고농도 P형층(17-2), 제1, 제2, 제3 N형 베이스층(19-1, 19-2, 19-3)의 상부에 금속을 증착시키기 위해 각각 형성하는 다수의 콘택들(21)로 이루어진다.
상기 목적을 달성하기 위한 수단으로서, 본 발명의 다른 구성은,
P형 기판(11)의 상부에 N형 이온을 주입하여 N형 매립층(12)을 형성하고, 그 상부를 에피택셜 성장시켜 N형 에피층(13)을 형성하며, 다음에 표면에 산화막(20)을 형성한 후에 상기 N형 매립층(12)의 양단의 상부에 N형 이온을 주입하여 싱크층(15-1, 5-2)을 형성하는 공정과;
상기 두 싱크층(15-1, 15-2) 내측부 상부에 형성된 산화막(20)을 식각하여 마스크를 오픈하고 N형 튜브 형성을 위한 이온을 주입하는 공정과;
상기 N형 튜브 이온 주입 후에, 산화 공정으로 상기 마스크 오픈된 부분을 막아주고, P형 아이솔레이션 마스크를 형성한 후 아이솔레이션 확산으로 N형 튜브(16)와 P형 아이솔레이션층(14-1, 14-2)을 동시에 확산하는 공정과;
베이스 마스크를 만들고, 상기 N형 튜브 상부에 P형 이온을 주입하고, 다음에 확산을 실시하여 베이스층을 형성하는 공정과;
이미터 마스크를 만들고, 상기 베이스의 상부에 N형 이온을 주입하고, 다수의 팬아웃(19-1, 19-2, 19-3) 영역을 형성하는 공정과;
콘택들(21)을 형성하여 금속을 증착하는 공정으로 이루어진다.
첨부한 도면을 참고로 하여, 본 발명의 실시예를 설명하기로 한다.
제3도에 도시된 바와 같이, 본 발명의 실시예에 따른 집적주입논리의 구성은, 저농도 P형 기판(11)과;
상기 저농도 P형 기판(11) 상부의 일부에 고농도 N형 이온을 주입하여 형성하는 고농도 N형 매립층(12)과;
상기 저농도 P형 기판(11)의 상부와 고농도 N형 매립층(12)의 상부를 에피택셜 성장시켜 형성하는 저농도 N형 에피층(13)과;
상기 고농도 N형 매립층(12)의 양단의 상부에 고농도 N형 이온을 주입하여 형성하는 제1 및 제2 싱크층(15-1, 15-2)과;
소자를 분리시키기 위하여, 표면으로부터 상기 저농도 N형 매립층이 수직으로 형성된 곳까지 고농도 P형 불순물을 주입하여 형성한 제1 및 제2 고농도 P형 아이솔레이션층(14-1, 14-2)과;
상기 제1 및 제2 싱크층(15-1, 15-2) 내측에 형성된 에피층(13)의 상부에 N형 이온을 주입하여 형성하는 N형 튜브층(16)과;
상기 저농도 에피층 상부(13)에 고농도 P형 이온을 주입하여 형성하는 제1 고농도 P형층(17-1)과;
상기 N형 튜브층(16)의 상부에 수평으로 고농도 P형층(17-2, 17-3, 17-4) 및 저농도 P형층(18-1, 18-2, 18-3)의 분포를 각각 갖도록 형성하는 다수의 P형층 17-2, 18-1, 17-3, 18-2, 17-4, 18-3)과;
상기 제1, 제2, 제3 저농도 P형층(18-1, 18-2, 18-3)의 상부에 고농도 N형 이온을 주입하여 각각 형성하는 제1, 제2, 제3 고농도 N형 베이스층(19-1, 19-2, 19-3)과;
표면에 형성된 산화막(20)을 식각하여, 상기 제1 싱크(15-1), 제1 고농도 P형층(17-1), 고농도 P형층(17-2), 제1, 제2, 제3 고농도 N형 베이스층(19-1, 19-2, 19-3)의 상부에 금속을 증착시키기 위해 각각 형성하는 다수의 콘택들(21)로 이루어진다.
제4도a) 내지 제4도f)에 도시된 바와 같이, 본 발명의 실시예에 따른 집적주입논리의 제조 공정은,
P형 기판(11)의 상부에 고농도 N형 이온을 주입하여 고농도 N형 매립층(12)을 형성하고, 그 상부를 에피택셜 성장시켜 저농도 N형 에피층(13)을 형성하며, 다음에 표면에 산화막(20)을 형성한 후에 상기 N형 매립층(12)의 양단의 상부에 고농도 N형 이온을 주입하여 싱크층(15-1, 5-2)을 형성하는 공정(제4도a))과;
상기 두 싱크층(15-1, 15-2) 내측부 상부에 형성된 산화막(20)을 식각하여 마스크를 오픈하고, N형 튜브 형성을 위한 이온을 주입하는 공정(제4도b))과;
상기 N형 튜브 이온 주입 후에, 산화 공정으로 상기 마스크 오픈된 부분을 막아주고, 고농도 P형 아이솔레이션 마스크를 형성한 후 아이솔레이션 확산으로 N형 튜브(16)와 P형 아이솔레이션층(14-1, 14-2)을 동시에 확산하는 공정(제4도c))과;
베이스 마스크를 만들고, 상기 N형 튜브 상부에 고농도 P형 이온을 주입하고, 다음에 확산을 실시하여 베이스층을 형성하는 공정(제4도d))과;
이미터 마스크를 만들고, 상기 베이스의 상부에 고농도 N형 이온을 주입하고, 다수의 팬아웃(19-1, 19-2, 19-3)영역을 형성하는 공정(제4도e))과;
콘택들(21)을 형성하여 금속을 증착하는 공정(제4도f))으로 이루어진다.
상기 구성에 의한 본 발명의 실시예에 따른 집적주입논리의 구조 및 그 제조 공정의 작용은 다음과 같다.
먼저 제3도에 도시된 바와 같이, 집적주입논리는, 저농도 P형 기판(11) 상부의 일부에 고농도 N형 이온을 주입하여 고농도 N형 매립층(12)을 형성하고, 상기 저농도 P형 기판(11)의 상부와 고농도 N형 매립층(12)의 상부를 에피택셜 성장시켜 저농도 N형 에피층(13)을 형성하며, 상기 고농도 N형 매립층(12)의 양단의 상부에 고농도 N형 이온을 주입하여 제1 및 제2 싱크층(15-1, 15-2)을 형성한다.
다음에 소자를 분리시키기 위하여, 표면으로부터 상기 저농도 N형 매립층이 수직으로 형성된 곳까지 고농도 P형 불순물을 주입하여 제1 및 제2 고농도 P형 아이솔레이션층(14-1, 14-2)을 형성하고, 상기 제1 및 제2 싱크층(15-1, 15-2) 내측에 형성된 에피층(13)의 상부에 N형 이온을 주입하여 N형 튜브층(16)을 형성한다.
상기 저농도 에피층 상부(13)에 고농도 P형 이온을 주입하여 제1 고농도 P형층(17-1)을 형성하고, 상기 N형 튜브층(16)의 상부에 수평으로 고농도 P형층(17-2, 17-3, 17-4) 및 저농도 P형층(18-1, 18-2, 18-3)의 분포를 각각 갖도록 다수의 P형층(17-2, 18-1, 17-3, 18-2, 17-4, 18-3)을 형성하고, 상기 제1, 제2, 제3 저농도 P형층(18-1, 18-2, 18-3)의 상부에 고농도 N형 이온을 주입하여 각각 제1, 제2, 제3 고농도 N형 베이스층(19-1, 19-2, 19-3)을 형성한다.
다음에, 표면에 형성된 산화막(20)을 식각하여, 상기 제1 싱크(15-1), 제1 고농도 P형층(17-1), 고농도 P형층(17-2), 제1, 제2, 제3 고농도 N형 베이스층(19-1, 19-2, 19-3)의 상부에 금속을 증착시키기 위해 다수의 콘택들(21)을 각각 형성한다.
여기에서, 상기 제1 싱크층(15-1)이 접지(GND), 제1 고농도 P형층(17-1)이 이미터인 인젝터(Injector), 고농도 P형층(17-2)은 입력단(Input), 제1, 제2, 제3 고농도 N형 베이스층(19-1, 19-2, 19-3)은 각각 제1, 제2, 제3 팬아웃(C1, C2, C3)이 된다.
집적주입논리의 제조 공정은, 제4도a)에 도시된 바와 같이, P형 기판(11)의 상부에 고농도 N형 이온을 주입하여 고농도 N형 매립층(12)을 형성하고, 그 상부를 에피택셜 성장시켜 저농도 N형 에피층(13)을 형성하며, 다음에 표면에 산화막(20)을 형성한 후에 상기 N형 매립층(12)의 양단의 상부에 고농도 N형 이온을 주입하여 싱크층(15-1, 5-2)을 형성한다. 즉, 정상적인 바이폴라 제조 방법과 동일하게 N형 매립층(12)을 형성하고, N형 에피층(13)을 성장시킨 후에 싱크 영역(15-1, 5-2)을 만들게 된다.
제4도b)에 도시된 바와 같이, 상기 두 싱크층(15-1, 15-2) 내측부 상부에 형성된 산화막(20)을 식각하여 마스크를 오픈하고, N형 튜브 형성을 위한 이온을 주입하고, 즉 정상적인 바이폴라 제조 방법과 동일하게 매립층을 형성하고, 에피층을 성장시킨 후에 싱크 영역을 만들며, 다음에 제4도c)에 도시된 바와 같이, 상기 N형 튜브 이온 주입 후에, 산화 공정으로 상기 마스크 오픈된 부분을 막아주고, 고농도 P형 아이솔레이션 마스크를 형성한 후 아이솔레이션 확산으로 N형 튜브(16)와 P형 아이솔레이션층(14-1, 14-2)을 동시에 확산시킨다.
제5도는 제4도c)의 N형 튜브(16)의 수평농도 분포를 도시하는 도면으로서, 도면의 오른쪽에서 왼쪽으로 수평거리에 따라 고농도 N형, 저농도 N형, 고농도 N형, 저농도 N형의 순서로 수평농도가 분포되어 있는 것을 도시하고 있다.
다음에 제4도d)에 도시된 바와 같이, 베이스 마스크를 만들고, 상기 N형 튜브(16) 상부에 고농도 P형 이온을 주입하고, 다음에 확산을 실시하여 베이스층을 형성한다.
즉, N형 튜브(16)에 이온을 주입한 후에, 산화막(20)으로 마스크 오픈된 부분을 막아주고, 아이솔레이션 확산으로 N형 튜브(16)와 아이솔레이션층(14-1, 14-2)이 동시에 확산시키게 된다.
제6도는 제4도d)의 N형 베이스층(19-1, 19-2, 19-3) 수평농도 분포를 도시하는 도면으로서, 저농도, 고농도, 저농도, 고농도의 순서로 수평농도가 분포하며, 상기 N형 튜브(16)와는 반대의 농도분포를 형성하는 것을 도시하고 있다. 또한 제7도는 제4도d)의 N형 튜브(16)와 N형 베이스층(19-1, 19-2, 19-3)의 수평농도 분포를 함께 도시하는 도면으로서, 빗금친 부분이 베이스의 고농도 영역을 도시하고 있다.
다음에 제4도e)에 도시된 바와 같이, 이미터 마스크를 만들고, 상기 베이스의 상부에 고농도 N형 이온을 주입하고, 다수의 팬아웃(19-1, 19-2, 19-3) 영역을 형성한다. 여기에서 고농도 P형 팬아웃 각 부분을 격리시키는 역할을 하며 제1 팬아웃(C1), 제2 팬아웃(C2), 제3 팬아웃(C3)이 거의 독립적으로 작용하게 하여, 전류 증폭 효율을 동등하게 할 수 있다.
다음에 제4도f)에 도시된 바와 같이, 콘택들(21)을 형성하여 금속을 증착하는 공정을 실시하게 되는데, 일반적인 바이폴라 후속 제조 공정을 따른다.
제8도는 집적주입논리의 레이아웃을 나타내는 수평 구조도로서, 각각의 N형 튜브(70)가 각각의 고농도 N형(50)을 감싸고 있는 형태이며, 또는 다른 N형 튜브(80)로서 다수의 고농도 N형 베이스층(50)을 한 번에 감싸고 있을 수도 있는 것을 도시하고 있다. 즉, N형 튜브를 형성하는 또 다른 방법을 함께 도시하고 있다.
결국 본 발명은 상기 집적주입논리를 만드는 방법 중에서 N형 에피층보다 높은 농도를 갖는 N형 튜브층을 이용하여 N형 베이스층의 농도를 조절하고, 고농도 P형층을 사용하여 베이스 농도를 조절하는 방법으로 팬아웃의 각 부분을 격리시키는 구조를 가지고 있으며, NPN 트랜지스터의 베이스층의 영역은 저농도 P형 농도 분포를 갖고, 팬아웃의 각 부분 사이는 고농도 P형 농도가 되는 구조를 N형 튜브로 조절이 가능한 구조를 가지게 된다.
본 발명의 효과는 집적주입논리에 있어서, 고농도 P형층은 팬아웃 각 부분을 격리시키는 역할을 하여, 제1, 제2, 제3 팬아웃이 거의 독립적으로 작용하게 하여, 각각의 전류증폭율의 효율을 동등하게 함으로써, 전체 소자의 특성을 향상시킨 집적주입논리의 구조 및 그 제조 공정을 제공할 수 있다.

Claims (6)

  1. 집적주입논리에 있어서, P형 기판(11)과; 상기 P형 기판(11) 상부의 일부에 N형 이온을 주입하여 형성하는 N형 매립층(12)과; 상기 P형 기판(11)의 상부와 N형 매립층(12)의 상부를 어피택셜 성장시켜 형성하는 N형 에피층(13)과; 상기 N형 매립층(12)의 양단의 상부에 N형 이온을 주입하여 형성하는 제1 및 제2 싱크층(15-1, 15-2)과; 소자를 분리시키기 위하여, 표면으로부터 상기 N형 매립층이 수직으로 형성된 곳까지 P형 불순물을 주입하여 형성한 제1 및 제2 P형 아이솔레이션층(14-1, 14-2)과; 상기 제1 및 제2 싱크층(15-1, 15-2) 내측에 형성된 에피층(13)의 상부에 N형 이온을 주입하여 형성하는 N형 튜브층(16)과; 상기 저농도 에피층 상부(13)에 P형 이온을 주입하여 형성하는 제1 P형층(17-1)과; 상기 N형 튜브층(16)의 상부에 수평으로 고농도 P형층(17-2, 17-3, 17-4) 및 저농도 P형층(18-1, 18-2, 18-3)의 분포를 각각 갖도록 형성하는 다수의 P형층(17-2, 18-1, 17-3, 18-2, 17-4, 18-3)과; 상기 제1, 제2, 제3 저농도 P형층(18-1, 18-2, 18-3)의 상부에 N형 이온을 주입하여 각각 형성하는 제1, 제2, 제3 N형 베이스층(19-1, 19-2, 19-3)과; 표면에 형성된 산화막(20)을 식각하여, 상기 제1 싱크(15-1), 제1 P형층(17-1), 고농도 P형층(17-2), 제1, 제2, 제3 N형 베이스층(19-1, 19-2, 19-3)의 상부에 금속을 증착시키기 위해 각각 형성하는 다수의 콘택들(21)을 포함하는 것을 특징으로 하는 집적주입논리의 구조.
  2. 청구항 1에 있어서, 상기 N형 튜브층(16)은, 상기 N형 에피층(13)보다 높은 농도를 가지고, 상기 N형 베이스층(19-2, 19-2, 19-3)의 농도를 조절하는 것을 특징으로 하는 집적주입논리의 구조.
  3. 청구항 1에 있어서, 상기 제1, 제2, 제3 N형 베이스층(19-1, 19-2, 19-3)은, 상기 고농도 P형층(17-2, 17-3, 17-4)에 의해 격리되는 것을 특징으로 하는 집적주입논리의 구조.
  4. 반도체 제조 공정에 있어서, P형 기판(11)의 상부에 N형 이온을 주입하여 N형 매립층(12)을 형성하고, 그 상부를 에피택셜 성장시켜 N형 에피층(13)을 형성하며, 다음에 표면에 산화막(20)을 형성한 후에 상기 N형 매립층(12)의 양단의 상부에 N형 이온을 주입하여 싱크층(15-1, 15-2)을 형성하는 공정과; 상기 두 싱크층(15-1, 15-2) 내측부 상부에 형성된 산화막(20)을 식각하여 마스크를 오픈하고, N형 튜브(16) 형성을 위한 이온을 주입하는 공정과; 상기 N형 튜브(16) 이온 주입 후에, 산화 공정으로 상기 마스크 오픈된 부분을 막아주고, P형 아이솔레이션 마스크를 형성한 후 아이솔레이션 확산으로 N형 튜브(16)와 P형 아이솔레이션층(14-1, 14-2)을 동시에 확산하는 공정과; 베이스 마스크를 만들고, 상기 N형 튜브 상부에 P형 이온을 주입하고, 다음에 확산을 실시하여 베이스층을 형성하는 공정과; 이미터 마스크를 만들고, 상기 베이스의 상부에 N형 이온을 주입하고, 다수의 팬아웃(19-1, 19-2, 19-3) 영역을 형성하는 공정과; 콘택들을 형성하여 금속을 증착하는 공정을 포함하는 것을 특징으로 하는 집적주입논리의 제조 공정.
  5. 청구항 4에 있어서, 상기 N형 튜브(16)는, 상기 N형 에피층(13)보다 높은 농도를 가지고, 상기 N형 베이스층(19-1, 19-2, 19-3)의 농도를 조절하는 것을 특징으로 하는 집적주입논리의 제조 공정.
  6. 청구항 4에 있어서, 상기 팬아웃(19-1, 19-2, 19-3)은, 상기 고농도 P형층(17-2, 17-3, 17-4)에 의해 격리되는 것을 특징으로 하는 집적주입논리의 제조 공정.
KR1019960058179A 1996-11-27 1996-11-27 집적주입논리의 구조 및 그 제조 공정 Expired - Fee Related KR100200367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058179A KR100200367B1 (ko) 1996-11-27 1996-11-27 집적주입논리의 구조 및 그 제조 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058179A KR100200367B1 (ko) 1996-11-27 1996-11-27 집적주입논리의 구조 및 그 제조 공정

Publications (2)

Publication Number Publication Date
KR19980039187A KR19980039187A (ko) 1998-08-17
KR100200367B1 true KR100200367B1 (ko) 1999-06-15

Family

ID=19483857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058179A Expired - Fee Related KR100200367B1 (ko) 1996-11-27 1996-11-27 집적주입논리의 구조 및 그 제조 공정

Country Status (1)

Country Link
KR (1) KR100200367B1 (ko)

Also Published As

Publication number Publication date
KR19980039187A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
EP0093304A1 (en) Semiconductor IC and method of making the same
US5262345A (en) Complimentary bipolar/CMOS fabrication method
US4939099A (en) Process for fabricating isolated vertical bipolar and JFET transistors
US4940671A (en) High voltage complementary NPN/PNP process
US4210925A (en) I2 L Integrated circuit and process of fabrication
JPH06151723A (ja) モノリシック半導体素子のバイポーラトランジスタ構造、及び前記モノリシック半導体素子の製造方法
US6033947A (en) Driving circuit for electronic semiconductor devices including at least a power transistor
US5702959A (en) Method for making an isolated vertical transistor
US4255209A (en) Process of fabricating an improved I2 L integrated circuit utilizing diffusion and epitaxial deposition
DE68906095T2 (de) Vertikaler Bipolartransistor.
JPH0388362A (ja) 高出力用集積回路のための半導体構造
US4969823A (en) Integrated circuit with complementary junction-isolated bipolar transistors and method of making same
US5837553A (en) Method of making high voltage, junction isolation semiconductor device having dual conductivity type buried regions
EP0792514B1 (en) Method of making an integrated circuit with complementary isolated bipolar transitors
EP0348626B1 (en) Process for fabricating isolated vertical bipolar and JFET transistors and corresponding IC
KR19980039187A (ko) 집적주입논리의 구조 및 그 제조 공정
EP0347550A2 (en) Process for fabricating isolated vertical and super beta bipolar transistors
JPH06216142A (ja) 改良形バイポーラトランジスタ
JPH03227054A (ja) Ｃｍｏｓプロセスとコンパチブルな相補型バイポーラ・トランジスタ
US5759902A (en) Method of making an integrated circuit with complementary junction-isolated bipolar transistors
JPH03222357A (ja) 半導体装置及びその製造方法
KR900008817B1 (ko) 바이폴라 반도체 장치의 제조방법
KR0169361B1 (ko) 집적 주입 논리의 제조 방법
KR100368612B1 (ko) 수직형 트랜지스터의 제조방법
KR0146204B1 (ko) 반도체 장치의 소자 분리 영역 및 그 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20120227

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140311

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140311

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000