KR100200053B1 - Exchange duplexing controlling method - Google Patents
Exchange duplexing controlling method Download PDFInfo
- Publication number
- KR100200053B1 KR100200053B1 KR1019960009523A KR19960009523A KR100200053B1 KR 100200053 B1 KR100200053 B1 KR 100200053B1 KR 1019960009523 A KR1019960009523 A KR 1019960009523A KR 19960009523 A KR19960009523 A KR 19960009523A KR 100200053 B1 KR100200053 B1 KR 100200053B1
- Authority
- KR
- South Korea
- Prior art keywords
- state
- failure
- signal
- central processing
- fault
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54575—Software application
- H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
- Exchange Systems With Centralized Control (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Hardware Redundancy (AREA)
Abstract
본 발명은 이동 통신 교환기에서 이중화를 제어하는 장치 및 방법에 관한 것으로, 하드웨어 로직(이중화 제어부)에서 하드웨어적으로 장애처리 및 이중화를 제어하고, 발생한 장애에 대한 소스와 장애 처리 및 이중화 제어한 상태에 대한 데이터를 중앙처리장치로 알려주면, 중앙처리장치에서는 발생한 장애에 대한 처리 상태 및 이중화 제어된 상태를 인식하여 상태 관리만을 함으로써 효율적인 이중화 제어가 이루어진다.The present invention relates to an apparatus and a method for controlling redundancy in a mobile communication exchange. The present invention relates to a hardware logic (redundancy control unit) for controlling failure processing and redundancy in hardware, and to a source and failure processing and duplication control for a generated failure. When the data is notified to the central processing unit, the central processing unit recognizes the processing state and the duplicated controlled state of the failure, and only the state management is performed, so that the efficient redundancy control is achieved.
Description
제1도는 본 발명 이동 통신 교환기에서이 이중화 제어장치를 나타낸 블록도이며,1 is a block diagram showing this redundancy control device in the present invention mobile communication exchange,
제2a도는 장애 인터럽트 미발생시의 이중화 제어를 위한 제어흐름도이며,2a is a control flowchart for redundancy control when a failure interrupt occurs.
제2b도는 장애 인터럽트 발생시의 이중화 제어를 위한 제어흐름도이다.2b is a control flowchart for redundancy control when a fault interrupt occurs.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 중앙처리장치 2 : 장애 상태 유지부1: Central processing unit 2: Failure state maintaining unit
3 : 중앙처리장치 제어부 4 : 장애상태 해제부3: central processing unit control unit 4: failure state release unit
5 : 제어부 6 : 중앙처리장치 정합부5 control unit 6 central processing unit matching unit
7, 8 : 버퍼 9 : 이중화 제어부7, 8: buffer 9: redundant control unit
본 발명은 이동 통신 교환기에서의 이중화 제어장치 및 방법에 관한 것으로, 이중으로 구현된 링크 또는 버스 형태의 정합 구조에서 장애 발생으로 인한 시스템 에러시 이를 자체적으로 조치한 후 이중화(스탠바이 상태, 액티브 상태)를 하드웨어와 소프트웨어로 제어하는 이동 통신 교환기에서의 이중화 제어장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for controlling redundancy in a mobile communication exchange. The present invention provides a redundancy (standby state, active state) after self-measurement of a system error caused by a failure in a dual structure of a link or bus type matching structure. The present invention relates to a redundancy control device and method in a mobile communication exchange for controlling the hardware and software.
종래 사용되던 이중화 제어 방법은 이중으로 구현된 링크 또는 버스 형태의 정합 구조에서 장애가 발생했을 때, 이를 중앙처리장치로 알려주면 중앙처리장치에서 이를 인식하여 발생된 장애에 대한 조치를 취하고 이중화를 제어하였으나 상기와 같은 방법은 장애 발생시 즉각적인 조치가 이루어지지 않고, 중앙처리장치에서 오동작을 하게 되는 경우 더 큰 문제가 발생되기도 한다.In the conventional redundant control method, when a failure occurs in a dual structure of a link or bus type, the central processing unit is notified, and the central processing unit recognizes it and takes action on the failure and controls the redundancy. Such a method does not take immediate action when a failure occurs, and if a malfunction occurs in the central processing unit, a larger problem may occur.
본 발명은 상기와 같은 문제를 해결하고자 하는 것으로, 링크 또는 버스에서 장애가 발생되면 먼저 하드웨어 로직에서 하드웨어적으로 장애를 처리하고 이중화 제어를 수행하도록 한후 발생한 장애에 대한 소스와 장애 처리 및 이중화 제어에 대한 데이터를 중앙처리장치로 알려주면, 중앙처리장치에서는 발생한 장애에 대한 처리 상태 및 이중화 제어된 상태를 인식하여 상태 관을 하도록 하여 시스템의 효율을 증진 시키도록 함을 목적으로 한 이동 통신 교환기에서의 이중화 제어장치 및 방법을 제공하는데 있다.The present invention is to solve the above problems, when a failure occurs in the link or bus, the hardware logic to handle the failure first in the hardware logic and to perform the redundancy control and then to the source and the failure processing and redundancy control for the failure When the data is notified to the central processing unit, the central processing unit recognizes the processing status and duplication-controlled status of the fault that occurred, and makes the state management to increase the efficiency of the system. To provide a control apparatus and method.
상기와 같은 목적을 달성하기 위한 본 발명 이동 통신 교환기에서의 이중화 제어장치는 발생된 장애에 대한 장애 처리 및 하드웨어적으로 이중화를 제어하는 이중화 제어부와; 장애 소스에 대한 데이터를 입력받아 중앙처리장치로 전송하는 2개의 외부 버퍼와; 발생된 장애에 대한 장애처리 및 소프트웨어적으로 이중화를 제어하는 중앙처리장치로 구성됨을 특징으로 한다.In order to achieve the above object, a redundancy control device in a mobile communication switch according to the present invention includes: a redundancy control unit for controlling redundancy and hardware redundancy for a generated failure; Two external buffers for receiving data on the fault source and transmitting the data to the central processing unit; It is characterized in that it consists of a central processing unit that controls the failure and the redundancy in software for the generated failure.
그리고 상기 이중화 제어부는, 장애발생 여부를 감시하고, 장애발생시 장애발생 소스를 중앙처리장치에서 읽어갈 때 까지 그대로 유지시켜 주는 장애상태 유지부와: 상기 중앙처리장치에서 장애발생을 인식한 후 이를 제어하기 위해 발생하는 신호를 유지하는 중앙처리장치 제어부와; 상기 중앙처리장치에서 발생된 장애를 인식하면 장애감시회로(도시되지 않음)에 리셋 신호를 인가하여 장애 소스를 클리어시키는 장애상태 해제부와; 하드웨어와 중앙처리장치로부터 전송되는 이중화 제어신호에 의해 이중화 선택신호를 발생하는 제어부와; 상기 버퍼에서 입력되는 데이터를 중앙처리장치로 전송하는 중앙처리장치 정합부로 구성됨을 특징으로 한다.The redundancy control unit monitors whether or not a failure occurs and maintains the failure state as it is until the central processing unit reads the failure source: and recognizes the failure in the central processing unit and then controls it. A central processing unit control unit for holding a signal generated to A failure state canceling unit for clearing a failure source by applying a reset signal to a failure monitoring circuit (not shown) when recognizing a failure occurring in the central processing unit; A control unit for generating a redundancy selection signal by the redundancy control signal transmitted from the hardware and the central processing unit; And a central processing unit matching unit for transmitting the data input from the buffer to the central processing unit.
이하 도면을 참조하여 상세히 설명하면 아래와 같다.When described in detail with reference to the drawings as follows.
제1도는 본 발명 이동 통신 교환기에서의 이중화 제어장치를 나타낸 도면으로서 이중화 제어부(9)는 발생된 장애에 대한 장애 처리 및 이중화 제어를 하드웨어적으로 수행하며 중앙처리장치(1)와 버퍼(7,8)에 연결되고, 버퍼(7, 8)는 장애소스에 대한 데이터를 입력받아 중앙처리장치(1)로 전송하며, 상기 중앙처리장치(1)는 발생된 장애에 대한 장애 처리 및 이중화 제어를 소프트웨어적으로 수행하게 된다.1 is a diagram illustrating a redundancy control device in a mobile communication switch according to the present invention, wherein the redundancy control unit 9 performs hardware failure processing and redundancy control for a generated failure, and includes a central processing unit 1 and a buffer 7. 8), the buffers 7 and 8 receive data on the failure source and transmit the data to the central processing unit 1, and the central processing unit 1 performs failure processing and redundancy control for the generated failure. This is done in software.
상기 이중화 제어부(9)에서 장애상태 제어부(2)는 장애감시회로(도시되지 않음)와 접속되어 장애 발생 여부를 감시하고, 장애 발생시 장애 발생 소스를 중앙처리장치(1)에서 읽어갈 때 까지 그대로 유지시킨다. 상기 중앙처리장치 제어부(3)는 상기 중앙처리장치(1)와 제어부(5)에 접속되어 상기 중앙처리장치(1)에서 장애발생을 인식한 후 이를 제어하기 위해 발생하는 신호를 유지한다.In the redundancy control unit 9, the fault state control unit 2 is connected to a fault monitoring circuit (not shown) to monitor whether or not a fault occurs, and remains unchanged until a failure source is read by the central processing unit 1 when a fault occurs. Keep it. The CPU 3 is connected to the CPU 1 and the controller 5 to recognize a failure in the CPU 1 and maintains a signal generated to control the failure.
상기 장애상태 해제부(4)는 상기 장애상태 유지부(2)와 접속되어 상기 중앙처리장치(1)에서 장애신호를 인식하면 장애감시회로(도시되지 않음)에 리셋 신호를 인가하여 장애 소스를 클리어시킨다. 상기 제어부(5)는 상기 중앙처리장치 제어부(3)와 접속되어 하드웨어와 중앙처리장치에서 전송되는 이중화 제어신호에 의해 이중화 선택신호를 발생하며, 상기 중앙처리장치 정합부(6)는 상기 중앙처리장치(1)와 제어부(5) 및 버퍼(7,8)와 접속되어 상기 버퍼(7,8)에서 입력되는 데이터를 중앙처리장치(1)로 전송하게 된다.The fault state canceling unit 4 is connected to the fault state maintaining unit 2 and recognizes a fault signal in the CPU 1 to apply a reset signal to a fault monitoring circuit (not shown) to provide a fault source. Clear it. The control unit 5 is connected to the central processing unit control unit 3 to generate a redundancy selection signal by the redundancy control signal transmitted from the hardware and the central processing unit, and the central processing unit matching unit 6 generates the central processing unit. The device 1 is connected to the control unit 5 and the buffers 7 and 8 to transmit data input from the buffers 7 and 8 to the central processing unit 1.
상기 구성의 동작을 상세히 설명하면 아래와 같다.The operation of the configuration will be described in detail below.
장애 발생시 장애 감시 회로에서 이를 감지하여 장애 상태 유지부(2)로 링크 장애(Link Fault : 이하 LINKF라 칭한다) 신호를 입력하면, 장애 상태 유지부(2)에서는 중앙처리장치(1)로 장애 인터럽트 신호(Fault Interrupt : 이하 FINT라 칭한다)를 전송한다. 그러고 제어부(5)에서는 장애 처리 및 이중화를 제어하기 전 단계의 셀렉트 신호(PSEL)를 중앙처리장치 정합부(6)로 전송한다. 그러면 상기 중앙처리장치(1)에서는 장애 발새 소스를 인식하기 위해 리드 신호(FRD)를 장애 상태 유지부(2)와 중앙처리장치 정합부(6)로 전송한다. 한편, 장애상태 유지부(2)에서는 상기 중앙처리장치(1)로부터 리드 신호(FRD)가 입력될때 리드 신호(FRD)의 라이징 에지 부분에서 제어부(5)와 장애 상태 해제부(4)로 하드웨어 장애 신호(Hardware Fault : 이하 HWF라 칭한다)를 전송한다. 이때 상기 제어부(5)에서는 상기 중앙처리장치(5)로부터 소프트웨어 변환 신호(Software Change : 이하 SWCHG라 칭한다)가 인가되면, 발생된 장애에 대해 하드웨어적으로 조치를 취하고, 이중화 제어를 수행한다. 그런다음 장애 처리 및 이중화의 제어상태를 셀렉트 신호(SEL)를 이용하여 2개의 외부 버퍼(7,8)와 중앙처리장치 정합부(6)로 전송한다. 그러면 중앙처리장치 정합부(6)에서는 상기 중앙처리장치(1)에서 전송되는 리드 신호(FRD, SELRD, PSELRD)에따라 2개의 외부 버퍼(7, 8)를 인에이블 하고, 2개의 외부 버퍼(7, 8)에서 장애 소스에 대한 데이터를 입력받아 중앙처리장치 정합부(6)로 출력한다. 상기 중앙처리장치 정합부(6)에서는 중앙처리장치(1)에서 인가되는 3개의 리드 신호(FRD, SELRD, PSELRD)에 대한 데이타(D[0...n] : SEL, PSEL을 포함하고 있는 데이터)를 중앙처리장치(1)로 전송한다. 상기 장애상태 해제부(4)에서는 장애 상태 유지부(2)로부터 인가되는 HWF에 따라 장애감시 회로(도시되지 않음)에 리셋 신호(LINKRST[1..n])를 인가하여 장애 소스에 대한 데이터를 클리어 신킨 후 또 다른 장애 발생에 대한 감시를 수행토록 한다. 상기 중앙처리장치(1)에서는 상기 중앙처리장치 정합부(6)로부터 전송되는 데이터에 따라 장애 처리 및 이중화 제어된 상태를 인식하고, 장애 처리 알고리즘에 의해 제어해야 할 상태인가를 비교하여, 상태 관리 제어 신호(FRD, WR)를 장애 상태 유지부(2)와 중앙처리장치 정합부(6) 및 중앙처리장치 제어부(3)로 전송한다. 이때 중앙처리장치(1)에서 출력되는 신호가 WR이면(장애 처리 알고리즘에 의해 제어해야 할 상태와 상기의 장애 처리 및 이중화 제어된 상태가 상이하면), 중앙처리장치 제어부(3)에서는 중앙처리장치(1)에서 전송되는 상태 관리 제어 신호(WR)에 따라 이중화 제어 신호를 제어부(5)로 전송한다. 상기 제어부(5)에서는 중앙처리장치 제어부(3)에서 인가되는 제어 신호에 따라 발생된 장애에 대해 다시 장애 처리 및 이중화 제어를 수행한다. 한편 상기 중아처리장치(1)에서 출력되는 신호가 FRD이면(장애 처리 알고리즘에 의해 제어해야 할 상태와 상기의 장애 처리 및 이중화 제어된 상태가 동일하면) 장애에 대한 상태 관리만이 이루어진다.When a fault is detected, the fault monitoring circuit detects this and inputs a link fault signal to the fault state maintaining unit 2 (hereinafter referred to as LINKF), and the fault state maintaining unit 2 interrupts the fault to the central processing unit 1. Transmit a signal (Fault Interrupt: hereinafter called FINT). Then, the controller 5 transmits the select signal PSEL of the step before controlling the failure processing and redundancy to the CPU matching unit 6. Then, the central processing unit 1 transmits the read signal FRD to the failure state maintaining unit 2 and the central processing unit matching unit 6 in order to recognize the source of the failure. Meanwhile, in the fault state maintaining unit 2, when the read signal FRD is input from the central processing unit 1, the controller 5 and the fault state release unit 4 are provided at the rising edge of the read signal FRD. It transmits a fault signal (Hardware Fault: hereinafter referred to as HWF). At this time, if the software change signal (Software Change: SWCHG hereinafter) is applied from the CPU 5, the control unit 5 takes hardware measures for the failure and performs redundancy control. Then, the control state of the failure processing and redundancy is transmitted to the two external buffers 7 and 8 and the CPU matching unit 6 using the select signal SEL. Then, the CPU matching unit 6 enables the two external buffers 7 and 8 according to the read signals FRD, SELRD, and PSELRD transmitted from the CPU 1, and the two external buffers ( 7, 8) receives the data on the failure source and outputs to the central processing unit matching unit (6). The CPU matching unit 6 includes data D [0 ... n]: SEL and PSEL for three read signals FRD, SELRD, and PSELRD applied from the CPU 1. Data) to the central processing unit 1. The fault state canceling unit 4 applies a reset signal LINKRST [1..n] to a fault monitoring circuit (not shown) in accordance with the HWF applied from the fault state maintaining unit 2, thereby providing data on the fault source. After clearing the system, monitor for the occurrence of another failure. The central processing unit 1 recognizes a state of failure processing and redundancy control according to data transmitted from the central processing unit matching unit 6, compares whether the state should be controlled by a failure processing algorithm, and manages state. The control signals FRD and WR are transmitted to the fault state maintaining unit 2, the central processing unit matching unit 6, and the central processing unit control unit 3. At this time, if the signal output from the central processing unit 1 is WR (when the state to be controlled by the failure processing algorithm is different from the above-described failure processing and duplex controlled state), the central processing unit controller 3 controls the central processing unit. The redundancy control signal is transmitted to the control unit 5 in accordance with the state management control signal WR transmitted in (1). The control unit 5 performs failure processing and redundancy control on the failure generated according to the control signal applied from the central processing unit control unit 3. On the other hand, if the signal output from the central processing unit 1 is FRD (if the state to be controlled by the failure processing algorithm is the same as the above-described failure processing and duplex controlled state), only state management for the failure is performed.
표 1과 표 2는 상기 중앙처리장치(1)가 중앙처리장치 정합부(6)로부터 입력받은 신호에 따라 중앙처리장치 제어부(3)와 중앙처리장치 정합부(5) 및 장애 상태 유리부(2)로 출력하는 제어 신호를 나타내고 있다.Tables 1 and 2 show that the central processing unit 1, the central processing unit matching unit 5, and the failure state glass unit according to the signal received from the central processing unit matching unit 6 are received. The control signal output to 2) is shown.
표1. 장애 인터럽트 미발생시 장애 처리 제어 신호Table 1. Fault handling control signal when no fault interrupt occurs
상기에서 SEL과 PSEL의 상태는 장애 인터럽트 신호 미발생시 운용자(중앙처리장치)가 SELRD 신호와 PSELRD 신호를 중앙처리장치 정합부(6)로 전송하고, 상기에 대하여 중앙처리장치 정합부(6)에서 전송하는 PSEL과 SEL 신호의 상태이며, CPU 제어는 PSEL과 SEL 신호의 상태에 따라 중앙처리장치(1)에서 중앙처리장치 제어부(3)로 전송하는 라이트 신호를 나타내고 있다.In the above state of the SEL and PSEL, when the fault interrupt signal is not generated, the operator (central processing unit) transmits the SELRD signal and the PSELRD signal to the central processing unit matching unit 6, and the central processing unit matching unit 6 The state of the PSEL and SEL signal to be transmitted, and the CPU control shows the write signal transmitted from the central processing unit 1 to the central processing unit control unit 3 according to the state of the PSEL and SEL signal.
상기에서 라이트 신호의 상태에 따라 제어부(5)로 전송되는 이중화 제어 신호(SWCHG)의 상태가 결정되고, 상기 이중화 제어 신호(SWCHG)의 상태에 따라 제어부(5)에서 이중화 제어를 하게 된다.The state of the redundancy control signal SWCHG transmitted to the control unit 5 is determined according to the state of the write signal, and the control unit 5 performs redundancy control according to the state of the redundancy control signal SWCHG.
표2. 장애 인터럽트 발생 후 장애 처리 제어 신호Table 2. Fault handling control signal after fault interrupt
상기 표 2의 SEL과 PSEL의 상태는 표1에서와 동일한 방법으로 알아내며, 표2에서의 CUP 조치는 중앙처리장치(1)에서 장애 상태 유지부(2)와 중앙처리장치 정합부(6) 및 중앙처리장치 제어부(3)로 전송하는 신호의 상태를 나타낸다.The states of SEL and PSEL of Table 2 are determined in the same manner as in Table 1, and the CUP measures in Table 2 are performed in the central processing unit 1, the fault state maintaining unit 2 and the central processing unit matching unit 6 And a state of a signal to be transmitted to the central processing unit controller 3.
상기에서 중앙처리장치(1)에서는 장애 인터럽트 신호 발생시 발생전과 발생후의 SEL의 상태를 비교하여, 상이하면 장애 처리 및 이중화 제어가 수행된 것으로 인식하고, 장애 상태 유지부(2)와 중앙처리장치 정합부(6)로 상태 관리 신호를 전송하며, 동일하면 중앙처리장치 제어부(3)로 라이트 신호를 전송하여 장애 처리 및 이중화 제어를 수행하게 한다.In the above, the central processing unit 1 compares the state of the SEL before and after the occurrence of the occurrence of the fault interrupt signal, and if it is different, recognizes that the fault processing and redundancy control has been performed, and matches the state maintaining unit 2 with the CPU. The state management signal is transmitted to the unit 6, and if it is the same, a write signal is transmitted to the central processing unit control unit 3 to perform fault processing and redundancy control.
상기와 같은 동작을 제어흐름도를 이용하여 설명하면 다음과 같은데 도 2a는 장애 인터럽트가 발생하지 않았을때의 이중화 제어를 나타낸 도면으로 제어부(5)에서 중앙처리장치 정합부(6)로 인가되는 SEL신호와 PSEL신호의 상태가 하이 이면 해당하는 링크에 0을 라이트 하고, SEL 신호는 하이인 반면 PSEL신호가 로우일때는 해당하는 링크에 1을 라이트 한다.The above operation will be described using the control flow chart as follows. FIG. 2A is a diagram illustrating redundancy control when a failure interrupt has not occurred. The SEL signal applied from the control unit 5 to the CPU matching unit 6 is described. If the PSEL signal is high, it writes 0 to the corresponding link. If the SEL signal is high, it writes 1 to the corresponding link when the PSEL signal is low.
한편, SEL신호 상태는 로우이고 PSEL신호 상태가 하이일때는 해당하는 링크에 1을 라이트 하고 SEL신호 상태가 로우이고 PSEL신호 상태도 로우일때는 해당하는 링크에 0을 라이트 하여 이중화를 제어하게 된다.On the other hand, when the SEL signal state is low and the PSEL signal state is high, 1 is written to the corresponding link. When the SEL signal state is low and the PSEL signal state is low, 0 is written to the corresponding link to control redundancy.
제2b도는 장애 인터럽트 발생했을때의 이중화 제어를 나타낸 도면으로 장애 인터럽트가 발생하기 전의 SEL신호 상태가 하이인가를 판단하고 판단결과 상태가 하이이면 장애 인터럽트 발생 후의 SEL신호 상태가 하이인가를 판단하게 된다. 상기 판단결과 상태가 하이이면 장애 인터럽트 발생 후의 PSEL신호 상태가 하이인가를 판단하게 되며, 상기 판단결과 상태가 하이 이면 해당 링크에 0을 라이트 하게 된다.2B is a diagram illustrating redundancy control when a fault interrupt occurs. It is determined whether the SEL signal state before the fault interrupt occurs is high. . If the determination result is high, it is determined whether the PSEL signal state after the failure interrupt is high. If the determination result is high, 0 is written to the corresponding link.
상기 판단결과 장애 인터럽트 발생 후의 PSEL신호 상태가 로우이면 해당 링크에 1을 라이트 하게 되고, 상기 판단결과 장애 인터럽트 발생 후의 SEL신호 상태가 로우이면 장애 인터럽트 발생 후의 PSEL신호 상태에 상관없이 해당 링크에 FRD만을 발생하게 된다.If the PSEL signal state after the fault interrupt occurs is low as a result of the determination, if the SEL signal state after the fault interrupt occurs is low, only the FRD is connected to the link regardless of the PSEL signal state after the fault interrupt occurs. Will occur.
상기 판단결과 장애 인터럽트 발생전 SEL신호 상태가 로우이면 장애 인터럽트 발생 후의 SEL신호 상태가 하이인가를 판단하며, 상기 판단결과 상태가 하이 이면 장애 인터럽트 발생 후의 PSEL신호 상태에 상관없이 해당 링크에 FRD만을 발생한다.If the determination result indicates that the SEL signal state before the failure interrupt is low, it is determined whether the SEL signal state after the failure interrupt is high. If the determination result is high, only FRD is generated on the link regardless of the PSEL signal state after the failure interrupt. do.
상기 판단결과 장애 인터럽트 발생 후의 SEL신호 상태가 로우이면 장애 인터럽트 발생 후의 PSEL신호 상태가 하이인가를 판단하여 하이 이면 해당 링크에 1을 라이트 하고, 상기 PSEL신호 상태가 하이가 아닐 경우는 로우로 판단하여 해당 링크에 0을 라이트 하게 된다.If the SEL signal state after the fault interrupt occurs is determined as the result of the determination, it is determined whether the PSEL signal state after the fault interrupt occurs is high, and if it is high, 1 is written to the corresponding link. It will write 0 to the link.
이상에서 살펴본 바와 같이 본 발명 이동 통신 교환기에서의 이중화 제어장치 및 방법은, 이중으로 구현된 링크 또는 버스 형태의 정합 구조에서 장애가 발생했을 때, 하드웨어 로직에서 하드웨어적으로 장애에 대해 조치를 취하고 이중화를 제어한 후 이에대한 데이터를 중앙처리장치로 전송하면 상기 중앙처리장치에서는 상기 하드웨어 로직으로부터 전송된 데이터와 저장되어 있는 데이터를 비교하여 다시 한 번 장애를 처리하거나 이중화를 제어하게 되므로써 시스템의 효율을 증진 시킬 수 있는 것이다.As described above, in the mobile communication switch according to the present invention, when a failure occurs in a link or bus type matching structure, the hardware logic takes measures for hardware failure and performs redundancy. After controlling and transmitting the data to the central processing unit, the central processing unit compares the data transmitted from the hardware logic with the stored data, and handles the fault again or controls redundancy, thereby improving the efficiency of the system. It can be done.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009523A KR100200053B1 (en) | 1996-03-30 | 1996-03-30 | Exchange duplexing controlling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009523A KR100200053B1 (en) | 1996-03-30 | 1996-03-30 | Exchange duplexing controlling method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970068419A KR970068419A (en) | 1997-10-13 |
KR100200053B1 true KR100200053B1 (en) | 1999-06-15 |
Family
ID=19454662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960009523A KR100200053B1 (en) | 1996-03-30 | 1996-03-30 | Exchange duplexing controlling method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100200053B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020044030A (en) * | 2000-12-05 | 2002-06-14 | 김충한 | Plant growing method using computer and product using same. |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100315710B1 (en) * | 1999-06-18 | 2001-12-12 | 윤종용 | Duplication controlling circuit of duplicated processor unit |
-
1996
- 1996-03-30 KR KR1019960009523A patent/KR100200053B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020044030A (en) * | 2000-12-05 | 2002-06-14 | 김충한 | Plant growing method using computer and product using same. |
Also Published As
Publication number | Publication date |
---|---|
KR970068419A (en) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567514B2 (en) | RAID apparatus, and communication-connection monitoring method and program | |
US6389554B1 (en) | Concurrent write duplex device | |
KR100200053B1 (en) | Exchange duplexing controlling method | |
US7137029B2 (en) | Information processor | |
KR20000033935A (en) | Method for overcoming ethernet communication fault in duplicated switching system | |
KR100260895B1 (en) | Method for high speed duplexing in asnchronous transfer mode local area network system | |
JP2693627B2 (en) | Redundant system of programmable controller | |
JP2826774B2 (en) | Data transfer device | |
JPH0324634A (en) | Double system device | |
KR100270719B1 (en) | Apparatus and method for management of atm interface | |
KR100377931B1 (en) | Control apparatus and method of duplex system | |
KR19980027025A (en) | Processor Redundancy Unit of CDMA Digital Mobile Communication System | |
KR970004888B1 (en) | Method for controlling double scsi adapter at a time in full electronic switching system | |
JPH06175868A (en) | Duplex computer fault monitoring method | |
KR100439149B1 (en) | Dual Architecture And Method For System Board Of System Over Compact PCI Bus | |
JPH07253856A (en) | Diskless duplicate controller | |
JPH11215233A (en) | System changeover device, system changeover method and communication equipment | |
JP3063435B2 (en) | Instantaneous interruption redundant switching method | |
KR930011203B1 (en) | Dual processor system | |
JPH02277142A (en) | Duplex computer system | |
JP3107182B2 (en) | Redundant storage device | |
KR20000032942A (en) | Data mirroring apparatus between dual processor boards | |
JPH1091203A (en) | Process controller and its communication method | |
JPS63187743A (en) | Line switching equipment | |
JP2000222295A (en) | Data transfer control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070307 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |