KR100199292B1 - 반도체 칩 패키지 몰딩 장치 - Google Patents

반도체 칩 패키지 몰딩 장치 Download PDF

Info

Publication number
KR100199292B1
KR100199292B1 KR1019960053475A KR19960053475A KR100199292B1 KR 100199292 B1 KR100199292 B1 KR 100199292B1 KR 1019960053475 A KR1019960053475 A KR 1019960053475A KR 19960053475 A KR19960053475 A KR 19960053475A KR 100199292 B1 KR100199292 B1 KR 100199292B1
Authority
KR
South Korea
Prior art keywords
mold
semiconductor chip
chip package
runner
molding apparatus
Prior art date
Application number
KR1019960053475A
Other languages
English (en)
Other versions
KR19980035198A (ko
Inventor
이정삼
장환영
이상원
김태혁
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960053475A priority Critical patent/KR100199292B1/ko
Publication of KR19980035198A publication Critical patent/KR19980035198A/ko
Application granted granted Critical
Publication of KR100199292B1 publication Critical patent/KR100199292B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

상부 캐비티가 형성되어 있는 상부 금형; 하부 캐비티가 형성되어 있는 하부 금형; 상기 상부 금형과 하부 금형중 적어도 어느 하나에 형성되어 있는 홈의 형태의 러너; 및 상기 러너가 형성되어 있는 금형에 형성되어 있으며 상기 러너의 저면보다 돌출되어 있는 게이트; 를 갖는 반도체 칩 패키지의 몰딩 장치에 있어서, 상기 러너와 대향하는 금형에 삽입홈이 형성되어 있으며, 상기 삽입홈에 상기 금형보다 기계적 강도가 큰 피이스가 결합되어 있는 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치를 제공함으로써, 몰딩 금형에서 에폭시 수지 봉지재의 흐름으로 인하여 발생되는 마모를 방지할 수 있을뿐만 아니라 마모가 발생되었더라도 간단한 교체 작업을 통하여 마모된 부분을 쉽게 교체할 수 있도록 하여 반도체 칩 패키지 몰딩 장치의 편리성 및 경제성을 향상시키는 효과가 있다.

Description

반도체 칩 패키지 몰딩 장치
본 발명은 반도체 칩 패키지 몰딩(molding) 장치에 관한 것으로, 더욱 상세하게는 금형의 마모를 방지하여 수명을 연장시킨 트랜스퍼 몰딩(transfer molding)법을 이용한 반도체 칩 패키지 몰딩 장치에 관한 것이다.
최근 반도체 장치의 고집적화, 메모리 용량의 증가, 소비전력과 신호 처리 속도의 증가 및 고밀도 실장의 요구 등의 추세에 따라 반도체 칩 패키지의 중요성이 더욱 증대되고 있다. 반도체 장치의 고집적화 및 메모리 용량의 증가로 입출력 단자의 수가 증가되어 반도체 칩 패키지의 리드 수가 많아지므로 리드의 설계가 어려워지고 있다. 또한 반도체 장치의 소형화에 따라 반도체 칩 패키지의 형태도 변화되어 실장밀도가 향상된 박형 패키지의 개발이 가속화되고 있다. 이러한 추세에 있어서 반도체 칩을 보호하기 위한 몰딩 공정의 중요성은 더욱 증대되고 있다. 따라서 성형 공정에 사용되는 봉지재는 내열성, 높은 기계적 강도, 몰딩 공정시 금형을 마모시키지 않는 적당한 경도, 양호한 열전도도 및 반도체 칩과의 적은 열팽창 계수차 등의 특성이 요구되어 진다.
반도체 조립 공정 중 와이어 본딩(wire bonding)이 완료된 자재에 외부환경으로부터 반도체 칩을 보호하기 위해 에폭시 수지 봉지재와 같은 재료를 이용하여 패키지 몸체를 형성시키는 공정을 몰딩 공정이라 한다. 에폭시 수지 봉지재는 기본적으로 에폭시 수지가 약 17~19%, 경화제 약 8~10%, 충전제(silica;SiO2) 약 70~75%, 그리고 기타 첨가물 수 %정도의 성분으로 이루어진다.
현재 패키지 몸체를 형성시키는 몰딩 공정은 경제성 및 양산성이 뛰어나고 내흡수성 등이 우수한 에폭시 성형 수지를 이용한 트랜스퍼 몰딩(transfer molding)방법이 널리 사용되고 있다. 에폭시 수지 봉지재는 보통 반응이 일어나기 전에는 고체 상태로 되어 있다. 고체 상태로 되어 있는 에폭시 수지 봉지재는 몰딩 금형내로 직접 주입될 수 없기 때문에 이것을 예열기에서 예열시켜 일정한 점도(gel)상태를 가지게 한 후 몰딩 공정의 몰딩 금형 내로 주입하게 된다.
도 1은 종래 기술에 따른 반도체 칩 패키지 몰딩 장치를 나타낸 개략적인 단면도이고, 도 2는 도 1의 A부분을 나타낸 확대도이다.
도 1과 도 2를 참조하면, 몰딩 장치는 상부 금형(200)과 하부 금형(300)으로 크게 구분되어질 수 있다. 상부 금형(200)의 중앙에 위치하며, 일정한 점도를 갖는 에폭시 수지 봉지재(140)가 주입되어 그 에폭시 수지 봉지재(140)를 플런저(120)로 압력을 가할 수 있도록 포트(pot;130)가 형성되어 있다. 그리고, 서로 정합되어 각각의 반도체 칩 패키지의 형상을 갖는 상하 캐비티(150,160)가 상부 금형(200) 및 하부 금형(300)에 형성되어 있다. 또한 상기 포트(130)에 대칭으로 연결되며, 상기 상하 캐비티(150,160)와 각각 게이트(180)로 연결되는 러너(170)가 하부 금형(130)에 형성되어 있다.
상기 반도체 칩 패키지 몰딩 장치의 동작을 살펴보면, 원통 형상을 지닌 고형(固形)의 에폭시 봉지 수지재가 예열되어 일정한 점도를 갖는 상태에서 포트(130)에 삽입된 후 플런저(120)로 압력을 가하면서 고온(약 175℃∼185℃)으로 유지되면, 에폭시 성형 수지(140)는 겔(gel)상태로 변화되어 리드 프레임(112)과 반도체 칩(110)이 있는 상하 캐비티(150,160)내로 주입된다. 이 과정과 이후의 경화 과정에서 에폭시 수지 봉지재(140)는 열경화성 수지의 특성대로 경화되어 내장된 반도체 칩(110)을 주위 환경으로부터 보호하고 우수한 기계적 열적 특성을 지닐 수 있도록 패키지 몸체가 형성된다.
그런데 상기와 같은 에폭시 수지 봉지재(140)가 몰딩 금형(200,300)내로 주입될 때 에폭시 수지 봉지 재료의 구성 성분 중의 하나인 충전제 성분이 몰딩 금형에 손상을 가하게 된다. 즉, 에폭시 수지 봉지재가 게이트를 통과하여 상부 금형(200)의 특정 부위 B를 스치고 지나감에 따라 그 특정부위 B가 마모을 일으킨다는 것이다. 이러한 몰딩 금형의 마모는 주로 에폭시 수지 봉지재(140)의 성분중 충전제 성분에 의해서 발생되며, 이러한 금형의 마모는 몰딩 공정에서 불필요한 부위를 추가로 형성시켜 몰딩 공정 이후에 진행되는 공정, 특히 트리밍/포오밍(triming /forming) 공정에서 불량을 야기시킨다.
따라서 본 발명의 목적은 몰딩 금형에서 에폭시 수지 봉지재의 흐름으로 인하여 발생되는 마모를 방지할 수 있을뿐만 아니라 마모가 발생되었더라도 간단한 교체 작업을 통하여 마모된 부분을 쉽게 교체할 수 있는 반도체 칩 패키지 몰딩 장치를 제공하는 데 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지 몰딩 장치를 나타낸 개략적인 단면도.
도 2는 도 1의 A부분을 나타낸 확대도.
도 3은 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 캐비티 부분을 나타낸 개략적인 단면도.
도 4는 상부 금형의 저면도.
도면의 주요 부분에 대한 부호의 설명
20,200 : 상부 금형50 : 피이스(piece)
70,170 : 러너80,180 : 게이트
110 : 반도체 칩112 : 리드 프레임
120 : 플런저130 : 포트
140 : 에폭시 수지 봉지재150 : 상부 캐비티
160 : 하부 캐비티300 : 하부 금형
상기 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지는 상부 캐비티가 형성되어 있는 상부 금형; 하부 캐비티가 형성되어 있는 하부 금형; 상기 상부 금형과 하부 금형중 적어도 어느 하나에 형성되어 있는 홈의 형태의 러너; 및 상기 러너가 형성되어 있는 금형에 형성되어 있으며 상기 러너의 저면보다 돌출되어 있는 게이트; 를 갖는 반도체 칩 패키지의 몰딩 장치에 있어서, 상기 러너와 대향하는 상기 금형에 삽입홈이 형성되어 있으며, 상기 삽입홈에 상기 금형보다 기계적 강도가 큰 피이스가 결합되어 있는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지의 몰딩 장치를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 캐비티 부분을 나타낸 개략적인 단면도이고, 도 4는 상부 금형의 저면도이다.
도 3과 도 4를 참조하면, 상부 금형(20)의 모서리 부분중에 에폭시 수지 봉지재(도시 안됨)가 유입되는 게이트 부분(80)의 상부 금형(20)에 삽입홈이 형성되어 있고 그 삽입홈에 원통형상의 피이스(piece;50)가 삽입되어 있다. 이 피이스(50)는 재질이 금형의 재질보다 내구성이 우수한 재료, 예컨대 ASP23보다 내구성이 우수한 초경합금(WC)로 만들어진 것이어서 에폭시 수지 봉지재가 유입될 때 발생되는 마모를 감소시킬 수 있다. 그리고 이 피이스(50)는 상부 금형(20)과 억지끼움결합되어 있어서 체결과 제거가 가능하다. 만일 피이스(50)가 마모되었을 경우에 마모된 피이스(50)를 상부 금형(20)에서 분리하고 새로운 피이스로 교체하여 줌으로써 몰딩 금형의 수명을 연장시킬 수 있다.
상기한 피이스는 리드 프레임의 두께에 따라 그에 맞는 크기의 피이스를 금형에 체결시켜줌으로써 여러 형태의 반도체 칩 패키지의 제작에 사용될 수 있다. 그리고 상기 피이스가 억지끼움결합되어 있는 것을 실시예로 설명하였지만 본 발명의 중심 사상을 벗어나지 않는 범위 내에서 여러 가지 형태로 변형 실시가 가능하다. 특히 피이스가 에폭시 수지 봉지재의 흐름과 직각인 부분의 몰딩 금형에 결합시켜 주면 금형의 마모를 최대한 방지할 수 있다. 또한 에폭시 수지 봉지재의 흐름에 가장 많은 영향을 받는 부분은 게이트와 대향하는 금형부분이므로 피이스를 게이트의 상부 금형에 형성시키는 것이 바람직하다.
따라서 본 발명에 의한 구조에 따르면, 몰딩 금형에서 에폭시 수지 봉지재의 흐름으로 인하여 발생되는 금형의 마모를 방지할 수 있을뿐만 아니라 마모가 발생되었더라도 간단한 교체 작업을 통하여 마모된 부분을 쉽게 교체할 수 있도록 하여 반도체 칩 패키지 몰딩 장치의 편리성 및 경제성을 향상시킬 수 있는 이점(利點)이 있다.

Claims (5)

  1. 상부 캐비티가 형성되어 있는 상부 금형;
    하부 캐비티가 형성되어 있는 하부 금형;
    상기 상부 금형과 하부 금형중 적어도 어느 하나에 형성되어 있는 홈의 형태의 러너; 및
    상기 러너가 형성되어 있는 금형에 형성되어 있으며 상기 러너의 저면보다 돌출되어 있는 게이트;
    를 갖는 반도체 칩 패키지의 몰딩 장치에 있어서,
    상기 러너와 대향하는 금형에 삽입홈이 형성되어 있으며, 상기 삽입홈에 상기 금형보다 기계적 강도가 큰 피이스가 결합되어 있는 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치.
  2. 제 1항에 있어서, 상기 피이스와 상기 금형과의 결합이 억지끼워맞춤인 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치.
  3. 제 1항에 있어서, 상기 피이스의 재질이 초경 합금인 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치.
  4. 제 1항에 있어서, 상기 피이스가 에폭시 수지 봉지재의 흐름과 직각인 부분의 금형에 결합되어 있는 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치.
  5. 제 1항에 있어서, 상기 피이스가 상기 게이트와 대향하는 금형의 위치에 형성되어 있는 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치.
KR1019960053475A 1996-11-12 1996-11-12 반도체 칩 패키지 몰딩 장치 KR100199292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960053475A KR100199292B1 (ko) 1996-11-12 1996-11-12 반도체 칩 패키지 몰딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960053475A KR100199292B1 (ko) 1996-11-12 1996-11-12 반도체 칩 패키지 몰딩 장치

Publications (2)

Publication Number Publication Date
KR19980035198A KR19980035198A (ko) 1998-08-05
KR100199292B1 true KR100199292B1 (ko) 1999-06-15

Family

ID=19481560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053475A KR100199292B1 (ko) 1996-11-12 1996-11-12 반도체 칩 패키지 몰딩 장치

Country Status (1)

Country Link
KR (1) KR100199292B1 (ko)

Also Published As

Publication number Publication date
KR19980035198A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US5331205A (en) Molded plastic package with wire protection
KR20050031877A (ko) 반도체 장치 및 그 제조 방법
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
KR100199292B1 (ko) 반도체 칩 패키지 몰딩 장치
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
KR20040087924A (ko) 반도체 장치를 수지 밀봉하는 방법, 수지-밀봉형 반도체장치 및 반도체 장치를 수지 밀봉하기 위한 성형 다이
US6696006B2 (en) Mold for flashless injection molding to encapsulate an integrated circuit chip
US5811132A (en) Mold for semiconductor packages
KR0163525B1 (ko) 에어 벤트가 형성되어 있는 반도체 칩 패키지 몰딩 장치
CN100521129C (zh) 大功率半导体器件电极的保护封装方法
JP3317346B2 (ja) 樹脂封止型半導体装置の製造方法
KR100201913B1 (ko) 트랜스퍼 몰딩법
KR100263644B1 (ko) 반도체 패키지 몰딩장치
KR100228776B1 (ko) 반도체 칩 패키지 몰딩 장치
KR100331068B1 (ko) 반도체 패키지용 금형 구조
KR100518911B1 (ko) 몰딩금형의게이트구조
JPH0312467B2 (ko)
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
JPH09327844A (ja) 樹脂封止金型
KR960005040B1 (ko) 반도체 패키지 몰딩 장치
JPH0669259A (ja) 半導体封止用樹脂タブレツト
KR19990009783A (ko) 차별화된 게이트 폭을 갖는 성형 금형 장치
KR19980034352A (ko) 반도체 칩 패키지용 리드 프레임
KR0134812Y1 (ko) 반도체 몰드금형의 보이드방지용 게이트구조
KR20010028388A (ko) 반도체 칩 패키지 몰딩 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee