KR100198953B1 - Inductor having narrow line width and method for manufacturing therewith - Google Patents

Inductor having narrow line width and method for manufacturing therewith Download PDF

Info

Publication number
KR100198953B1
KR100198953B1 KR1019960069815A KR19960069815A KR100198953B1 KR 100198953 B1 KR100198953 B1 KR 100198953B1 KR 1019960069815 A KR1019960069815 A KR 1019960069815A KR 19960069815 A KR19960069815 A KR 19960069815A KR 100198953 B1 KR100198953 B1 KR 100198953B1
Authority
KR
South Korea
Prior art keywords
metal layer
inductor
forming
base metal
line width
Prior art date
Application number
KR1019960069815A
Other languages
Korean (ko)
Other versions
KR19980050967A (en
Inventor
이진희
윤형섭
박병선
박철순
편광의
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960069815A priority Critical patent/KR100198953B1/en
Publication of KR19980050967A publication Critical patent/KR19980050967A/en
Application granted granted Critical
Publication of KR100198953B1 publication Critical patent/KR100198953B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

고주파, 고속동작 등이 요구되는 소자나 MMIC에 필수적으로 사용하는 인덕터는 그 선폭의 조절이 매우 중요하다. 종래의 인덕터는 구조상으로 인덕터 금속의 선폭을 조절하는 데에는 한계가 있다. 그리고 선폭 조절에 영향을 주는 것으로 절연층을 1차금속과 베이스 금속 사이에 사용되는 데 있다. 본 발명에서는 이 문제를 해결하고자 하는 것으로, 베이스 금속을 1차 금속 위에 직접 형성하고, 2차 금속층을 베이스 금속층 안으로 형성하므로서 선폭이 작은 인덕터를 손쉽게 형성한다.It is very important to control the line width of the inductor essential for the MMIC or the element requiring high frequency and high speed operation. Conventional inductors have a limitation in controlling the line width of the inductor metal in structure. In addition, the influence of the line width control is to use an insulating layer between the primary metal and the base metal. In the present invention to solve this problem, the base metal is directly formed on the primary metal, and the secondary metal layer is formed into the base metal layer, thereby easily forming an inductor having a small line width.

Description

좁은 선폭의 인덕터 및 그 제조 방법Narrow inductor and its manufacturing method

본 발명은 HEMT 등 고속소자의 MMIC화에 필수적으로 사용하는 인덕터 및 그 제조방법에 관한 것으로, 특히 고주파에서 동작시키기 위한 좁은 선폭을 갖는 인덕터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor and a method of manufacturing the same, which are essentially used for MMIC of a high speed device such as a HEMT, and more particularly to an inductor having a narrow line width for operating at a high frequency.

X-밴드 이상 주파수에서 저잡음 수신기 및 전력 증폭기, 밀리미터파 대역의 MMIC등 거의 모든 X-밴드 이상 주파수에서의 MIC, MMIC 등을 제작하는데 있어서, 능동 소자와 수동소자가 필수적으로 사용되고 있다. 수동소자에는 인덕터, 캐패시터, 저항 등이 있으며 이들 중 인덕터는 고주파에서 동작시키기 위해서 제작이 매우 까다롭다. 그 이유는 인덕터의 선폭조절이 어렵기 때문이다.Active and passive components are indispensable in the manufacture of MICs and MMICs in almost all X-band and higher frequencies such as low noise receivers, power amplifiers, and millimeter-wave MMICs in and above the X-band and higher frequency bands. Passive devices include inductors, capacitors and resistors, among which the inductors are very difficult to fabricate at high frequencies. The reason is that it is difficult to control the line width of the inductor.

제1도는 종래기술에 따른 인덕터 제조 공정의 한 단면도로서, 패턴의 구조상으로 1차 금속충(12)의 안 쪽으로 베이스 금속층(15)이 형성되고, 베이스 금속층(15)의 바깥으로 2차 금속층(7)이 형성되어 있다.FIG. 1 is a cross-sectional view of an inductor manufacturing process according to the prior art, in which the base metal layer 15 is formed inside the primary metal worm 12 in the pattern structure, and the secondary metal layer ( 7) is formed.

종래기술에 따른 인덕터 제조 공정을 간략히 살펴보면, 먼저, GaAs 기판(11)위에 1차 금속층(Ti/Au)(12) 패턴을 형성하는 단계와, 절연막(13) 형성 및 절연막 접속공을 형성하는 단계와, 베이스 금속용 1차 레지스트(14) 도포 및 베이스 금속용 접속공 패턴을 형성하는 단계와, 베이스 금속층(15)을 형성하는 단계와, 도금용 2차 레지스트(16) 도포 및 2차 금속층용 패턴을 형성하는 단계와, 2차 금속층(17)을 형성하는 단계와, 2차 금속층 리프트 오프하는 단계와, 2차 금속층 보호막을 형성하는 단계로 이루어진다.Looking at the inductor manufacturing process according to the prior art, first, forming a primary metal layer (Ti / Au) 12 pattern on the GaAs substrate 11, forming the insulating film 13 and forming the insulating film connection hole Forming a base metal layer 15; applying a secondary resist 16 for plating and a secondary metal layer; Forming a pattern, forming a secondary metal layer 17, lifting off the secondary metal layer, and forming a secondary metal layer protective film.

이와같이 종래에는 절연층(13)을 1차 금속층(12)과 베이스 금속층(15) 사이에 사용하고 있으며, 패턴의 구조상으로 1차 금속층(12)의 안 쪽으로 베이스 금속층(15)이 형성되고, 베이스 금속층(15)의 바깥으로 2차 금속층(17)이 형성되어 있어, 인덕터 금속의 선폭을 조절하는데 한계가 있다.As described above, the insulating layer 13 is conventionally used between the primary metal layer 12 and the base metal layer 15, and the base metal layer 15 is formed inward of the primary metal layer 12 due to the pattern structure. Since the secondary metal layer 17 is formed outside the metal layer 15, there is a limit in controlling the line width of the inductor metal.

본 발명의 목적은 좁은 선폭을 갖는 인덕터를 제공하는데 있다.An object of the present invention is to provide an inductor having a narrow line width.

본 발명의 또다른 목적은 선폭이 작은 인덕터를 손쉽게 형성할 수 있는 인덕터 형성 방법을 제공하는데 있다.It is still another object of the present invention to provide an inductor forming method capable of easily forming an inductor having a small line width.

제1도는 종래기술에 따른 인덕터 제조 공정의 한 단면도.1 is a cross-sectional view of an inductor manufacturing process according to the prior art.

제2도는 본 발명의 일실시예에 따른 인덕터 구조를 나타내는 단면도.2 is a cross-sectional view showing an inductor structure according to an embodiment of the present invention.

제3a도 내지 제3g도는 본 발명의 일실시예에 따른 인덕터 형성 공정도.3A through 3G are diagrams illustrating an inductor forming process according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 기판 22 : 1차 금속층21 substrate 22 primary metal layer

25a : 베이스 금속층 27a : 2차 금속층25a: base metal layer 27a: secondary metal layer

본 발명의 인덕터는 기판; 상기 기판 상에 소정크기로 패턴된 제1 금속층; 상기 제1 금속층 상에 형성되며 상기 제1 금속층 보다 작은 크기로 패턴된 베이스 금속층; 및 상기 베이스금속층상에 형성되며 상기 베이스 금속층 보다 작은 크기로 패턴된 제2 금속층을 포함하여 이루어진다.The inductor of the present invention is a substrate; A first metal layer patterned to a predetermined size on the substrate; A base metal layer formed on the first metal layer and patterned to a smaller size than the first metal layer; And a second metal layer formed on the base metal layer and patterned to a smaller size than the base metal layer.

또한, 본 발명의 인덕터 제조 방법은 기판 상에 제1 금속층 패턴을 형성하는 단계; 상기 제1금속층 소정 부위가 오픈된 제1접속공을 갖는 제1 레지스트 패턴을 형성하는 단계; 전면에 베이스 금속층을 형성하는 단계; 상기 제1 접속공과 오버랩되도록 형성하되 그 오픈된 크기가 상기 제1접속공 보다 작은 제2접속공을 갖는 제2 레지스트 패턴을 형성하는 단계; 상기 제2접속공 내에 제2금속층을 매립하는 단계; 상기 제1레지스트 패턴과 상기 제2 레지스트 패턴을 리프트-오프시키는 단계; 및 전면에 보호막을 형성하고, 상기 제2 금속층의 일부가 오픈된 패드를 형성하는 단계를 포함하여 이루어진다.In addition, the inductor manufacturing method of the present invention comprises the steps of forming a first metal layer pattern on a substrate; Forming a first resist pattern having a first connection hole in which a predetermined portion of the first metal layer is opened; Forming a base metal layer on a front surface thereof; Forming a second resist pattern formed to overlap the first connection hole and having a second connection hole whose open size is smaller than that of the first connection hole; Embedding a second metal layer in the second connection hole; Lift-off the first resist pattern and the second resist pattern; And forming a protective film on the entire surface and forming a pad in which a part of the second metal layer is opened.

이하, 첨부된 도면 제2도와, 제3a도 내지 제3g도를 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2 and 3A through 3G.

제2도는 본 발명의 일실시예에 따른 인덕터 구조를 나타내는 것으로, 도면에 도시된 바와같이 본 발명의 인덕터는 베이스 금속층(25a)이 1차 금속층(12) 안으로 형성되어 있고, 2차 금속층(27a)이 베이스 금속층(25a) 안으로 형성되어 있어, 좁은 선폭을 갖게 된다.FIG. 2 shows an inductor structure according to an embodiment of the present invention. As shown in the drawing, the inductor of the present invention has a base metal layer 25a formed into a primary metal layer 12, and a secondary metal layer 27a. ) Is formed into the base metal layer 25a to have a narrow line width.

제3a도 내지 제3g 도는 본 발명의 일실시예에 따른 인덕터 형성 공정도로서, 먼저, 제3a도와 같이, GaAs기판(21) 위에 1차 금속층(Ti/Au)(22)을 형성하고, 제3b도와 같이, 베이스 금속용 1차 레지스트를 도포 및 베이킹한 후 1차 금속층(22)의 일부가 노출되도록 베이스 금속 접속공(100)을 형성하고, 열처리를 실시하여 이후에 증착되는 베이스 금속층의 단자 회복성이 좋도록 접속공 패턴의 경사도를 완만하게 한다.3A to 3G are diagrams illustrating a process of forming an inductor according to an embodiment of the present invention. First, as shown in FIG. 3A, a primary metal layer (Ti / Au) 22 is formed on a GaAs substrate 21, and FIG. 3B. As shown in the drawing, after applying and baking the primary resist for the base metal, the base metal connection hole 100 is formed to expose a part of the primary metal layer 22, and heat treatment is performed to recover the terminal of the base metal layer which is subsequently deposited. The inclination of the connection hole pattern is smoothed so that the property is good.

이어서, 제3c도와 같이 기판 전면에 전자빔 증착기를 사용하여, Ti, Au 금속과같은 베이스 금속층(25)을 형성하는데, 그 두께는 Ti 와 Au가 각각 20A씩 되도록 한다.Subsequently, as shown in FIG. 3C, a base metal layer 25 such as Ti and Au metal is formed by using an electron beam evaporator on the entire surface of the substrate, and the thickness of the base metal layer 25 is 20A.

이어서, 제3d 도는 2차 금속 형성용 2차 레지스트(26)을 도포 및 베이킹한 후 베이스 금속층(25)의 일부가 노출되도록 2차 금속 접속공(200)을 형성한 상태로서, 제3c도에서 베이스 금속층(25)을 증착하고 적절한 열처리를 한 후 바로 수행하여야 한다. 즉, 2차 레지스트(26)를 도포하기전에 100℃에서 수분간 열처리를 한다. 이때, 중요한 것은 2차 금속층 접속공(200)을 베이스 금속 접속공(100) 보다 작게 형성한다는 것이다.Subsequently, after the 3d or secondary metal forming secondary resist 26 is applied and baked, the secondary metal connection holes 200 are formed to expose a part of the base metal layer 25. In FIG. Immediately after the base metal layer 25 is deposited and subjected to an appropriate heat treatment. In other words, heat treatment is performed at 100 ° C. for several minutes before applying the secondary resist 26. At this time, it is important to form the secondary metal layer connection hole 200 smaller than the base metal connection hole 100.

이어서, 제3e도와 같이, 금과 같은 2차 금속층(27)을 도금 방법으로 형성하고, 제3f도와 같이 1차 레지스트(24) 및 2차 레지스트(26)을 리프트 오프 시켜, 베이스 금속층(25a)이 1차 금속층(12)안으로 형성되고, 2차 금속층(27a)이 베이스 금속층(25a)안으로 형성되도록 한다.Subsequently, as shown in FIG. 3E, the secondary metal layer 27 such as gold is formed by the plating method, and the primary resist 24 and the secondary resist 26 are lifted off as shown in FIG. 3F, and the base metal layer 25a is removed. This is formed into the primary metal layer 12, so that the secondary metal layer 27a is formed into the base metal layer 25a.

이어서, 제3g도와 같이 기판 전면에 보호막(28)을 형성하고, 측정이나 본딩용 패드를 연결하기위해 패드(29)를 형성한다.Subsequently, as shown in FIG. 3G, the protective film 28 is formed on the entire surface of the substrate, and the pad 29 is formed to connect the pad for measurement or bonding.

이상에서 설명한 바와같이 본 발명은 절연층을 1차금속과 베이스 금속 사이에 사용하지 않고 베이스 금속을 1차 금속 위에 직접 형성하고, 2차 금속층을 베이스 금속층 안으로 형성하므로서 공정을 줄일 수 있고 선폭이 작은 인덕터를 손쉽게 제작할 수 있다.As described above, the present invention can reduce the process by forming the base metal directly on the primary metal and forming the secondary metal layer into the base metal layer without using an insulating layer between the primary metal and the base metal. Inductors can be easily manufactured.

본 발명은 다음과 같은 효과를 갖는다.The present invention has the following effects.

첫째, 인덕터 금속의 선폭을 미세하게 조절하여 사용하므로서 사용 가능한 주파수 대역을 높일 수 있다.First, it is possible to increase the usable frequency band by finely adjusting the line width of the inductor metal.

둘째, 설계시 인덕터 금속의 선폭을 미세하게 예측하여 설계하므로서 사용 가능한 인덕터의 성능을 미리 예견할 수 있다.Second, by designing the wire width of the inductor metal with fine prediction, the performance of the available inductor can be predicted in advance.

셋째, 절연층을 1차 금속과 베이스금속 사이에 사용하지 않고 베이스금속을 1차 금속 위에 직접 형성하고, 2차 금속층을 베이스금속층 안으로 형성하므로서 금속간 단차회복성을 좋게 할 수 있다.Third, the base metal may be formed directly on the primary metal without using an insulating layer between the primary metal and the base metal, and the secondary metal layer may be formed into the base metal layer, thereby improving the step recovery between the metals.

넷째, 선폭 조절에 영향을 주는 1차 금속과 베이스금속 사이의 절연층을 사용하지 않아 공정을 줄일 수 있다.Fourth, the process can be reduced by not using an insulating layer between the primary metal and the base metal that affects the line width control.

다섯째, 공정을 줄임으로서 웨이퍼 균일도를 개선하고 공정의 재현성 및 소자의 특성이 향상된다.Fifth, reducing the process improves wafer uniformity and improves process reproducibility and device characteristics.

Claims (9)

기판; 상기 기판 상에 소정크기로 패턴된 제1금속층; 상기 제1 금속층 상에 형성되며 상기 제1 금속층 보다 작은 크기로 패턴된 베이스 금속층; 및 상기 베이스금속층상에 형성되며 상기 베이스 금속층 보다 작은 크기로 패턴된 제2 금속층을 포함하여 이루어지는 인덕터.Board; A first metal layer patterned to a predetermined size on the substrate; A base metal layer formed on the first metal layer and patterned to a smaller size than the first metal layer; And a second metal layer formed on the base metal layer and patterned to a smaller size than the base metal layer. 제1항에 있어서, 상기 기판은 GaAs 기판 임을 특징으로 하는 인덕터.The inductor of claim 1, wherein the substrate is a GaAs substrate. 제1항에 있어서, 상기 베이스 금속층은 Ti/Au 임을 특징으로 하는 인덕터.The inductor of claim 1, wherein the base metal layer is Ti / Au. 제1항에 있어서, 상기 제2 금속층은 금 임을 특징으로 하는 인덕터.The inductor of claim 1, wherein the second metal layer is gold. 기판 상에 제1 금속층 패턴을 형성하는 단계; 상기 제1금속층 소정 부위가 오픈된 제1접속공을 갖는 제1 레지스트 패턴을 형성하는 단계; 전면에 베이스 금속층을 형성하는 단계; 상기 제1접속공과 오버랩되도록 형성하되 그 오픈된 크기가 상기 제1접속공 보다 작은 제2접속공을 갖는 제2레지스트 패턴을 형성하는 단계; 상기 제2접속공 내에 제2금속층을 매립하는 단계; 상기 제1레지스트 패턴과 상기 제2 레지스트 패턴을 리프트-오프시키는 단계 ; 및 전면에 보호막을 형성하고, 상기 제2 금속층의 일부가 오픈된 패드를 형성하는 단계를 포함하여 이루어지는 인덕터 제조방법.Forming a first metal layer pattern on the substrate; Forming a first resist pattern having a first connection hole in which a predetermined portion of the first metal layer is opened; Forming a base metal layer on a front surface thereof; Forming a second resist pattern formed to overlap the first connection hole and having a second connection hole whose open size is smaller than that of the first connection hole; Embedding a second metal layer in the second connection hole; Lifting off the first resist pattern and the second resist pattern; And forming a pad on a front surface thereof and forming a pad in which a part of the second metal layer is opened. 제5항에 있어서, 상기 제1레지스트 패턴 형성 후, 열처리하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 인덕터 제조 방법.The method of claim 5, further comprising heat treatment after forming the first resist pattern. 제6항에 있어서,상기 제2 레지스트 패턴 형성 후, 열처리하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 인덕터 제조 방법.The method of claim 6, further comprising performing a heat treatment after forming the second resist pattern. 제5항에 있어서, 상기 베이스 금속층을 전자빔 증착법에 의해 형성하는 것을 특징으로 하는 인덕터 제조 방법.The method of claim 5, wherein the base metal layer is formed by an electron beam deposition method. 제5항에 있어서, 상기 제2 금속층을 도금에 의해 형성하는 것을 특징으로 하는 인덕터 제조 방법.6. The method of claim 5, wherein the second metal layer is formed by plating.
KR1019960069815A 1996-12-21 1996-12-21 Inductor having narrow line width and method for manufacturing therewith KR100198953B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960069815A KR100198953B1 (en) 1996-12-21 1996-12-21 Inductor having narrow line width and method for manufacturing therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069815A KR100198953B1 (en) 1996-12-21 1996-12-21 Inductor having narrow line width and method for manufacturing therewith

Publications (2)

Publication Number Publication Date
KR19980050967A KR19980050967A (en) 1998-09-15
KR100198953B1 true KR100198953B1 (en) 1999-06-15

Family

ID=19490141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069815A KR100198953B1 (en) 1996-12-21 1996-12-21 Inductor having narrow line width and method for manufacturing therewith

Country Status (1)

Country Link
KR (1) KR100198953B1 (en)

Also Published As

Publication number Publication date
KR19980050967A (en) 1998-09-15

Similar Documents

Publication Publication Date Title
JP6718982B2 (en) High electron mobility transistor (HEMT)
US5541135A (en) Method of fabricating a flip chip semiconductor device having an inductor
JPH11168104A (en) Electronic device and its manufacture
JPH01257355A (en) Microwave monolithic ic
US7667334B2 (en) Integrated matching networks and RF devices that include an integrated matching network
KR100198953B1 (en) Inductor having narrow line width and method for manufacturing therewith
JPH08172161A (en) Inductor element and its manufacture and monolithic microwave integrated circuit using the same
US5698462A (en) Method for fabricating microwave semiconductor integrated circuit
TWI718300B (en) Semiconductor transistor and processing method thereof
JPH09213730A (en) High-frequency module substrate and high-frequency power amplification module having it
JPH09252087A (en) Reactance forming method of ic
JP2012212886A (en) Method of forming conductive coating on semiconductor device
US20200373225A1 (en) Semiconductor integrated circuit and circuit layout method thereof
US20020005769A1 (en) Filter element and fabrication thereof
JP2799465B2 (en) Magnetic alloy layer coated circuit board
KR100436566B1 (en) Method for fabricating fet of mmic for improving high-frequency characteristic by reducing length of gate electrode for transistor
JP2000031274A (en) Semiconductor device
JP7332130B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing method, semiconductor device, and semiconductor device
JP2564916B2 (en) Semiconductor device and manufacturing method thereof
JPH05243396A (en) Semiconductor device and its manufacture
JPH10200312A (en) Microwave integrated circuit
JP3721687B2 (en) Manufacturing method of semiconductor device
JPH11168307A (en) Microwave integrated circuit
JPH03171741A (en) Manufacture of gaas fet
JP3641899B2 (en) Plasma processing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee