KR100197557B1 - Semiconductor device having wide-area voltage action property - Google Patents
Semiconductor device having wide-area voltage action property Download PDFInfo
- Publication number
- KR100197557B1 KR100197557B1 KR1019950048344A KR19950048344A KR100197557B1 KR 100197557 B1 KR100197557 B1 KR 100197557B1 KR 1019950048344 A KR1019950048344 A KR 1019950048344A KR 19950048344 A KR19950048344 A KR 19950048344A KR 100197557 B1 KR100197557 B1 KR 100197557B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- power supply
- level
- supply voltage
- pull
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
반도체 장치.Semiconductor device.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
전원전압의 사양에 관계없이 동일한 마스크에 의한 제조공정으로 반도체 장치를 제조할 수 있는 광역 전압동작 특성을 가지는 반도체 장치를 제공함에 있다.A semiconductor device having a wide-range voltage operation characteristic capable of manufacturing a semiconductor device by a manufacturing process using the same mask regardless of a power supply voltage specification is provided.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
인가되는 전원전압의 레벨을 검출하여 각기 다른 레벨의 신호를 출력하는 외부전원 감지회로들을 구비한 개선된 반도체 장치는 상기 외부전원 감지회로들의 서로 다른 출력신호들에 응답하여 상기 전원전압의 레벨변동시 상기 반도체 장치의 풀업 및 풀 다운 전류 구동능력을 그에 따라 조절하는 수단을 포함한다.An improved semiconductor device having external power supply sensing circuits that detect a level of the applied power supply voltage and output a signal having a different level, may be configured to change the level of the power supply voltage in response to different output signals of the external power supply sensing circuits. Means for adjusting the pull-up and pull-down current driving capabilities of the semiconductor device accordingly.
4. 발명의 중요한 용도4. Important uses of the invention
반도체 장치에 사용된다.Used in semiconductor devices.
Description
제1a,1b,1c도는 본 발명에 따른 반도체 장치의 블럭도 및 전원전압 감지회로의 특성을 보여주는 그래프.1A, 1B, and 1C are graphs showing characteristics of a block diagram and a power supply voltage sensing circuit of a semiconductor device according to the present invention.
제2도는 본 발명의 일 실시예에 따른 버퍼 라인 드라이버의 회로도.2 is a circuit diagram of a buffer line driver according to an embodiment of the present invention.
제3도는 종래기술에 따른 버퍼 라인 드라이버의 회로도.3 is a circuit diagram of a buffer line driver according to the prior art.
본 발명은 반도체 장치에 관한 것으로, 특히 광역 전압동작 특성을 가지는 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to semiconductor devices having wide voltage operating characteristics.
일반적으로, 반도체 장치에 있어서 제품사양에 따라 전원전압이 5V인 제품과 3.3V인 제품, 그리고 그 이하의 동작전압으로 규격화되어 있는데, 동일한 종류 또는 유사한 특성을 갖는 제품을 개발하는 경우에 이러한 동작 전압사양에 따라 마스크를 달리하여 각기 독립적으로 개발하고 있는 실정이다.In general, semiconductor devices are standardized into products with a supply voltage of 5V, products with 3.3V, and lower operating voltages according to product specifications. Different masks are developed according to specifications, and each is independently developed.
종래에는 제3a도와 제3b도에 나타난 구성처럼 각기 전원전압 3.3V인 제품사양과 전원전압 5V인 제품을 구분하여 마스크 작업을 진행한다. 그러므로, 제3a도의 입력버퍼 50의 초단에 있는 PMOS 트랜지스터 P1 및 NMOS 트랜지스터 N1의 크기는 제3b도의 입력버퍼 50의 초단에 있는 PMOS 트랜지스터 P1 및 NMOS 트랜지스터 N1의 크기와 다르게 제조된다. 이와 같이 마스킹을 달리하여 입력레벨을 조정하고 그리고 출력버퍼 60의 후단에 있는 구성(트랜지스터들의 구성)도 달리하여 출력레벨 및 전달지연특성을 각기 다르게 설정하였다. 이러한 종래의 기술에서 각각 다른 동작전압 사양의 제품을 동일한 마스크로 동시에 제조 및 개발할 수 없는 문제점은 하기와 같다.Conventionally, as shown in FIGS. 3A and 3B, a mask operation is performed by dividing a product specification having a power supply voltage of 3.3V and a product having a power supply voltage of 5V. Therefore, the sizes of the PMOS transistors P1 and NMOS transistor N1 at the first stage of the input buffer 50 of FIG. 3a are manufactured differently from the sizes of the PMOS transistors P1 and NMOS transistor N1 at the first stage of the input buffer 50 of FIG. 3b. As such, the input level was adjusted by different masking, and the output level and the propagation delay characteristics were set differently according to the configuration (transistor configuration) at the rear end of the output buffer 60. In this conventional technology, the problems of not being able to simultaneously manufacture and develop products having different operating voltage specifications with the same mask are as follows.
전원전압이 5V인 제품의 경우 전원이 3V까지 낮아지면 칩내의 모든 회로소자들의 특성이 현격히 저하되어 전달 지연시간(propagation delay time)이 매우 증가하게 되었으며, 또한 전원전압 3V인 제품의 경우 전원이 5V이상으로 높아지면 칩내의 모든 소자에 의한 피크전류(peak current)가 매우 증가하게 되어 잡음으로 인해 정상적으로 동작할 수 없는 상태가 되어진다. 따라서 종래에는 각각 다른 전원전압 사양의 제품을 제조 및 개발함에 있어서 위에서 논의된 문제점으로 인해 각각 다른 마스크를 이용하여 제조하였으므로, 이로 인한 개발기간 연장 및 개발비 증가 그리고 제조의 원가가 상승되는 문제점이 부수적으로 존재하였다.In the case of 5V power supply, if the power supply is lowered to 3V, the characteristics of all the circuit elements in the chip will be greatly reduced, so that the propagation delay time will be greatly increased. If it is higher than this, the peak current of all the elements in the chip is greatly increased, and the noise cannot be operated normally due to noise. Therefore, in the conventional manufacturing and development of products having different power supply voltage specifications, each of them was manufactured using different masks due to the problems discussed above. As a result, the problem of prolonging the development period, increasing the development cost, and increasing the manufacturing cost is concomitant. Existed.
따라서 본 발명의 목적은 상기한 문제점을 효과적으로 해소할 수 있는 광역 전압동작 특성을 가지는 반도체 장치를 제공함에 있다.It is therefore an object of the present invention to provide a semiconductor device having a wide voltage operating characteristic that can effectively solve the above problems.
본 발명의 다른 목적은 전원전압의 사양에 관계없이 동일한 마스크에 의한 제조공정으로 반도체 장치를 제조할 수 있는 광역 전압동작 특성을 가지는 반도체 장치를 제공함에 있다.Another object of the present invention is to provide a semiconductor device having a wide-range voltage operation characteristic capable of manufacturing a semiconductor device by a manufacturing process using the same mask regardless of the specification of the power supply voltage.
본 발명의 또 다른 목적은 저전압에서 부터 고전압에 이르기까지 반도체 장치의 특성을 안정되게 유지시키는데 있다.Still another object of the present invention is to stably maintain the characteristics of the semiconductor device from low voltage to high voltage.
상기의 목적들에 따라, 본 발명은, 서로 다른 전원전압 사양에 대하여 각각 다른 마스크를 사용하여 회로소자의 크기를 변경하거나 일부 회로의 구성을 변경하였던 종래 기술과는 달리, 전기적인 신호에 의해 회로소자에 대한 전류구동능력이 전원전압에 따라 자동적으로 변경되도록 구성하였으며, 또한 회로의 구성도 변경 가능하게 함으로써 다른 전원전압 사양에 대해서도 동일한 마스크로 제조하여 저전압에서 부터 고전압에 이르기까지 안정된 특성을 갖도록 한 반도체 장치임을 특징으로 한다.3 따라서, 이를 위해 인가되는 전원전압의 레벨을 검출하여 각기 다른 레벨의 신호를 출력하는 외부전원 감지회로들을 구비하는 본 발명의 반도체 장치는 상기 외부전원 감지회로들의 서로 다른 출력신호들에 응답하여 상기 전원전압의 레벨변동시 상기 반도체 장치의 풀업 및 풀다운 전류 구동능력을 그에 따라 조절하는 조절부를 가짐을 특징으로 한다.According to the above objects, the present invention, unlike the prior art in which the size of the circuit elements or the configuration of some circuits are changed by using different masks for different power supply voltage specifications, the circuit by the electrical signal The current driving ability of the device is automatically changed according to the power supply voltage. Also, the circuit configuration can be changed to make the same mask for other power supply specifications, so that it has stable characteristics from low voltage to high voltage. Therefore, the semiconductor device of the present invention having external power detection circuits for detecting a level of a power supply voltage applied thereto and outputting a signal of a different level is different from the external power detection circuits. The level change of the power supply voltage in response to output signals; And an adjusting portion for adjusting the pull-up and pull-down current driving capability of the semiconductor device accordingly.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 구성들 보면, 제1도에서 도시된 바와같이 다수의 외부 전원전압 감지기 10,11,15,20,21,25에 의하여 각기 제어되는 PMOS 전류소오스 30와 NMOS 전류 소오스 40가 구성되어 있으며, 상기 PMOS 전류 소오스 30의 각 트랜지스터의 소오스 단자는 전원전압에 연결되고, NMOS 전류 소오스 40의 각 드레인 단자는 접지에 연결되어 전원전압 변화에 대하여 일정한 전류를 유지할 수 있도록 구성하였다. 즉, 저전압에서는 MP1/MP2,‥‥,MPn과 MN1/MN2,‥‥,NNn의 트랜지스터의 높은 구동력을 이용할 수 있도록 전류의 구동능력을 증가시켜 주고, 외부 전원전압이 증가되면 각각의 PMOS와 NMOS가 차례대로 턴 오프되어 노이즈를 최대한 억제시키고 디바이스의 특성을 외부 전원전압에 관계없이 안정되게 유지시킬 수 있도록 하였다.As shown in FIG. 1, the PMOS current source 30 and the NMOS current source 40 respectively controlled by the plurality of external power supply voltage detectors 10, 11, 15, 20, 21, and 25 are configured. The source terminal of each transistor of the PMOS current source 30 is connected to a power supply voltage, and each drain terminal of the NMOS current source 40 is connected to ground to maintain a constant current in response to a change in power supply voltage. That is, at low voltage, the driving ability of the current is increased to use the high driving force of the transistors of MP1 / MP2, ..., MPn and MN1 / MN2, ..., NNn, and when the external power supply voltage is increased, the respective PMOS and NMOS Are turned off in order to minimize noise and to keep the device stable regardless of external power supply voltage.
제2도에는 온 발명에 따른 일 실시예인 16비트 버퍼 라인 드라이버의 집적회로가 도시되어 있다. 이를 종래 기술의 제3도와 비교하여 설명한다. 종래에는 제3a도와 제3b도에 나타난 구성처럼 각기 전원전압 3.3V인 제품사양과 전원전압 5V인 제품을 구분하여 마스크 작업을 진행함에 따라 제3a도의 입력버퍼 50의 초단에 있는 PMOS 트랜지스터 P1 및 NMOS 트랜지스터 N1의 크기는 제3b도의 입력버퍼 50의 초단에 있는 PMOS 트랜지스터 P1 및 NMOS 트랜지스터 N1의 크기와 다르게 제조되었다.2 shows an integrated circuit of a 16-bit buffer line driver, which is an embodiment according to the invention. This is explained by comparing with the third degree of the prior art. Conventionally, as shown in FIG. 3a and FIG. 3b, the PMOS transistors P1 and NMOS in the first stage of the input buffer 50 of FIG. The size of the transistor N1 is manufactured differently from the size of the PMOS transistor P1 and the NMOS transistor N1 in the first stage of the input buffer 50 of FIG. 3b.
그러나, 본 발명에서는 제1b,c도에 도시된 전원전압감지기의 출력특성을 이용하여, 인가되는 전원전압이 저전압에서 고전압으로 증가하게 되면 제2도의 전류 소오스 30내의 피모오스 트랜지스터 31,32,33이 차례대로 오프되고 또 다른 전류 소오스 40내의 엔모오스 트랜지스터 41,42,43이 차례대로 턴 온된다. 그러므로 전원전압의 변화에 따른 입력신호의 LOW to HIGH 또는 HIGH to LOW 천이시 전달지연 시간은 최적화로 되며 입력 레벨은 안정상태로 유지된다. 그리고 출력버퍼 60의 후단에서도 전류 소오스 30를 마련하여 인가되는 전원전압이 저전압에서 고전압으로 변화할시, 게이트에 인가되는 전기적 신호 VDT1/VDT2/,‥‥, VDTn으로 제어되는 PMOS 트랜지스터 31,32,33,34 들이 차례대로 오프하게 된다.However, in the present invention, using the output characteristics of the power supply voltage sensor shown in Figs. 1b and c, when the applied power supply voltage increases from a low voltage to a high voltage, the PMOS transistors 31, 32, and 33 in the current source 30 of Fig. 2 are used. This is turned off in turn, and the EnMOS transistors 41, 42, 43 in another current source 40 are turned on in turn. Therefore, the propagation delay time of LOW to HIGH or HIGH to LOW transition of the input signal according to the change of the power supply voltage is optimized and the input level is kept in a stable state. The PMOS transistors 31 and 32 controlled by the electrical signals VDT1 / VDT2 /, ..., VDTn applied to the gate when the power source voltage changes from the low voltage to the high voltage are also provided at the rear end of the output buffer 60. 33,34 will turn off in turn.
또한, 저전압으로 갈수록 VD1/VD2/,‥‥,VDTn에 의해서 제어되는 PMOS들이 차례대로 온되어 저전압에서의 데이타 하이에 대한 지연을 최대한 보상할 수 있게 된다. 따라서, 출력레벨에 대한 특성을 안정되게 유지시킴으로서 전기적 신호에 의하여 저전압에서 고전압에 이르기까지 안정된 특성을 가지게 된다.In addition, the PMOSs controlled by VD1 / VD2 /, ..., VDTn are sequentially turned on toward the low voltage, thereby making it possible to compensate the delay for the data high at the low voltage as much as possible. Therefore, by keeping the characteristics of the output level stable, the electrical signal has a stable characteristic from low voltage to high voltage.
상술한 바와 같은 본 발명에 따르면, 전원전압의 사양에 관계없이 동일한 마스크에 의한 제조공정으로 반도체 장치를 제조할 수 있는 효과가 있다. 또한, 저전압에서 부터 고전압에 이르기까지 반도체 장치의 특성을 안정되게 유지시키는 이점이 있다.According to the present invention as described above, there is an effect that the semiconductor device can be manufactured in the manufacturing process by the same mask regardless of the specification of the power supply voltage. In addition, there is an advantage of keeping the characteristics of the semiconductor device stable from low voltage to high voltage.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048344A KR100197557B1 (en) | 1995-12-11 | 1995-12-11 | Semiconductor device having wide-area voltage action property |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048344A KR100197557B1 (en) | 1995-12-11 | 1995-12-11 | Semiconductor device having wide-area voltage action property |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053809A KR970053809A (en) | 1997-07-31 |
| KR100197557B1 true KR100197557B1 (en) | 1999-06-15 |
Family
ID=19439025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048344A KR100197557B1 (en) | 1995-12-11 | 1995-12-11 | Semiconductor device having wide-area voltage action property |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100197557B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102148802B1 (en) * | 2014-02-27 | 2020-08-28 | 에스케이하이닉스 주식회사 | Driver and image sensing device with the same |
-
1995
- 1995-12-11 KR KR1019950048344A patent/KR100197557B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053809A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205530B1 (en) | Sense amplifier | |
| US5589783A (en) | Variable input threshold adjustment | |
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| KR20000013437A (en) | Semiconductor device with programmable temperature sensor | |
| US6906965B2 (en) | Temperature-compensated output buffer circuit | |
| KR100416625B1 (en) | Input/output buffer of differential type for reducing variation of reference voltage | |
| US6414521B1 (en) | Sense amplifier systems and methods | |
| KR100197557B1 (en) | Semiconductor device having wide-area voltage action property | |
| KR19980080507A (en) | Semiconductor device and its input circuit and output circuit | |
| US5781041A (en) | Sense amplifier with low power in a semiconductor device | |
| KR0167261B1 (en) | The control circuit for power supply | |
| KR100369342B1 (en) | Adaptive Input Buffer with response to External Voltage | |
| KR200222131Y1 (en) | Power fail detecting circuit | |
| KR100263675B1 (en) | Output buffer in semiconductor memory device | |
| KR0183874B1 (en) | Vint generation circuit of semiconductor memory device | |
| KR100714013B1 (en) | Input buffer having variable input levels | |
| KR0147469B1 (en) | Output noise decreasing circuit | |
| KR19990001995A (en) | Power-up circuit | |
| KR100253296B1 (en) | Driver circuit | |
| KR0174508B1 (en) | Reference voltage generation circuit | |
| KR0172405B1 (en) | Audio device for parallel output | |
| JP3181306B2 (en) | Semiconductor integrated circuit | |
| KR20050046070A (en) | Circuit for generating a power up signal | |
| KR100494097B1 (en) | Glitch Prevention Data Sensing Circuit | |
| KR20010063500A (en) | Power up circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |