KR100195509B1 - Manufacturing method of multi chip package - Google Patents
Manufacturing method of multi chip package Download PDFInfo
- Publication number
- KR100195509B1 KR100195509B1 KR1019960046792A KR19960046792A KR100195509B1 KR 100195509 B1 KR100195509 B1 KR 100195509B1 KR 1019960046792 A KR1019960046792 A KR 1019960046792A KR 19960046792 A KR19960046792 A KR 19960046792A KR 100195509 B1 KR100195509 B1 KR 100195509B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating adhesive
- pattern film
- attached
- lead frame
- upper portion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
본 발명은 고밀도 실장을 하기 위한 멀티 칩 패키지의 제조방법에 관한 것으로, 더욱 상세하게는 멀티 칩 패키지를 제작하는 데 있어서, 절연 접착제가 접착되어 잇는 반도체 칩을 패턴 필름에 부착하는 멀티 칩 패키지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a multi-chip package for high-density packaging, and more particularly, to a method for manufacturing a multi-chip package in which a semiconductor chip to which an insulating adhesive is adhered is attached to a pattern film ≪ / RTI >
본 발명은, 두 개 이상의 반도체 칩과, 상기 두 개 이상의 반도체 칩의 상부에 부착된 절연 접착제와, 상기 절연 접착제의 상부에 부착된 패턴 필름과, 상기 패턴 필름에 의해 상기 두 개 이상의 반도체 칩을 연결 접속하고 상기 패턴 필름의 상부에 리드 프레임을 부착하여 구성되는 멀티 칩 패키지에 있어서, (A) 상기 절연 접착제가 상기 반도체 칩의 상부에 접착되는 단계와;The present invention relates to a semiconductor device comprising two or more semiconductor chips, an insulating adhesive attached to the top of the two or more semiconductor chips, a pattern film attached to the top of the insulating adhesive, A method of manufacturing a multi-chip package, comprising the steps of: (A) bonding an insulating adhesive to an upper portion of a semiconductor chip;
(B)상기 패턴 필름이 상기 리드 프레임의 하부에 부착되는 단계; 및(B) attaching the pattern film to a lower portion of the lead frame; And
(C) 상기 (A)단계에서 얻은 절연 접착제가 부착되어 있는 반도체 칩의 상부에 상기 리드 프레임의 하부에 부착된 패턴 필름이 부착되는 단계를 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법을 제공한다.(C) attaching a pattern film attached to a lower portion of the lead frame to an upper portion of the semiconductor chip to which the insulating adhesive obtained in the step (A) is attached, do.
본 발명의 구조에 의하면, 멀티 칩 패키지의 제조시 발생하는 고열에 의한 원자재의 변형이 억제되고, 고신뢰성을 얻을 수 있으며, 절연 접착제의 재질과 형태를 변경하고자 할 때 반도체 칩 표면에 바르는 접착 테이프의 슬롯을 변경하므로서 유연하고 빠른 제조공정이 이루어지며 그로 인한 생산성이 향상되는 효과가 있다.According to the structure of the present invention, deformation of raw materials due to high heat generated during manufacturing of a multichip package can be suppressed, high reliability can be obtained, and when an attempt is made to change the material and shape of an insulating adhesive, So that a flexible and quick manufacturing process can be performed and the productivity can be improved.
Description
본 발명은 고밀도 실장을 하기 위한 멀티 칩 패키지의 제조방법에 관한 것으로, 더욱 상세하게는 멀티 칩 패키지를 제작하는 데 있어서, 절연 접착제가 접착되어 있는 반도체 칩을 패턴 필름에 부착하는 멀티 칩 패키지의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a multi-chip package for high-density packaging, and more particularly, to a method of manufacturing a multi-chip package in which a semiconductor chip to which an insulating adhesive is bonded is attached to a pattern film ≪ / RTI >
대용량 칩의 고밀도 실장을 달성하기 위한 컴포넌트 패키징 기술로는 리드 온 칩 패키지와 멀티 칩 패키지가 적용되고 있다.Lead-on chip packages and multi-chip packages have been applied as component packaging technologies to achieve high-density packaging of large-capacity chips.
전술한 리드 온 칩 패키지의 구조를 갖는 패키지 형태는 패키지의 터미널 리드 중 반도체 칩의 전원 공급용 단자 및 데이터의 인,아웃 단자등 본딩 패드와 연결되는 리드가 반도체 칩 상면에 위치하는 구조로써 패키지 단면적 대비 약 90%까지 반도체 칩을 실장할 수 있는 장점이 있다.The package type having the structure of the lead-on-chip package described above is a structure in which a lead connected to a bonding pad such as a power supply terminal of a semiconductor chip and an input / output terminal of a data among terminal leads of the package is located on the upper surface of the semiconductor chip. It has the advantage of mounting semiconductor chips up to about 90% in comparison.
그리고, 멀티 칩 패키지의 실장 방법은 한 개의 패키지 내부에 두 개 이상의 동일 기능의 디바이스를 탑재하거나 또는 다른 기능의 디바이스들을 탑재하는 것으로 고밀도 실장을 달성하는 방법이다.The multi-chip package mounting method is a method of achieving high density mounting by mounting two or more same-function devices in one package or mounting different-function devices.
일반적으로 플라스틱 패키지의 반도체 칩 실장방법은 리드 프레임의 본딩패드를 이용하는 방법과 패턴 필름을 이용하는 방법이 있다.In general, a method for mounting a semiconductor chip in a plastic package includes a method using a bonding pad of a lead frame and a method using a patterned film.
그러나, 그 리드 프레임의 본딩패드를 이용하는 방법은 반도체 칩의 크기가 커지거나, 전원 공급을 받게되는 데이터 인, 아웃 리드 등이 연결되기 위해서는 반도체 칩의 본딩패드가 칩 중앙부에 배열되어 있을 경우에는 제작이 곤란한 단점이 있었으며, 멀티 칩 패키지에서 리드 프레임을 사용하려면 제조원가의 상승을 유발하는 단점이 있었다.However, in the method of using the bonding pads of the lead frame, in order that the size of the semiconductor chip is increased or the out lead, which is data to be supplied with power, is connected, And there is a disadvantage that the manufacturing cost is increased when the lead frame is used in the multi-chip package.
또한, 패턴 필름을 이용한 반도체 칩 실장방법은 최근에 다양한 형태로 등장하고 있으며, 플라스틱 패키지 외에 세라믹 패키지 등에도 적용 범위가 확대되고 있다.In addition, a semiconductor chip mounting method using a pattern film has recently appeared in various forms, and its application range has expanded to ceramic packages in addition to plastic packages.
패턴 필름을 이용한 반도체 칩 실장시 반도체 칩과 패턴 필름의 접착방법으로는 먼저, 절연 접착제를 패턴 필름에 도팅하여 반도체 칩을 부착하는 방법과 접착면을 보유하고 있는 절연 테이프를 매개로 접착시키는 방법이 사용되고 있으며, 본딩패드가 반도체 칩 중앙부에 배열된 경우에는 접착 테이프를 매개로 접착시키는 방법이 유용하게 적용되고 있다.As a method for bonding a semiconductor chip and a pattern film in the process of mounting a semiconductor chip using a pattern film, a method of attaching a semiconductor chip by bonding an insulating adhesive to a pattern film and a method of bonding the semiconductor chip via an insulating tape having a bonding surface When the bonding pads are arranged at the central portion of the semiconductor chip, a method of bonding the bonding pads through an adhesive tape is usefully applied.
상기의 방법을 살펴보면 우선, 실리콘 결정이 성장시킨 잉곳을 다이아 몬드 절단기로 절단하여 웨이퍼 상태로 제작한 후 그 웨이퍼를 절단하는 소잉공정을 실시한다.In the above method, first, an ingot on which a silicon crystal is grown is cut with a diamond cutting machine to prepare a wafer, and then the wafer is cut.
그리고, 소잉된 웨이퍼의 표면에 다수의 장방형 슬롯이 형성된 절연 접착 테이프를 씌운다.Then, the surface of the sowed wafer is covered with an insulating adhesive tape having a plurality of rectangular slots formed therein.
이때, 상기 절연 접착 테이프의 상부에 절연 접착제를 도포한다.At this time, an insulating adhesive is applied to the top of the insulating adhesive tape.
그리고, 절연 접착제가 도포된 절연 접착테이르를 제거하기 위해 자외선을 조사하고, 그 자외선이 조사되어 절연 접착 테이프를 제거하게 되면 장방형의 슬롯 형상에 도포된 절연 접착제가 개별의 반도체 칩 표면에 남게된다.When ultraviolet rays are irradiated to remove the insulating adhesive tape coated with the insulating adhesive and the insulating adhesive tape is removed by irradiating the ultraviolet rays, an insulating adhesive applied to the rectangular slot shape is left on the surface of the individual semiconductor chip .
도 1은 종래의 멀티 칩 패키지의 구조를 나타내는 일부 단면도이고, 도 2는 종래의 패턴 필름을 이용한 멀티 칩 패키지의 구조를 보여주는 단면도이며,도 3은 종래의 멀티 칩 패키지의 제조 방법을 보여주는 분해도이다.2 is a cross-sectional view showing a structure of a multi-chip package using a conventional pattern film, and FIG. 3 is an exploded view showing a conventional method of manufacturing a multi-chip package .
먼저, 도 1에 도시된 바와같이, 반도체 칩 (10)의 상부에 절연 접착제(12)가 부착되어 있고, 그 절연 접착제(12)의 상부에 리드 프레임(14)이 부착되어 있으며, 상기 반도체 칩(10)이 와이어(16)에 의해 상기 리드 프레임(14)과 서로 전기적으로 연결되어 있다.1, an insulating adhesive 12 is attached to an upper portion of a semiconductor chip 10, a lead frame 14 is attached to an upper portion of the insulating adhesive 12, (10) is electrically connected to the lead frame (14) by a wire (16).
도 1에서 보여주는 멀티 칩 패키지의 구조는 반도체 칩(10)과 패턴 필름(20), 또는 리드 프레임(14)사이에 절연 접착제(12)가 공통으로 위치하여 본딩작업이 달성되어 진다.The structure of the multi-chip package shown in Fig. 1 is such that the bonding operation is achieved by placing the insulating adhesive 12 in common between the semiconductor chip 10 and the pattern film 20 or the lead frame 14.
이때, 절연 접착제(12)는 패턴 필름(20) 또는 리드 프레임(14)에 부착된 상태에서 반도체 칩 본딩을 수행하도록 이루어져 있다.At this time, the insulating adhesive 12 is attached to the pattern film 20 or the lead frame 14 to perform semiconductor chip bonding.
도 2를 살펴보면, 센터 본딩 패드를 이용한 멀티 칩 패키지의 구조를 보여주는 것으로서, 반도체 칩(10)의 상부에 절연 접착제(12)가 접착되어 있고, 그 절연 접착제(12)의 상부에 패턴 필름(20)이 접착되어 있다.2 shows a structure of a multichip package using a center bonding pad in which an insulating adhesive 12 is adhered to an upper portion of a semiconductor chip 10 and a pattern film 20 .
이때, 그 패턴 필름(20)의 상부에는 리드 프레임(14)이 부착되어 있다.At this time, a lead frame 14 is attached to the upper portion of the pattern film 20.
또한, 상기 반도체 칩(10)의 상부에는 본딩패드(22)가 형성되어 있고, 상기 본딩패드(22)가 와이어(16)에 의해 패턴 필름(20)과 전기적으로 연결되어 있다.A bonding pad 22 is formed on the semiconductor chip 10 and the bonding pad 22 is electrically connected to the pattern film 20 by a wire 16.
그리고, 도 3은 종래의 멀티 칩 패키지의 제조방법을 나타내는 도면으로서, 절연 접착제(12)가 패턴 필름(20)의 하부에 부착되어 지고, 그 패턴 필름(20)의 상부에 리드 프레임(14)이 부착되어 있다.3 is a diagram showing a conventional method of manufacturing a multichip package in which an insulating adhesive 12 is attached to a lower portion of a pattern film 20 and a lead frame 14 is formed on the pattern film 20, Respectively.
이때, 상기 리드 프레임(14)의 하부에는 본딩 패드(22)가 형성되어 있고, 상기 패턴 필름(20)의 상부에 상기 리드 프레임(14)의 본딩패드(22)가 대응하도록 본딩 패드(22)가 형성되어 있으며 상기 리드 프레임(14)과 패턴 필름(20)이 상기 본딩 패드(22)에 의해 전기적으로 연결되어 있다.A bonding pad 22 is formed under the lead frame 14 and a bonding pad 22 is formed on the pattern film 20 such that the bonding pad 22 of the lead frame 14 corresponds thereto. And the lead frame 14 and the pattern film 20 are electrically connected to each other by the bonding pad 22.
계속해서, 상기와 같이 전기적으로 연결된 리드 프레임(14)과 패턴 필름(20)은 그 패턴 필름(20)의 하부에 절연 접착제(12)가 부착되어 지고, 그 절연 접착제(12)가 개재된 상태하에서 반도체 칩(10)이 부착되어 진다.Subsequently, the lead frame 14 and the pattern film 20, which are electrically connected to each other as described above, are attached to the lower portion of the pattern film 20 with the insulating adhesive 12, and the state in which the insulating adhesive 12 is interposed The semiconductor chip 10 is attached.
그러나, 상기와 같은 절연 접착제를 매개로 접착시키는 패키지 제조방법은 패턴 필름에 절연 접착제의 한면을 먼저 접착시킨 후 소잉이 완료된 웨이퍼에서 개별 칩을 부착하는 것으로 도팅 방식과 비교할 때 접착제의 퍼짐성 불량이 없고, 칩 부착 위치에 대한 정밀도를 향상시키는 장점을 갖고 있으나, 패턴 필름에 절연 접착제의 한 면을 접착할 때 고열이 발생되고 발생된 고열로 인한 패턴 필름과 절연 접착제의 재질간의 열팽창 계수 및 유리전이온도 등의 차이로 인하여 발생하는 비틀림 등의 불량을 극소화하기 위한 재질 선정에 신중을 기해야 하는 단점이 있었다.However, in the method of manufacturing a package to which the above-described insulating adhesive is adhered, there is no defective spreadability of the adhesive as compared with the doting method by adhering one chip of the insulating adhesive to the pattern film first, However, when the one side of the insulating adhesive is adhered to the pattern film, the thermal expansion coefficient and the glass transition temperature between the material of the patterning film and the insulating adhesive due to the high temperature generated and the high temperature generated, There is a drawback in that it is necessary to pay careful attention to the selection of a material for minimizing defects such as twisting caused by the difference of the thickness and the like.
또한, 리드 프레임에 패턴 필름을 접착할 때에도 이미 패턴 필름에 부착되어 있는 절연 접착제의 성질 변형에 주의해서 접착하여야 하는 어려움이 있었다.Further, even when the patterned film is adhered to the lead frame, it has been difficult to bond the patterned film to the patterned film while paying attention to the property change of the insulating adhesive.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 멀티 칩 패키지 제조시 고열로 인한 원자재의 변형을 억제하고, 고신뢰성을 획득하기 위한 멀티 칩 패키지의 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a multi-chip package for suppressing deformation of a raw material due to high heat and obtaining high reliability in manufacturing a multi-chip package.
도 1은 종래의 멀티 칩 패키지의 구조를 나타내는 일부 단면도1 is a partial cross-sectional view showing a structure of a conventional multi-chip package
도 2는 종래의 패턴 필름을 이용하여 멀티 칩 패키지의 구조를 보여주는 단면도2 is a cross-sectional view showing the structure of a multi-chip package using a conventional pattern film
도 3은 종래의 멀티 칩 패키지의 제조 방법을 보여주는 분해도3 is an exploded view showing a method of manufacturing a conventional multi-
도 4A, 4B,4C는 본 발명의 웨이퍼에 절연 접착제를 부착시키는 방법을 보여주는 도면4A, 4B and 4C are views showing a method of attaching an insulating adhesive to the wafer of the present invention
도 5는 본 발명의 절연 접착제를 이용한 멀티 칩 패키지의 제조방법을 보여주는 분해도5 is an exploded view showing a method of manufacturing a multi-chip package using the insulating adhesive of the present invention
도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10,24 : 반도체 칩12 : 절연 접착제10, 24: semiconductor chip 12: insulating adhesive
14 : 리드 프레임16 : 와이어14: lead frame 16: wire
18 : 패키지 몸체20 : 패턴 필름18: package body 20: pattern film
22 : 본딩 패드26 : 접착 테이프22: bonding pad 26: adhesive tape
100 : 웨이퍼100: wafer
상기의 목적을 달성하기 위한 본 발명은, 두 개 이상의 반도체 칩과, 상기 두 개 이상의 반도체 칩의 상부에 부착된 절연 접착제와, 상기 절연 접착제의 상부에 부착된 패턴 필름과, 상기 패턴 필름에 의해 상기 두 개 이상의 반도체 칩을 연결접속하고 상기 패턴 필름의 상부에 리드 프레임을 부착하여 구성되는 멀티 칩 패키지에 있어서, (A) 상기 절연 접착제가 상기 반도체 칩의 상부에 접착되는 단계와;According to an aspect of the present invention, there is provided a semiconductor device comprising: at least two semiconductor chips; an insulating adhesive attached to upper portions of the two or more semiconductor chips; a pattern film attached to the upper portion of the insulating adhesive; A method of manufacturing a multichip package comprising: connecting two or more semiconductor chips and attaching a lead frame to an upper portion of the pattern film, the multichip package comprising: (A) bonding the insulating adhesive to an upper portion of the semiconductor chip;
(B)상기 패턴 필름이 상기 리드 프레임의 하부에 부착되는 단계; 및(B) attaching the pattern film to a lower portion of the lead frame; And
(C) 상기 (A)단계에서 얻은 절연 접착제가 부착되어 있는 반도체 칩의 상부에 상기 리드 프레임의 하부에 부착된 패턴 필름이 부착되는 단계를 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법을 제공한다.(C) attaching a pattern film attached to a lower portion of the lead frame to an upper portion of the semiconductor chip to which the insulating adhesive obtained in the step (A) is attached, do.
또한, 본 발명은, 두 개 이상의 반도체 칩과, 상기 두 개 이상의 반도체 칩의 상부에 부착된 절연 접착제와, 상기 절연 접착제의 상부에 부착된 패턴 필름과, 상기 패턴 필름에 의해 상기 두 개 이상의 반도체 칩을 연결 접속하고, 상기 패턴 필름의 상부에 리드 프레임을 부착하여 구성되는 멀티 칩 패키지의 제조방법에 있어서,According to another aspect of the present invention, there is provided a semiconductor device comprising: at least two semiconductor chips; an insulating adhesive attached to an upper portion of the at least two semiconductor chips; a pattern film attached to an upper portion of the insulating adhesive; And a lead frame is attached to an upper portion of the pattern film, the method comprising the steps of:
(A)소잉 작업이 끝난 웨이퍼의 상부 표면에 다수의 슬롯이 형성된 절연 테이프를 부착하는 단계와;(A) attaching an insulating tape having a plurality of slots formed on an upper surface of a wafer to be sawed;
(B)상기 절연 테이프의 상부에 절연 접착제를 도포하는 단계와;(B) applying an insulating adhesive to an upper portion of the insulating tape;
(C) 상기 절연 접착제가 도포된 후 상기 절연 테이프를 제거하여 웨이퍼가 개별 칩으로 분리됨과 동시에 칩의 상부에 절연 접착제가 부착되도록 하는 단계와;(C) removing the insulating tape after the insulating adhesive is applied to separate the wafer into individual chips, and attaching an insulating adhesive to the upper portion of the chips;
(D)상기 리드 프레임의 하부에 상기 패턴 필름을 부착하는 단계; 및(D) attaching the pattern film to a lower portion of the lead frame; And
(E) 상기 (C)단계에서 얻은 절연 접착제가 부착된 반도체 칩의 상부에 상기 (D)에 서 얻은 리드 프레임의 하부에 부착된 패턴 필름이 부착되는 단계를 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법을 제공한다.(E) attaching a pattern film adhered to a lower portion of the lead frame obtained in (D) to the top of the semiconductor chip with the insulating adhesive obtained in the step (C) Of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 멀티 칩 패키지의 제조방법을 보다 상세하게 설명하고자 한다.Hereinafter, a method of manufacturing a multi-chip package according to the present invention will be described in detail with reference to the accompanying drawings.
도4A, 도4B, 도4C는 본 발명의 웨이퍼에 절연 접착제를 부착시키는 방법을 보여주는 도면이고, 도 5는 본 발명의 절연 접착제를 이용한 멀티 칩 패키지의 공정순서를 보여주는 분해도이다.FIGS. 4A, 4B, and 4C are views showing a method of attaching an insulating adhesive to a wafer of the present invention, and FIG. 5 is an exploded view showing a process sequence of a multi-chip package using the insulating adhesive of the present invention.
먼저, 도 4A,도4B,도4C를 살펴보면, 단결정화 시킨 잉곳을 다이아 몬드 절단기로 절단하여 웨이퍼(100)를 형성한 후, 그 웨이퍼(100)를 개별의 반도체 칩(24)으로 형성하기 위해 소잉작업을 실시한다.4A, 4B, and 4C, after a single crystal ingot is cut with a diamond cutting machine to form a wafer 100, the wafer 100 is formed as an individual semiconductor chip 24 Sowing work is performed.
그리고, 소잉작업이 끝난 웨이퍼(100)의 상부에 장방형의 슬롯이 형성된 접착 테이프를 부착하고 상기 슬롯에 절연 접착제(12)를 도포한다.Then, an adhesive tape having a rectangular slot is attached to the top of the wafer 100 subjected to the sowing operation, and the insulating adhesive 12 is applied to the slot.
상기와 같이 절연 접착제(12)가 도포된 상부에 자외선을 조사하여 접착 테이프(26)를 제거한다.As described above, the adhesive tape 26 is removed by irradiating ultraviolet rays onto the upper portion coated with the insulating adhesive 12.
이때, 접착 테이프(26)가 제거되면 각각의 반도체 칩(24)으로 분리된 웨이퍼(100)의 상부에 절연 접착제(12)가 부착되어 진다.At this time, when the adhesive tape 26 is removed, the insulating adhesive 12 is attached to the upper part of the wafer 100 separated by the respective semiconductor chips 24.
도 5를 살펴보게 되면, 상기 절연 접착제(12)가 반도체 칩(10)의 상부에 접착되어 있고, 그 상기 패턴 필름(20)의 상부와 리드 프레임(14)의 하부에는 본딩패드(22)가 형성되어 있으며, 그 본딩패드(22)들은 상기 리드 프레임(14)과 패턴 필름(20)이 서로 대응하도록 형성되어 있다.5, the insulating adhesive 12 is adhered to the upper portion of the semiconductor chip 10. A bonding pad 22 is attached to the upper portion of the pattern film 20 and the lower portion of the lead frame 14 And the bonding pads 22 are formed so that the lead frame 14 and the pattern film 20 correspond to each other.
그리고, 상기 리드 프레임(14)과 패턴 필름(20)은 상기 본딩패드(22)에 의해 서로 전기적으로 연결되어져 있다.The lead frame 14 and the pattern film 20 are electrically connected to each other by the bonding pad 22.
따라서, 상기와 같이 이루어진 구성에 의한 멀티 칩 패키지 제조방법을 살펴보면, 상기 절연 접착제(12)를 반도체 칩(10)의 상부에 부착하고, 상기 리드 프레임(14)의 하부에 패턴 필름(20)을 부착한다.The insulating adhesive 12 is attached to the upper portion of the semiconductor chip 10 and the pattern film 20 is formed on the lower portion of the lead frame 14. [ .
그리고, 상기 절연 접착제(12)가 부착된 반도체 칩(10)에 상기 패턴 필름(20)이 접착된 리드 프레임(14)을 부착하게 된다.The lead frame 14 to which the pattern film 20 is adhered is attached to the semiconductor chip 10 to which the insulating adhesive 12 is attached.
따라서, 본 발명의 구조에 의하면, 멀티 칩 패키지의 제조시 발생하는 고열에 의한 원자재의 변형이 억제되고, 고신뢰성을 얻을 수 있으며, 절연 접착제의 재질과 형태를 변경하고자 할 때 반도체 칩 표면에 바르는 접착 테이프의 슬롯을 변경하므로서 유연하고 빠른 제조공정이 이루어지며 그로 인한 생산성이 향상되는 효과가 있다.Therefore, according to the structure of the present invention, it is possible to suppress the deformation of the raw material due to the high heat generated in the manufacture of the multichip package, to obtain high reliability, and to change the material and shape of the insulating adhesive, By changing the slot of the adhesive tape, a flexible and quick manufacturing process can be performed and the productivity due to this is improved.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046792A KR100195509B1 (en) | 1996-10-18 | 1996-10-18 | Manufacturing method of multi chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046792A KR100195509B1 (en) | 1996-10-18 | 1996-10-18 | Manufacturing method of multi chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027877A KR19980027877A (en) | 1998-07-15 |
| KR100195509B1 true KR100195509B1 (en) | 1999-06-15 |
Family
ID=19478009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046792A KR100195509B1 (en) | 1996-10-18 | 1996-10-18 | Manufacturing method of multi chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100195509B1 (en) |
-
1996
- 1996-10-18 KR KR1019960046792A patent/KR100195509B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980027877A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526731B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5888847A (en) | Technique for mounting a semiconductor die | |
| US6927096B2 (en) | Method of manufacturing a semiconductor device | |
| US7482695B2 (en) | Stack MCP and manufacturing method thereof | |
| KR100517075B1 (en) | Method for manufacturing semiconductor device | |
| JP2972096B2 (en) | Resin-sealed semiconductor device | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| US5021864A (en) | Die-mounting paddle for mechanical stress reduction in plastic IC packages | |
| JPH08111491A (en) | Semiconductor device | |
| US6797540B1 (en) | Dap isolation process | |
| JP2001338932A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100195509B1 (en) | Manufacturing method of multi chip package | |
| US5939777A (en) | High aspect ratio integrated circuit chip and method for producing the same | |
| JP4416067B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JPH09330992A (en) | Semiconductor device mounting body and its manufacture | |
| JPH11251510A (en) | Lead frame and semiconductor device using the same | |
| JPH0547988A (en) | Semiconductor device | |
| JP4033969B2 (en) | Semiconductor package, manufacturing method thereof and wafer carrier | |
| KR960005682Y1 (en) | Semiconductor producing device | |
| JPH07135270A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH07161764A (en) | Resin sealed type semiconductor device and manufacture thereof | |
| KR100518243B1 (en) | Method of forming chip scale package | |
| KR100440789B1 (en) | Semiconductor package and manufacturing method the same | |
| JPH0422159A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| KR100337458B1 (en) | Manufacturing method of semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |