KR100193865B1 - 도체스트립을 이용한 e면 대역통과 여파기 설계방법 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야

도체스트립을 이용한 E면 대역통과 여파기 설계 방법.

2. 발명이 해결하려고 하는 기술적 과제

E면 대역통과 여파기의 설계에 있어 기본모드와 함께 고차모드의 영향까지 고려하는 설계방법을 구현한다.

3. 발명의 해결방법의 요지

본 발명의 도체스트립을 이용한 E면 대역통과 여파기 설계 방법은, 회로망 합성법 설계방법으로 시뮬레이션 하여 상기 여파기 설계변수들을 결정하는 제1과정과, 상기 결정된 설계변수 결과에 따라 설계사양들을 보정하여 입력변수들을 실제 최적화된 결과와 가장 근접하게 만들어 상기 입력변수들을 최적화의 초기치로 결정하는 제2과정과, 주파수 응답을 최적화하기 위해서 상기 입력변수들을 변화시켜 가면서 상기 입력변수들이 최적화되는가를 판단하는 직접전개계획 방법을 사용하고 상기 최적화의 판단 기준으로서 에러함수를 사용하여 요구되는 주파수 응답에 근접시켜가는 제3과정과, 상기 주파수 응답에 근접시켜 감에 의해 도체 스트립 및 공진기 길이를 산출하는 제4과정으로 이루어진다.

4. 발명의 중요한 용도

E면 대역통과 여파기.

Description

도체스트립을 이용한 E면 대역통과 여파기 설계 방법

제1도는 도파관을 이용한 E면 대역통과 여파기 구조도.

제2도는 이중분기된 불연속 접합부의 구조도.

제3도는 회로망 합성법에 의한 반사계수 S₁₁함수 결정에 대한 이해를 돕기 위한 도면.

제4도는 회로망 합성법 설계방법의 흐름도.

제5도는 회로망 합성법 설계방법으로 대역통과 여파기가 구현될 때 모드수에 따른 반사계수의 수렴성을 보여주는 도면.

제6도는 본 발명에 따라 최적 설계방법의 흐름도.

제7도는 회로망 합성 설계와 최적 설계의 시뮬레이션 결과 비교를 보여주는 도면(f₀=18GHz, BW=60MHz, 리플특성 0.5dB, f=18.12GHz에서 감쇄 40dB).

제8도는 회로망 합성 설계와 최적 설계의 시뮬레이션 결과 비교를 보여주는 도면(f₀=34GHz, BW=1.2GHz, 리플특성 0.5dB, f=18.12GHz에서 감쇄40dB).

본 발명은 마이크로파(Micro-wave) 통신장치에 관한 것으로, 특히 도체스트립을 이용한 E면 대역통과 여파기 설계방법에 관한 것이다.

일반적으로 MDR(Microwave Digital Relay) 시스템과 같은 마이크로파대 통신장비에는 대단히 좁은 대역폭을 갖는 저손실 도파관형 대역통과 여파기가 필요하다. 도파관형 대역통과 여파기는 구형도과관에 금속봉, 인턱티브창, 격막등을 이용해 제작될 수 있는데, 구조가 복잡하고 제작이 어려워 대량생산이 어렵다. 반면에 E면 대역통과 여파기는 손실이 적고 제작이 용이하며 정밀설계가 가능하여 제작 후 미세 조정이 필요없기 때문에 최근 십 여 년간 많이 연구되어 왔다. E면 대역통과 여파기는 구형(rectangular) 도파관에 도체스트립이 삽입된 구조를 갖고 있다.

제1도는 이러한 E면 대역 통과 여파기를 보여주고 있다. 2는 도파관이고 4는 도체 스트립 E면 회로이다. 상기 도체스트립 E면 회로(이하 도체스트립이라 칭함) 4는 사진부식, 인쇄 등의 방법으로 정밀제작이 가능하다. E면 여파기는 내부에 삽입되는 도체스트립 4의 구조만을 변경함으로써 요구되는 여파기를 설계할 수 있으므로 제작이 쉽게 경제적이며 대량 생산이 가능한 장점이 있다.

최상의 Q값을 얻기 위해 유전체가 없는 순수한 도체스트립 4를 사용하며 도체스트립 사이의 슬롯패턴의 폭을 도파관 2의 높이와 같도록 한다. 따라서 E면 대역통과 여파기는 동축 유도성 도체스트립 4로 분리된 여러개의 공진기를 포함하게 된다. E면 대역통과 여파기는 삽입되는 도체스트립 4의 두께와 길이, 공진기의 길이가 설계변수로 사용될 수 있는데 보통 제작의 편의를 위해 스트립의 두께는 고정시키고 스트립의 길이와 공진기의 길이를 설계 변수로 사용한다. 제l도에서 변수 1는 공진기의 길이를 의미하고 변수 m은 스트립의 길이를 의미한다.

E면 여파기 설계를 위한 기존의 방법으로서 회로망 합성법에 근거한 설계방법을 들 수 있다. 원형 여파기 이론의 하나인 이 방법을 통하여 직접결합 공진 여파기의 설계가 가능하다. E면 여파기는 분포정수형 계단임피던스 여파기에 속하는데 여파기 설계를 위하여 보통 레비(Levy)가 제안한 직접결합 공진여파기 설계방법을 사용한다. 이 설계 방법에 따르면 직접결합 공진여파기의 설계를 위하여 요구되는 여파기를 임피던스 회로로 나타내고 이를 등가의 인버터 회로 변환하고 이를 다시 반사계수들로 구성된 회로로 변환한다. 이 설계이론을 통하여 원하는 여파기의 성능을 얻게 해주는 불연속 구조의 반사계수 값들을 얻을 수 있다. E면 스트립 구조를 사용해 여파기를 설계하기 위해서는 이 반사계수 값들을 실제 E면 구조의 물리적인 크기로 바꾸어야 한다. 이를 위해 도체 스트립 4의 반사계수 값들을 우선 도체 스트립 길이 m의 함수로 나타낸 후 회로망 합성법에 의해 계산된 반사계수 값과 비교하여 스트립 구조의 길이 변수들을 얻는다. 반사계수를 스트립 길이 m의 함수로 나타내는 간단한 방법은 스트립 구조를 나타내는 산란행렬를 구하는 것인데 이를 위해 모드정합법과 일반 산란행렬 기법이 사용될 수 있다.

하기에서는 E면 여파기 설계를 위해 사용된 회로망 합성설계 이론들 (1)~(5)를 참조적으로 기재하고 있다.

(1) 회로망 합성법에 의한 변수계산

n : 공진기수

(2) 회로망 합성법에 의한 반사계수 S₁₁계산

(3) 도체 스트립의 산란행렬 표현

(4) S₁₁함수결정

제2도는 상기 (3) 도체 스트립 4의 산란행렬 표현에 대해서 보다 나은 이해를 돕기 위한 도면으로서, 이중 분기된 불연속 접합부의 구조도를 보여준다. 제3도는 회로망 합성법에 의한 반사계수 S₁₁함수 결정에 대한 이해를 돕기 위한 도면이다.

그리고 제4도는 회로망 합성법 설계방법의 흐름도로서, 이에 대한 각 단계에서의 구체적인 설명은 전술한 바와 같다. 따라서 하기에서는 제4도를 참조하여 회로망 합성법 설계방법의 전체적인 흐름만을 설명하기로 한다. 먼저 제4도의 100단계에서는 변수 n, a, h를 계산하고 102단계에서는 반사계수 S₁₁을 계산한다. 그후 104단계에서는 도체 스트립 4의 산란행렬을 표현하고, 106단계에서는 S₁₁함수를 결정한다. 그후 108단계에서 변수 n(공진기수)이 1보다 크거나 같으면 110단계로 진행하여 변수를 1감소시킨다. 그후 114단계에서 S₁₁함수값을 계산한다. 그 다음으로 116단계에서는 S₁₁계산값이 S₁₁함수값과 같은가를 비교하는데 만약 같지 않으면 112단계를 다시 수행한다. 만약 S₁₁계산값과 S₁₁함수값이 같으면 118단계로 진행하여 도체 스트립의 길이 m을 결정하고 108단계로 되돌아가서 전술한 과정을 반복한다. 그러면 도파관 2에 필요한 도체 스트립 길이 m을 모두 결정할 수 있게 된다.

108 단계에서 변수 n(공진기수)이 1보다 작게 되면 120단계로 진행하여 n개의 공진기에 대한 길이 l를 모두 결정하게 된다. 제1도에서 공진기의 갯수 n은 3이다.

이러한 기존의 회로망 합성설계 이론은 기본모드만을 고려하기 때문에 영역에서는 정확한 설계를 가능하게 해 주지만 고주파 영역의 여파기 설계에서는 정확성이 저하되는 단점이 있다. 고주파 성분들을 저주파 영역에서는 쉽게 감소되어 사라지지만 고주파 영역에서는 쉽게 감소되지 않고 상대적으로 보다 멀리 전파되는 특성을 갖는다. 즉 고주파 영역에서는 기본모드 뿐 아니라 고차모드들이 발생하여 전송되게 되며 이 고차모드들은 서로 결합하여 기본모드의 특성에 변화를 주게 된다.

제5도는 회로망 합성법 설계방법으로 대역통과 여파기가 구현될 때 모드수에 따른 반사계수의 수렴성을 보여주는 도면으로서, 상기한 특성을 보여주고 있다.

그러므로 회로망 합성법을 바탕으로 고주파 영역에서 통과 대역을 가지는 대역통과 여파기를 설계할 경우 고차모드들의 영향에 의해 실제 제작된 여파기는 중심주파수가 천이 되고 통과대역이 감소하는 등의 결과를 가져오게 된다.

따라서 본 발명의 목적은 E면 대역통과 여파기의 설계에 있어 기본 모드와 함께 고차모드의 영향까지 고려하는 설계 방법을 제공하는데 있다.

본 발명의 다른 목적은 기존 E면 대역통과 여파기의 설계시 고주파영역에서 설계 정확성이 저하되는 단점을 보완하는 설계방법을 제공하는데 있다.

본 발명의 또 다른 목적은 기존 회로망 합성법에 의한 E면 대역통과 여파기 설계 방법의 부정확성을 해소하는 최적설계법을 제공하는데 있다.

이하 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 상세히 설명될 것이다.

본 발명에 따른 최적설계 방법은 기본모드 뿐만 아니라 감쇠하지 않는 충분한 고차모드들까지 고려해주기 때문에 고주파 영역에서도 정확히 동작하는 여파기의 설계가 가능하다. 최적설계 방법은 여파기 전체를 도체스트립 길이, 공진기 길이 및 주파수의 함수인 산란행렬로 나타낸 후, 이 산란행렬의 요소들 중 기본모드의 전송계수 및 반사계수를 이용하여 에러함수를 얻고 이를 최적화 과정에 적용한다. 여기서의 최적화 과정이란 에러함수가 최소가 되도록 입력 값들을 변환시켜 가는 직접전개계획(direct evolution strategy)방법을 기초로 한다. 최적화의 시간을 단축하기 위해서 회로망 합성법으로 결정되는 설계치들을 최적설계의 입력변수들로 사용한다. 여파기의 주파수 특성을 알려주는 전송함수를 구하는 과정에서 고차모드까지 충분히 고려해주는 풀웨이브(full wave)해석인 모드정합법을 사용하므로 전송함수는 여파기의 주파수 특성을 알아보는 시뮬레이션 함수로 사용할 수 있다.

최적화 하는 시간은 입력변수들의 초기치에 따라 좌우된다. 원형여파기 설계이론에 의하면 입력변수에 해당하는 스트립의 길이와 스트립들의 간격들은 중심주파수에서 계산된 한파장 길이보다는 작으므로 입력변수의 범위를 결정할 수 있다. 이 범위 내에서 입력변수들을 제작의 한계치만큼 변화시키는 방법은, 입력변수가 하나 증가할수록 입력변수들을 변화시키는 시간이 기하급수적으로 증가해, 다단의 스트립 및 공진기를 가지는 여파기 설계에는 이 방법의 사용이 거의 불가능하게 된다. 여파기의 통과대역이 광대역이 될수록 필요한 불연속구조가 다단이 되므로, 특히 광대역 여파기 설계시에는 최적화의 시간문제가 더욱 심각하게 된다.

제6도에서는 이의 해결을 위한 본 발명의 최적 설계방법의 흐름도를 보여주고 있다. 제6도를 참조하면, 먼저 200단계에서 회로망 합성법 설계의 설계치들 즉, 도체스트립의 길이 m 및 공진기의 길이 l을 시뮬레이션 하고, 202단계로 진행하여 그 결과에 따라 설계사양들을 보정하여 입력변수들을 실제 최적화된 결과와 가장 근접하게 만든다. 그 후, 204단계로 진행하여 입력변수들을 최적화의 초기치로 결정한다.

200단계~204단계를 구체적으로 설명하면, 여파기를 나타내는 산란행렬로부터, 설계된 여파기의 주파수응답을 정확히 예측해주는 전송함수(시뮬레이션 함수)를 얻을 수 있다. 이 시뮬레이션 함수는 최적화 과정에 적용되어 설계변수들을 얻는데 사용된다. 여파기 크기 변수들이 임의로 고정된다면 그에 따른 여파기의 주파수 응답을 얻을 수 있다.

특히 202단계에서 수행되는 설계사양의 보정과정은 입력변수들의 입력 범위를 최소화하고 입력변수들이 초기치로부터 빠르게 최적화 될 수 있도록 보장하는 역할을 하므로 E면 여파기 설계시 최적화 하는 시간을 크게 줄여준다.

제6도의 204단계를 수행후 206단계를 수행하는데 206단계에서는 도체 스트립 및 공진기의 길이 m, l의 길이를 변화시킨다. 이때 상기 길이 m, l의 변화량은 설계자가 가공할 수 있는 한계치만큼으로 한다. 상기 변화량의 바람직한 값은 10^-4~10^-5mm 정도이다.

그 후 208단계로 진행하는데 길이 변화 끝인가를 판단한다. 즉 상기한 변화량 만큼씩 변화시켜 보았는가를 판단한다. 길이 변화를 전부 다 수행하지 않았다면 210단계로 진행하여 에러함수를 계산한다. 그 후 계산한 에러함수의 값이 감소하면 214단계로 진행하여 도체 스트립 및 공진기의 길이 m, l을 지정하게 된다.

그 후 206단계로 되돌아가서 그 단계로부터의 과정을 반복한다.

전술한 제6도의 206단계~214단계의 과정을 구체적으로 설명하면 하기와 같다. 본 발명에서는 얻어지는 주파수 응답을 최적화하기 위해서 입력 변수들을 변화시켜 가면서 입력변수들이 최적화 되는가를 판단하는 전개계획(evolution strategy)방법을 사용하고 최적화의 판단 기준으로서 에러함수를 사용한다. 에러함수는 원하는 주파수응답과 시뮬레이션된 주파수 응답의 차이에 해당하는 함수이며 에러함수가 작아질수록 시뮬레이션된 결과는 요구되는 주파수 응답에 근접해 간다. 여파기 설계시 최적화란 원하는 주파수 응답이 얻어질 때까지 입력변수들을 변경시켜 원하는 특성이 얻어졌을 변수들의 변화작업을 중단하는 과정을 의미하며 이를 통하여 원하는 설계사양을 잘 만족시켜 주는 여파기의 설계치들을 얻을 수 있다. 여러 에러함수들 중 다음과 같은 에러함수를 사용할 수 있다.

이렇게 하여 길이 변화를 전부 다 시키면 제6도의 216단계로 진행하여 도체 스트립 및 공진기 길이 m, l을 산출하게 된다.

제6도에서, 최적설계시 사용되는 초기치들을 회로망 합성법의 설계변수들로 사용하였고, 모든 변수들을 순차적으로 변화시키는 대신 다른 변수들이 고정된 채로 한 변수만을 변화시키는 방법을 사용하여 최적화의 시간을 크게 감소시켰다.

여파기를 설계하는 방법으로서, 본 발명에 따른 최적 설계방법과 기존의 회로망 합성방법의 비교를 위해 여파기를 두 방법을 사용하여 설계하고, 여파기의 설계를 정확히 예측해주는 시뮬레이션 함수를 이용하여 여파기의 성능을 예측해 보았다.

이를 위해 중심주파수 18GHz, 통과 대역폭 60MHz, 리플 0.5dB, 중심 주파수에서 120MHz 떨어진 곳에서 감쇠 40dB로 여파기를 각각의 방법에 따라 설계하여 그 특성을 시뮬레이션 하였다. 두 방법에 의해 설계된 여파기의 주파수 응답은 제7도와 같이 나타내어진다. 상기 제7도에서는 여파기의 요구되는 주파수특성을 나타내기 위해 체비셰브(Chebyshev) 함수도 표시하였다.

제7도를 보면, 회로망 함수에 의한 설계 결과는 요구되는 주파수 특성에 비해 중심주파수가 14MHz가 천이되었음을 볼 수 있다. 이에 비해 최적설계에 의한 주파수 응답은 요구되는 주파수 특성과 거의 일치한다. 중심 주파수가 비교적 낮은 주파수 대역에 있음에도 불구하고 회로망 함수에 의한 주파수 응답에 변화가 생긴 주요원인은 설계된 여파기가 협대역이기 때문이다. 즉, 주파수대역에 비해 감쇠특성이 클수록 또한 중심주파수가 클수록 천이되는 크기가 커지게 된다. 그 이유는 주파수가 높아질수록 고차모드에 의한 결합이 기본모드 공진에 더 큰 영향을 주게 되며 협대역일수록 회로망합성법에 의한 근사가 더 커지게 되기 때문이다.

고주파 대역에서의 주파수 응답을 비교해 보기 위하여 중심주파수 34GHz, 통과 대역폭 1.2GHz, 리플 0.05dB, 중심주파수에서 2GHz 떨어진 곳에서 감쇠 50dB로 여파기를 두 설계 방법에 따라 설계하였다. 시뮬레이션된 결과는 제8도와 같다.

제8도를 보면, 비교적 통과 대역폭이 큼에도 불구하고 회로망 합성법에 의한 설계의 주파수 응답이 요구되는 주파수 응답에 비해 중심주파수의 천이가 발생함을 알 수 있다. 또한 주파수 응답의 통과대역이 높아질수록 상대적으로 스트립의 길이가 길어지게 되고 따라서 회로망 합성법에 의한 설계공식들이 더 이상 정확한 대역폭을 예측해주지 못하기 때문이다. 이에 비해 최적설계에 의한 여파기의 주파수 응답은 중심주파수가 고주파 대역일 경우도 요구되는 조건들을 잘 만족시켜 줌을 확인할 수 있다.

상술한 바와 같이 본 발명에 따른 최적설계 방법은 기본모드 뿐만 아니라 감쇠하지 않는 충분한 고차모드들까지 고려해주기 때문에 고주파 영역에서도 정확히 동작하는 여파기의 설계가 가능한 장점을 가진다.

Claims (4)

1. 도체스트립을 이용한 E면 대역통과 여파기 설계 방법에 있어서, 회로망 합성법 설계방법으로 시물레이션 하여 상기 여파기 설계변수들을 결정하는 제1과정과, 상기 결정된 설계변수 결과에 따라 설계사양들을 보정하여 입력변수들을 실제 최적화된 결과와 가장 근접하게 만들어 상기 입력변수들을 최적화의 초기치로 결정하는 제2과정과, 주파수 응답을 최적하하기 위해서 상기 입력변수들을 변화시켜 가면서 상기 입력변수들이 최적화되는가를 판단하는 직접전개계획 방법을 사용하고 상기 최적화의 판단 기준으로서 에러함수를 사용하여 요구되는 주파수 응답에 근접시켜 가는 제3과정과, 상기 주파수 응답에 근접시켜 감에 의해 도체 스트립 및 공진기 길이를 산출하는 제4과정으로 이루어짐을 특징으로 하는 방법.
2. 제1항에 있어서, 상기 제3과정의 에러함수는 원하는 주파수응답과 시뮬레이션된 주파수 응답의 차이에 해당하는 함수이며 상기 에러함수가 작아질수록 시뮬레이션된 결과는 요구되는 주파수 응답에 근접해감을 특징으로 하는 방법.
3. 제1항에 있어서, 상기 초기치들을 회로망 합성법의 설계변수들로 사용하였고, 모든 변수들을 순차적으로 변화시키는 대신 다른 변수들이 고정된 채로 한 변수만을 변화시키는 방법을 사용하여 최적화의 시간을 크게 감소시킴을 특징으로 하는 방법.
4. 도체스트립을 이용한 E면 대역통과 여파기 설계 방법에 있어서, 회로망 합성법 설계방법으로 시뮬레이션 하여 상기 여파기 설계변수들을 결정하는 제1과정과, 상기 결정된 설계변수 결과에 따라 설계사양들을 보정하는 제2과정과, 상기 제2과정의 보정에 의한 입력변수들을 실제 최적화된 결과와 가장 근접하게 만들어 상기 입력변수들을 최적화의 초기치로 결정하는 제3과정과, 주파수 응답을 최적화하기 위해서 상기 입력변수들을 변화시켜 가면서 상기 입력변수들이 최적화 되는가를 소정 에러함수를 사용하여 판단하는 제4과정과, 상기 에러함수가 작아질수록 시뮬레이션된 결과가 요구되는 주파수 응답에 근접해감으로 판단하는 제5과정과, 상기 주파수 응답에 근접시켜 감에 의해 도파관의 도체 스트립 및 공진기 길이를 산출하는 제6과정으로 이루어짐을 특징으로 하는 방법.