KR100193016B1

KR100193016B1 - 비동기식 시분할 다중화 전송 경로를 점유하는 가상 회로의 데이타 비율을 계산하는 방법 및 장치

Info

Publication number: KR100193016B1
Application number: KR1019910012639A
Authority: KR
Inventors: 비넬 뽈
Original assignee: 미셀 푸르니에; 알까뗄 엔. 브이.
Priority date: 1990-07-24
Filing date: 1991-07-23
Publication date: 1999-06-15
Also published as: ES2079524T3; FR2665313B1; DE69114787D1; US5260932A; ATE130714T1; FR2665313A1; DE69114787T2; AU647150B2; CA2047659A1; KR920003695A; JP2944054B2; AU8045591A; EP0472901A1; EP0472901B1; JPH04234245A

Abstract

본 발명의 장치는 각각의 가상 회로가 가상 회로의 데이터 비율을 계산하기 위한 조건을 정하는 문맥(CT)을 포함하는 공간에 할당되는 메모리(MCT)를 포함한다.

이 문맥은 고려중인 가상회로 내의 초기 셀을 수신할 시에 기록된 현행 시간인 개시 시간을 포함한다. 셀이 수신될 때마다 셀이 속하는 가상 회로의 문맥이 판독되고, 상기 개시 시간은 새로운 현행 시간으로부터 감산됨으로써, 이 방식으로 설정된 시차는 데이터 비율을 계산하는 기초를 구성하고 데이터 비율이 초과되는 경우에 강제 계수 측정(OSC)가 초기화 된다. 이 장치는 주기적으로 상기 문맥(CT)를 스캔하고 상기 주기적 스캔 중에 각 문맥 내의 스캔 주기 계수를 증분시키는 수단(HGX, BEX)를 포함하는데, 상기 스캔 주기 계수는 초기 위치를 포함한다. 또한, 이 장치는 셀의 도착에 응답하여 스캔 주기 계수를 판독하고, 그의 초기 위치와 관련된 관련 위치를 관측하며, 상기 관측 위치가 소정수의 스캔 주기에 대응할 때 강제 계수 측정을 금지시키는 수단을 구비하고 있다.

Description

비동기식 시분할 다중화 전송 경로를 점유하는 가상 회로의 데이터 비율을 계산하는 방법 및 장치

제1도는 본 발명의 양호한 실시예의 블록도.

제2도는 제1도의 프로세서 블록(BT) 내에 포함된 스캔 회로 모듈을 도시한 도면.

제3도는 제1도의 프로세서 블록(BT) 내에 포함된 제1측정 모듈(MMD1)을 도시한 도면.

제4도는 제1도의 프로세서 블록(BT) 내에 포함된 제2측정 모듈(MMD2)을 도시한 도면.

제5도는 제1도의 프로세서 블록(BT) 내에 포함된 결정 모듈(MSC)를 도시한 도면.

제6도는 제2도의 모듈(MEX)의 또 다른 실시예를 구성하고 관측에 따라 취해진 동작으로부터 문맥 내용의 관측을 분리할 수 있는 스캔 회로 모듈(MEX′)를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

BREC : 셀 수신-전송 블록 BACT : 문맥 액세스 블록

BT : 프로세서 블록 BC : 계수 블록

MCT :문맥 메모리 BEX : 주기적 스캔 블록

MEX : 스캔 모듈 MMD1, MMD2 : 측정 모듈

MEX′ : 스캔 회로 모듈 CXM : 중지 신호

CTX : 갱신 문맥 CT : 문맥 정보

HGX : 스캔 클럭 hc : 현행 시간

T : 현재 측정 간격 SEX : 임계값

CIX : 스캔 신호 MSC : 결정 모듈

본 발명은 비동기식 시분할 다중화 전송 경로를 점유하는 가상 회로의 데이터 비율을 계산하는 방법, 특히 가상 회로의 전송에 있어서의 인터럽션을 해결하는데 적합한 방법에 관한 것이다.

비동기식 시분할 다중화 전송 경로는 셀로 불리우는 디지털 데이터 구조로 데이터 메시지를 전송하는 전송 경로이다. 각각의 셀은 정해진 수(예를 들면, 32)의 캐릭터들로 구성된 메시지 본체와 함께 예를 들어, 4개의 8비트 캐릭터로 구성된 헤더를 포함한다. 전송 경로상에서 이러한 셀들은 인터럽션 없이 서로 연속된다.

전송될 메시지가 없다면, 전송 경로는 공백 셀 즉. 메시지 셀과 동일한 포맷을 가지며 쉽게 식별되는 종래의 정보를 포함하는 셀에 의해 점유된다. 이러한 공백 셀들은 메시지 셀들의 흐름에서 충분한 비율로 유지되도록 배치된다.

각각의 메시지 셀의 헤더는, 예를 들어, 메시지 본체가 전송되는 수신지를 정의 하기 위해 전송 경로의 수신 단부에 어드레스되는 정보를 포함하는 2개의 캐릭터를 포함한다. 헤더의 다른 2개의 캐릭터는 서비스 정보를 포함한다. 동일한 수신지 정보는 불규칙적으로 떨어져 있지만 모두 동일한 호출에 속하는 셀들에서 발견된다. 따라서, 수신지 정보는 호출에 할당되며 전송 경로의 전체 전송 용량 중 일부분을 점유하는 가상 회로의 종류를 정한다. 일반적으로, 가상 회로의 단위 시간 당의 셀들에서 측정된 특정 데이터 비율을 적용함으로써 전송 경로을 점유하는데, 이 데이터 비율은 메시지 소오스의 특성 및/또는 이미 호출되었던 다른 전송 장비의 특성 때문에 가상 회로에 할당된 표준 데이터 비율(normal data rate)에 대해 상대적으로 변동된다. 본 발명의 방법의 주 목적은 이러한 변동 데이터 비율을 측정하는 것이다.

주어진 예에 있어서, 전송 경로는 셀들이 소위 말하는 비동기식 시분할 다중화 방식으로 불규칙적으로 인터리브되는 다수의 가상 회로들에 의해 점유된다.

여러 가지 가상 회로의 표준 데이터 비율은 서로 상이하다. 각각의 데이터 비율은 변동되고, 이들 변동 데이터 비율의 합은 전송 경로의 최대 데이터 비율에 의해 제한된다. 이러한 합도 변동되기 때문에 공백 셀들을 전송할 수 있는 여지가 생긴다.

더욱이, 분리적으로 식별가능한 가상 회로의 수는 매우 많은데, 예를 들면 64K 정도일 수 있다. 그러나, 이 중에 작은 수의 상기 회로들만이 동시에 동작 가능하다.

전송 경로는 셀들을 그로부터 다운스트림(downstream)에 위치한 전환 및 전송 장비로 제공하며, 이 전환 및 전송 장비는 또한 다른 전송 경로로부터의 셀들로 수신한다. 이 장비가 고장(clogging)나지 않도록 하기 위해서, 각각의 가상 회로는 그들 중 어느 것도 고의에 의해서든 그들에 할당된 표준 데이터 비율보다 큰 데이터 비율을 장기간 전송하는 것을 지속해서는 안된다. 만약 이러한 일이 발생하면, 강제 계수 측정이 이루어져 가상 회로의 표준 데이터 비율에 대해 초과된다고 간주되는 셀들을 전송하는 전송 경로를 차단해야 한다. 따라서, 본 발명의 또 다른 목적은 강제 계수 측정을 제공하는 것이다.

프랑스 공화국 특허 출원 제8908191호, 8908192호, 및 8908193호에는상기 목적들을 달성할 수 있는 가상 회로의 데이터 비율을 계산하는 방법이 기술되어 있는데, 이 방법을 가상 회로의 데이터 비율을 계산하는 조건을 정하는 문맥 데이터를 포함하며 계산의 초기 단계에서 발생된 정보를 포함하는 할당된 공간을 메모리 내부에 있는 각 가상 회로가 갖고 있는 그러한 메모리를 이용하는 것에 기초하고 있다. 또한, 이 방법은 가상 회로와 관련된 유니트로 표시된 현행 시간(current time)을 전송하도록 설계된 클럭을 사용한다. 셀이 수신되는 매 시간마다 셀이 속한 가상 회로의 문맥이 판독된다. 이 문맥은 고려되는 가상 회로의 초기 셀이 수신되었을 때 관측되고 기록된 현행 시간이었던 개시 시간을 포함한다. 이 개시 시간은 현재의 현행 시간에서 감산되고, 이러한 식으로 설정된 시간차는 현재 셀과 개시 시간을 기록되게 한 셀 사이에서 관측된 셀들의 수와 함께 데이터 비율을 계산할 수 있는 기준을 구성한다. 그 결과, 시차 동안 기다리므로써 소정 시간 간격 동안의 셀의 수 또는 상기 셀수가 도달될 때까지 기다리므로써 소정 셀수가 도달하는데 필요한 시간을 추론할 수 있다.

이들 경우에 있어서, 데이터 비율 계산의 기초가 되는 정보는 클럭에 의해 제공된 디지털 넘버 형식의 현행 시간과, 초기의 클럭에 의해 제공되고 문맥에 기록된 유사 디지털 넘버 형식의 개시 시간 사이에 설정된 시차이다. 이 시차는 셀의 도착시에 결정된다. 다른 데이터 비율 계산 방법은 이러한 시차를 사용할 수 있도록 설계될 수 있다.

이 경우에 있어서, 클럭이 제한된 수의 비트에 대한 클럭값을 제공한다면, 그리고(이는 비트의 수를 제한함으로써 각각의 가상회로에 대한 문맥의 볼륨을 제한할 수 있기 때문에 특히 유리하다) 주어진 가상 회로를 통한 셀의 전송 중에 장시간의 인터럽션이 있다면 문제가 발생하는데, 이경우에는 이 가상 회로의 새로운 셀이 도착하기 전에 클럭이 하나 이상의 완전한 주기를 수행 할 수 있다. 그 다음에 취득된 시차는 새로운 셀과 개시 시간을 기록되게 한 선행 셀 사이의 경과된 시간을 나타내지 못한다. 따라서, 이것은 잘못된 결정으로 이끌 수 있고, 이 결정의 효과로 인해 셀이 제거되는 경우가 생긴다.

따라서, 본 발명의 특정 목적은 발생할 수 있는 이러한 잘못된 결정을 방지할 수 있는 수단을 제공하는 것이다.

본 발명에 따른 장치는 상기 문맥을 주기적으로 스캐닝하고, 상기 주기적인 스캔 중에 각 문맥에서 스캔 주기 계수를 증분시키기 위한 수단을 포함하는데, 이 계수는 초기 위치를 갖는다. 또한, 상기 장치는 셀의 도착에 응답하여 스캔 주기 계수를 판독하고, 그의 위치를 초기 위치를 기준해서 관측하며 관측된 상대적인 위치가 1보다 큰 소정수의 스캔 주기에 대응할 때 강제 계수 측정을 금지하는 수단을 갖고 있다.

본 발명의 다른 특징에 따르면, 상기 소정수는 문맥 내에 기록된 임계값이다.

본 발명의 다른 특징에 따르면, 상기 초기 위치는 0과 같이 결정된 위치이고, 데이터 비율 계산 처리가 고려중인 문맥과 관련있는 각각의 수신된 셀에 대해 수행될 때마다 상기 스캔 주기 계수는 초기 위치로 리셋된다.

다른 경우로서, 상기 초기 위치는 문맥 내에 기록된 표시기 값에 의해 제공되고, 상기 스캔 주기 계수는 고려중인 문맥과 관련된 수신된 셀의 데이터 비율 계산 처리 중에 새로운 초기 위치로서 문맥내에 기입된다.

더욱이, 본 발명의 또다른 특징에 따르면, 본 발명의 장치는 고려되는 최대 시간 간격 동안에 수신된 셀이 없다고 가정되는 상황으로부터 계산 처리를 재개시하기 위해서, 상기 시차가 취할 수 있는 최대치를 제공하기 위한 수단을 더 포함한다.

다음은 프랑스 공화국 특허 출원 제8908191호에 실린 가상 회로 데이터 비율을 계산하기 위한 장치에 대해서 설명하는데, 이것은 본 기술 분야에 숙련된 기술자들에게 본 발명이 어떠한 것이며 어떻게 동작되는지를 쉽게 이해할 수 있도록 하기 위한 것이다. 또한, 이것은 응용의 한 적용예이고, 본 발명은 유사한 계산 장치에 동일한 방식으로 적용될 수 있다.

본 발명에서 사용하는 제1도의 데이터 비율 계산 시스템은 셀 입구(ENC)와 셀 출구(STC)사이에 개재된다. 따라서, 이것은 본 명세서의 서두에서 규정된 형태의 비동기식 시분할 다중화 전송 경로상에 개재된다. 구체적인 예로서, 입구(ENC)에서 수신된 전송 경로의 비토율은 600메가비트/초이다. 이 데이터는 간단한 시프트 레지스터로 생각되어질 수 있는 셀 수신-전송 블록(BREC)를 통과한다. 링크에 의해 전송된 가상 회로의 데이터 비율이 수신되는 한, 입구(ENC)에서 수신된 각각의 셀은 예를 들어, 하나의 셀을 전송하는데 필요한 시간 즉, 약 0.5μs와 같은 지연 시간에 출구(STC)로 재전송되는데 불과하다.

셀의 헤더가 블록(BREC) 내에서 사용가능하면, 즉시 헤더(ET)는 가상 회로 문맥 액세스 블록(BACT)에 전송된다. 블록(BACT)에서 가상 회로 넘버(CV)가 어드레스로서 문맥 메모리(MCT)에 전송되어 수신된 셀이 속하는 가상 회로의 문맥(CT)을 판독한다. 문맥(CT)는 일정량의 디지털 정보를 포함하는데, 그 중 일부는 반 영구적, 즉 가상 회로를 사용하는 호출 지속 시간 동안 고정되며, 나머지는 수정 가능 즉, 가상 회로의 셀이 수신될 때마다 변경될 수 있다. 따라서, 문맥은 가상 회로의 과거를 규정하는 정보를 포함한다. 액세스 블록(BACT)는 판독될 문맥(CTL)을 프로세서 블록(BT)에 전송하는데, 이 프로세서 블록(BT)는 또한 시간 정보를 계수 블록(BC)이 이용할 수 있게 해준다. 이러한 2개 항목의 정보를 기초로하여 프로세서 블록(BT)는 액세스 블록(BACT)로 복귀하여 동일 어드레스 CV로 기입되는 갱신 문맥( CTX)를 발생시키고, 수신된 셀과 관련된 데이터 비율 계산의 결과가 상술한 바와 같이, 강제 계수 측정의 필요성을 나타낼 경우에 신호(OSC)를 전송한다.

갱신 문맥( CTX)는 셀이 수신되었다는 사실의 함수로서, 특히는 계수 블록 BC에 의해 제공된 바와 같이 셀 도달 시간의 함수로서 프로세서 블록 BT의 프로그램에 의해 변경되었을 수도 있는 수정가능한 정보를 포함한다.

어떠한 한 실시예에서는, 신호(OSC)가 블록(BREC)에 전송되는데, 이것은 수신된 셀을 공백 셀로 대체하는 효과가 있다. 다른 실시예에서는, 신호(OSC)는 단지 셀 헤더에 제공된 플래그를 표시하고, 이러한 플래그는 과적 상태인 경우에는 셀이 재전송될 필요가 없다는 사실을 다운스트림 전환 부쟁에 알려준다. 신호(OSC)에 대한 다른 응용도 있을 수 있는데, 이것은 신호(OSC)용 출구(SOSC)로 표시된다.

상기 연산을 수행하기 위해 블록(BACT 및 BT)에 의해 소요된 시간은 하나의 셀을 전송하는데 필요한 시간보다 길지 않기 때문에, 이 블록들은 후속 셀이 수신되자 마자 새로운 연산 주기 동안 즉시 사용 가능하다. 그러나, 본 분양 공지된 바와 같이, 수신된 셀에 관해 문맥을 판독, 처리 및 재기입하는 식으로 두 블록의 기능을 체계화하고 다음 셀에 관해서도 동일한 연산을 중복하는 것이 가능하므로, 결국 액세스 블록(BACT) 및 프로세서 블록(BT)에도 상기 셀에 관한 연산을 수행하기 위한 셀의 전 지속 기간이 제공된다.

문맥 정보(CT)는 제어 프로세서(도시하지 않음)에 의해 초기에 메모리(MCT)내에 기입되는데, 이 제어 프로세서는 제어 링크(CMP)를 경유하여 액세스 블록(BACT)과 통신한다. 각각의 경우에 있어서, 제어 프로세서는 가상 회로 어드레스(CV)와 문맥 정보(CT)를 제공한다. 예를 들면, 액세스 블록(BACT)는 공백 셀을 식별하는 수단을 포함할 수 있고, 각각의 공백 셀을 수신하는데 걸리는 시간 동안에 새로운 문맥을 기입할 수 있다. 이 기능은 또한, 블록(BACT)의 정규 동작 주기의 일부분 동안에 수행될 수 있다.

최종적을, 블록(BACT)는 자체 연산을 모니터링하는 디바이스를 포함하고, 제어 프로세서는 링크(CMP)를 경유하여 연산 보고서를 판독한다.

블록(BREC, BACT, BT 및 , BC)는 후술하는 바와 같이, 주문형 집적 회로(ASIC)형태로 함께 구현될 수 있기 때문에 점선 박스 내부에 도시된다.

이렇나 배치에 있어서, 본 발명은 스캔 클럭(HGX)로부터 스캐닝될 가상 회로 넘버 CVX를 수신하는 주기적 스캔 블록(BEX)를 부가한다. 각각의 넘버(CVX)에 대해서, 블록(BEX)는 넘버(CVX)를 스캔 제어 링크(CEX)를 경유하여 액세스 블록(BACT)에 전송하며, 블록(BACT)는 대응 문맥(CT)를 어드레싱하고, 이 문맥을 후술되는 간단한 방식으로 프로세서 블록(BT)에 의해 수정되게 하며, 수정된 문맥 CT를 재기입한다. 이러한 연산은 셀 전송 시간 내에 이 목적을 위해 예약된 시간 간격 내의 하나 이상의 가상 회로 문맥들에 대해 1회 이상 수행될 수 있다. 따라서, 스캔 기능은 비월(interlaced)되어 정규 계산 처리를 계산 장치를 통과하는 셀에 적용할 수 있다. 클럭(HGX)는 동작 여부에 관계없이 연속적으로 모든 가상 회로의 넘버를 제공하도록 구성된다.

시프트 레지스터를 포함하는 수신-전송 블록(BREC)에 대한 상세한 설명은 생략하고, 사용된 클럭의 각 기간마다 한 단계씩 실행하고 모든 가능한 상태를 통해 주기적으로 통과하는 간단한 2진 계수인 계수 블록(BC)의 상세한 설명도 생략한다. 기능이 상기와 같이 명확하게 정해지고 구현 또한 메모리(MCT)에 사용된 기술에 의존하므로, 본 분야의 기술자들에게 공지된 액세스 블록(BACT)의 상세한 설명도 생략한다. 계수 블록(BC)로부터 클럭 펄스를 수신하고, 클럭(HGX)가 클럭 펄스 각각을 수신함에 따라 진행하도록 하며, 액세스 블록(BACT)에 의해 문맥 스캔 연산을 트리거링하는 스캔 블록(BEX)의 상세한 설명도 생략한다.

제2도를 참조하면, 본 발명의 실시예가 이해되기에 충분할 정도로 부분적으로 프로세서 블록(BT)를 도시한다.

제2도는 스캔 회로 모듈(MEX)가 프로세서 블록(BT)내에 포함된 것을 도시한다. 가상 회로(CT)의 문맥이 블록(BACT)에 의해 판독되는 대로, 스캔 회로 모듈(MEX)는 액세스 블록(BACT)로부터 문맥(CT) 내의 스캔 계수 메모리 존(zone)의 문맥(CX)를 수신한다. 스캔 블록(BEX)(제1도 참조)의 제어 하에 본 발명이 제공한 스캔 가능한 문맥내에서 문맥(CT)가 판독되면, 블록(BACT)도 증분 제어 신호(CIX)를 제공한다. 이에 응답하여, 모듈(MEX)는 신호(CIX)가 존재하면 새로운 값CXx=(CX + 1). CIX를 액세스 블록(BACT) 즉, 이건 값인 +1에 전송하고, 이 새로운 값은 문맥(CT) 내의 상기 스캔 계수 존에 기록된다. 블록(BEX)에 의해 제어된 스캔이 주기적이고 모든 가상 회로의 모든 문맥들을 커버하는 한, 각각의 스캔 계수(CX)는 각각의 스캔 주기 동안 한 단계씩 증분되는 것을 알 수 있다.

더욱이, 신호(CIX)가 존재하지 않는데 문맥(CT)가 판독된다면, 이것은 주기적 스캔의 문맥에서가 아니라 수신될 셀의 문맥 내에서 판독이 이루어지는 것이며, 그 결과로 스캔 회로 모듈(MEX)는 CIX가 0이기 때문에 새로운 값(CXx=0)을 전송한다는 것을 의미한다. 따라서, 스캔 계수는 셀이 수신될 때마다 다시 초기화된다. 결과적으로, 셀의 수신시에 값(CX)는 가상 회로의 선행 셀이 수신되었기 때문에 값(CX)가 증가되도록 한 스캔 주기의 수를 나타낸다.

더욱이, 액세스 블록(BACT)는 블록(BT)의 스캔 회로 모듈(MEX)에 문맥(CT)의 메모리 장소 내에서 판독된 스캔 임계값(SEX)를 제공한다. 문맥이 판독될 때마다 값(CX)는 이 임계값과 비교된다. CX의 값이 임계값(SEX)보다 크거나 같으면, 중지 신호(CXM)은 프로세서 블록(BT)내의 다른 회로 모듈이 이용할 수 있게 전송된다. 따라서, 각각의 가상 회로의 문맥(CT)는 다수의 스캔 주기를 명시하며, 이후에는 중지 신호(CXM)이 제공되는데, 이는 셀 전송이 비교적 긴 기간의 시간동안 인터럽트되었으며 결과적으로 데이터 비율 계산 방법이 수정될 필요가 있다는 것을 나타낸다. 이것은 다음과 같이 설명되어진다.

프로세서 블록은 가상 회로의 데이터 비율을 계산하기 위해서 여러 가지 모듈을 포함하는데 본 발명의 문맥 내에서 특히 중요하다고 간주되는 3가지에 대해서만 설명하게싸.

먼저, 제1측정 모듈(MMD1)에 관한 제3도를 참조하여 설명하기로 한다. 이 측정 모듈(MMD1)은 블록(BACT)에 의해 전송된 문맥(CT)로부터 다음과 같은 정보를 수신한다.

측정시간 간격의 지속 시간(T);

측정 간격(T)에 대한 개시 시간(hal)[이 시간은 초기에 설정되어, 현행 시간(hc)를 기초로하여 문맥(CT)에 기록된 시간이다.]; 및

현재 측정 간격(T) 내에 이미 수신된 셀들의 수(nl).

또한, 이것은 불럭(BC)로부터 현행 시간을 수신하고 스캔 모듈(MEX)로부터 중지 신호(CXM)을 수신한다.

모듈(MMD1)은 시차(hc-hal)을 설정한다. 이 시차가 T보다 작으면, 이것은 단지 수신된 셀들의 새로운 TN nlx=(nl+1). 즉, 선행 넘버 +1을 전송하는데, 이는 스캔 모듈(MEX)에 의해 전송된 중지 신호가 수신된 셀이 중지(CXM=1) 후에 도착했다는 것을 의미하지는 않으며, 측정시간 간격이 완전히 경과 되지는 않았다(후술하는 바와 같이, Vall=1)는 것을 나타낸다. 이 새로운 넘버는 판독된 수에 의해 사전에 점유된 장소에 있는 문맥 내에 저장된다. 따라서, 측정 간격(T) 동안에 셀들을 계수하는 것이 가능하다. 그러나, 중지 기간이 값(SEX)(제2도 참조)에 지시된 것 보다 클 경우, 및 지속 기간이 예상된 측정 시간 간격보다 크면, 신호(CXM)가 제공되고, 신호()은 0 값을 가지며, 셀의 계수(nlx)도 0이 된다. 그리고, 이것은 다음의 사실을 의미한다: 측정 시간 간격 이 상의 시간 간격중에는 수신된 셀은 없다.

이와는 대조적으로, 시차가 T보다 크거나 같으면 측정 모듈(MMD1)은 신호(Vall=1)을 제공한다. 중지 신호(CXM)이 존재하면, 마찬가지로 동일한 신호(Vall=1)이 제공된다. Dml=nl.일 경우, 값(Dml)은 신호(Vall)을 수반한다. 이것은 중지가 발생하지 않았다면 현재 셀이 도착 할 때까지 계수된 셀의 수이고 중지가 제공된 경우에는 셀수는 0이다.

따라서, 모듈(MMD1)은 정규적으로 주어진 시간 간격 내에 수신된 셀들의 수형태로 데이터 비율을 측정한다. 제5도에서는, 이러한 데이터 비율 측정이 어떻게 이루어졌는가를 설명하고 있다. 중지가 발생하면, 모듈이 데이터 비율 측정을 계속하더라도 측정값은 0이다. 이 측정은 동일한 방식으로 사용된다.

중지가 발생하였든 그렇지 않았든 간에 데이터 비율 측정이 제공되는 두가지 경우에 있어서 가상 회로의 문맥(CT)는 단순화시키기 위해 도면에서 빠진 2개의 갑(nlx 및 halx)에 의해 초기화된다: halx의 초기치 설정값은 hc 즉, 시간을 제공하는 현행시간이고, nlx의 초기치 설정값은 1이다. 즉, 새로운 수신된 셀의 계수가 1로 환원되는데, 이것은 현재 셀에 해당한다.

가상 회로 셀의 도착시 측정 모듈(MMD2)(제4도 참조)는 액세스 블록(BACT)에 의해 전송된 가상 회로의 문맥(CT)를 수신하고 이 경우에 가상 회로의 선행 셀을 수신시에 문맥 내에 기록된 현행 시간인 개시 시간(ha2)를 수신한다. 또한, 상기 중지 신호(CXM) 및 현행 시간(hc)를 수신한다.

이에 응답하여, 모듈(MMD2)는 아무 조건없이도 신호(Val2)를 전송하고, 다시 아무 조건도 없이 현행 시간(hc)인 새로운 개시 시간(ha2x)를 전송하며, 측정 신호(Dm2)가 시차, 즉 중지가 발생되지 않은 한 선행 셀과 현재 셀 사이에서 경과된 시간 간격과 동일하거나, 중지가 발생한 경우이면 최대값(MAX)와 동일하다는 것을 의미하는 측정 신호 Dm2=(hc-ha2).를 전송한다. 이 최대값(MAX)은 2개의 연속 셀들 사이의 시간 간격으로부터 개시하는 데이터 비율 계산방법에 의해 고려될 수 있는 최대 시간 간격이다.

이 예에서, 앞에서의 경우와 같이 중지가 동일한 신호(CXM)에 의해 지시된 후에 셀이 도착한다는 사실이 관측된다. 이것은 데이터 비율 계산의 두 모드가 동일한 가상 회로에 대하여 동시에 수행된다는 가정하에서 임계값(SEX)에 의해 주어진 시간 신호가 2가지 경우에서 동일하다는 것을 의미한다. 이것은 2가지 모드에 대한 문맥 내에 기록된 개시 시간이 동일한 포맷을 갖는다는 것을 의미한다. 그러나, 신호(CXM)이 상이한 임계값(SEX)를 적용함으로써 2가지 경우에 상이한 조건하에서 발생된다는 것은 명백하다. 그 밖에도 2가지 데이터 비율 계산 방법이 동일한 가상 회로 상에서 함께 수행된다면, 제2도의 모듈(MEX)로 2개의 상이한 임계값(SEX)와 2개의 상이한 신호(CXM)를 제공할 수 있는데, 이들 중 전자는 제3도의 모듈에 의해 사용되고 후자는 제4도의 모듈에 의해 사용된다.

측정 모듈(MMD1)에 의한 데이터 비율 측정이 사용되는 방식은 제5도에 도시되는데, 제5도는 측정 모듈(MMD1)로부터 엔에이블 신호(Vall)과 측정 결과 신호(Dml)을 수신하는 결정 모듈(MSC)를 도시한다. 또한, 이 결정 모듈을 스캔 모듈(MEX)로부터 중지 신호(CXM)를 수신하고, 문맥(CT)로부터 그리고 액세스 블록(BACT)를 경유하여 2개의 임계값(DSm 과 DSi) 및 상기 스캔 신호(CIX)를 수신한다. 임계값(DSm)은 해당 가상 회로가 임의의 측정 시간 간격 내의 임의 시간에 초과되지 않아야만 하는 셀들의 최대수이다. 임계값(DSi)는 해당 가상 회로가 정규 교통량 조건하에서 인정되는 전체 측정 간격 동안 계수된 셀들의 수와 관련된 임계값이 이 임계값을 초과할 경우에는 특정 처리를 요하게 되는데 이는 본 발명의 범위 밖의 것으로 기술하지 않기로 한다.

결정 모듈(MSC)는 측정 결과(Dml)과 임계값(DSm 과 DSi)를 비교함으로써 응답한다. 신호(OSC3)은 측정 결과(Dml)이 넘버(DSm) 보다 크거나 같으면 발생되는 반면에 엔에이블 신호(Vall)은 존재하지 않는다. 따라서, 이것은 비교적 높은 수의 셀들이 갑자기 모두 수신되는 경우 측정 시간 간격 내에 발생한다. 이후 스캔 주기(CIX=1)이 발생하지 않고 시스템이 중지(CXM=1)의 종료 상태에 있지 않다는 것을 나타내는 신호(OSC)는 전송된다. 이 신호(OSC)는 강제 계수 측정을 요구한다. 이러한 계수 측정은 현재 셀이 제거되게 하며 측정 시간 간격의 종료때 까지 모든 후속 셀들에 대해서는 계속한다.

또한, 신호(OSC3)은 측정 결과(Dml)이 넘버(DSm) 보다 크거나 같고 엔에이블 신호(Vall)가 측정 시간 간격(또는 중지)의 종료시에 제공될 때 전송된다. 신호(OSC)는 스캔 주기 또는 중징의 종료가 발생하지 않을 때 제공된다. 또한 그것은 수신된 셀이 제거되게 할 수 있고, 예를 들어 상술한 바와 같이 값(nlx)가 다시 초기화되는 것을 방지 할 수 있는데, 이것은 막 경과된 측정 시간 간격 내에 관측된 초과 데이터 비율을 캐리 오버(carry over)하는 값 nlx=nl-DSi를 강제적으로 후속 측정 시간 간격의 데이터 비율에 이르게 하므로써 대체시킬 수 있다.

제4도에 도시된 바와 같이, 측정 모듈(MMD2)가 측정 결과를 전송하는 결정 모듈(MSCX)에 대해서는 설명하지 않는다. 이 결정 모듈은 단지 임계값(DSm)이 2개의 셀들 사이의 최소 시간 간격인 한편, 임계값(DSi)는 예를 들어 소정수의 셀들에 대해 계산된 평균 시간 간격에 상당한다는 점에서 모듈 MSC와 다르다. 본 발명에 따르면, 중지 신호(CXM)(또는, 상술한 바와 같이 이 계산 방법에 대해 특정한 버전)은 다른 방법으로 발생할 수 있는 계산이 가상 회로 상으로 셀들을 전송하는데 있어서 중지의 종료시에 발생하는 한 결정 모듈(MSC)에 작용한 것과 동일한 방식으로 강제 계수 측정을 발생시키는 것을 방지한다.

제6도를 참조하면, 제2도에 도시된 모듈(MEX)와 상이점을 구성하는 스캔 회로 모듈(MEX′)가 도시되어 있다.

이 모듈은 데이터 비율 계산 장치가 마이크로프로세서와 같은 프로그램 다바이스에 의해서 적어도 부분적으로 구현되는 경우에 대하여 특별히, 그러나 배타적이지 않게 설계되었다. 이러한 상황하에서, 주기적인 스캔 중에 마이크로프로세서 연산이 셀의 도착에 의해 트리거된 우선 데이터를 비율 계산 처리에 의해 인터럽트 되게 인에이블하는 것이 유리하다. 이러한 상황하에서, 주기적인 스캔이 주어진 문맥에 대해 수행되는 동안에, 도착하는 셀이 동일한 문맥의 데이터 비율 계산 처리를 요구하는 경우에 준비되어진다. 상술한 바와 같이, 이러한 계산 처리는 문맥을 변경시킨다. 불행하게도, 인터럽트된 주기적 스캐닝 처리는 변경을 무시하고, 마치 아무것도 발생되지 않은 듯이 인터럽트 전의 문맥에 의해 제공된 정보에만 기초하여 차례로 문맥을 변경시킴으로써 잘못된 변경 정보를 발생시킨다. 이것은 해당 가상 회로의 셀들에 관련하여 잘못된 결정을 연속적으로 발생시킨다.

이러한 것을 방지하기 위해서, 제6도에 도시된 바와 같이 블록(BACT)에 의해 모듈(MEX′)에 전송된 문맥의 값(CX)는 2개의 분리 값(C1X와 C2X)를 포함하고, 다른 데이터는 제2도에서와 같이 동일하다. 값(C1X)는 스캔 주기 계수를 구성하는데, 이 값은 주기적 스캐닝 처리에 의해 변경되는 반면에 값(C2X)는 계수의 시작 표시로서 이값은 문맥의 계산 처리에 의해 변경된다. 모듈(MEX′)는 이러한 2개의 값을 후술하는 방식으로 갱신 값(CXx)를 함께 구성하는 새로운 값(C1Xx와 C2Xx)를 전송함으로써, 변경시킨다.

값(C1X 와 C2X)는 초기에는 같다고 가정하고 제어신호(CIX)가 존재하는 스캔 주기의 경우에 대해 설명한다. 모듈(MEX′)에 있어서, 중간 값(P)는 차(C1X-C2X)와 임계값(SEX)를 비교함으로써 설명된다. 만약 (C1X-C2X)SEX 이면, P=1이다. 이 경우에는, 도면에서 도시된 바와 같이 C1Xx=C1X+1이다. 그렇지 않으면, (C1X-C2X)가 SEX 보다 크거나 같을 경우, 중간 값(P)은 0이고, C1xX=C1X이다. 다시 말하면, 계수(C1X)는 C2X에 의해 주어진 위치로부터 시작해서 C2X에 의해 주어진 개시 위치에 관해서 임계값(SEX)에 의해 정해진 차에 이를 때까지 한 단계씩 오르며, 그 후에는 중단한다. 부수적으로, 표시(C2X)가 유지되는 것으로 관측될 수 있다(즉, C2Xx=C2X이고 CIX=1).

더욱이, 도면에 도시된 바와 같이 모듈(MEX′)는 P=O(P=1)일 때 중지 신호(CXM)을 제공한다. 따라서, 제2도의 모듈(MEX)에 관해서는 제6도의 모듈(MEX′)를 참조하면, 각각의 가상 회로의 문맥(CT)는 다수의 스캔 주기를 지정하는데, 지정된 스캔 주기 후에 중지 신호(CXM)가 제공되며, 이는 셀 전송이 비교적 긴 주기의 시간 동안 인터럽트되었으며, 결과적으로 데이터 비율 계산 처리가 수정되어야 한다는 것을 나타낸다.

계산 처리 중에 제어 신호(CIX)는 없다. 제6도에서 도시된 바와 가이, 값(CIX)는 변경되지 않고((CIX=0 또는=1이면, C1Xx=C1X), 반면에 표시(C2X)는 값(C1X)에 맞춰진다(즉, C2Xx=C1X). 이것은 셀이 도착할 때마다 재설정 되는 초기 조건으로 복귀한다.

제6도에서 도시된 바와 같이, 모듈(MEX)는 주기적 스캐닝 처리가 현재 고려중에 있는 C1X의 판독 후에 인터럽트되면, 인터럽트를 발생시키는 계산 처기가 C1X를 변경시키지 않는다는 장점을 제공한다. 이것은 표시(C2X)를 변경시킨다. 인터럽트가 끝난 후에 그리고 주기적 스캐닝 처리가 다시 개시되면, 계수(C1X)는 한단계씩 올라가는데, 이것은 중간 값(P)가 1로 이미 설정되어 있어 셀이 도착하기 바로전에 즉시 주기적 스캔으로 정확하게 전환되는 경우를 제외하고는 셀이 도착된 후에 즉시 주기적 스캔으로 정확하게 전환된다. 그러므로, 이러한 인터럽트는 불리한 결과를 낳지 않는다.

상기 설명은 한정의 의미가 아니 예로서 제공된 것이고, 본 발명의 범위를 벗어나지 않고도 본 발명을 다양하게 변형할 수 있다.

Claims

가상 회로의 데이터 비율 계산 조건을 정하는 문맥 데이터를 포함하며 계산의 초기 단계에서 발생되는 정보를 포함하는 공간이 메모리 내의 각 가상 회로에 할당 되어 있는 메모리, 현행 시간을 전달하도록 구성된 클럭, 및 각각의 셀이 판독될 때 이 셀이 속하는 가상 회로의 문맥이 판독되도록 하는 프로세서 수단을 포함하고, 상기 문맥이 고려중인 가상 회로의 초기 셀이 수신되었을 때 관측되고 기록된 현행 시간인 개시 시간을 포함하며, 상기 개시 시간은 현재의 현행 시간으로부터 감산되고, 이런 식으로 계산된 시차는 현재 셀과 개시 시간이 기록되게 한 셀과의 사이에 관측된 셀의 수와 함께 데이터 비율을 계산할 기준을 구성하는, 셀들을 전송하고 비동기식으로 시분할 다중화 전송 경로를 점유하는 가상 회로의 데이터 비율을 계산하기 위한 장치에 있어서, 상기 문맥(CT)를 주기적으로 스캔하고, 상기 주기적으로 스캐닝 중에 계수가 초기 위치를 각각의 문맥 내의 스캔 주기 계수(CX)를 증분시키는 수단(HGX, BEX, CEX, MEX); 및 셀의 도착에 응답해서 스캔 주기 계수를 판독하고 그의 초기 위치에 기준한 상대적인 그의 위치를 관측하고, 관측된 상대적 위치가 1이상인 소정수의 스캔 주기에 대응할 때 임의 강제 계수 측정(CXM)을 금지시키는 수단(MEX)를 포함하는 것을 특징으로 하는 가상 회로의 데이터 비율 계산 장치.
제1항에 있어서, 상기 소정수는 문맥 내에 기록된 임계값(SEX)인 것을 특징으로 하는 가상 회로의 데이터 비율 계산 장치.
제1항 또는 제2항에 있어서, 상기 초기 위치는 0과 같은 정해진 위치이며 상기 스캔 주기 계수(CX)는 데이터비율 계산 처리가 고려중인 문맥과 관련된 각각의 수신된 셀에 대해 수행 될 때마다 초기 위치로 리셋되는 것을 특징으로 하는 가상 회로의 데이터 비율 계산 장치.
제1항 또는 제2항에 있어서, 상기 초기 위치는 문맥 내에 기록된 표시기 값(C2X)에 의해 제공되고, 상기 스캔 주기 계수(C1X)의 위치는 고려중인 문맥과 관련된 각각의 수신된 셀의 데이터 비율 계산 처리 중에 새로운 초기 위치로거 문맥 내에 기입되는 것을 특징으로 하는 가상 회로의 데이터 비율 계산 장치.
제1항 또는 제2항에 있어서, 고려될 수 있는 최대 시간 간격 동안 수신 될 셀이 없다고 가정한 상황으로부터 계산 처리를 재개하기 위해서, 상기 시차가 취할 수 있는 최대값(Dm2)를 제공하고 계수된 셀의 수가 취할 수 있는 최소값(Dm1)을 제공하는 수단(CXM, MMD1, MMD2)를 더 포함하는 것을 특징으로 하는 가상 회로의 데이터 비율 계산 장치.