KR100192845B1 - Method of manufacturing electrode pattern on the substrate, and module package - Google Patents
Method of manufacturing electrode pattern on the substrate, and module package Download PDFInfo
- Publication number
- KR100192845B1 KR100192845B1 KR1019950061446A KR19950061446A KR100192845B1 KR 100192845 B1 KR100192845 B1 KR 100192845B1 KR 1019950061446 A KR1019950061446 A KR 1019950061446A KR 19950061446 A KR19950061446 A KR 19950061446A KR 100192845 B1 KR100192845 B1 KR 100192845B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode
- module package
- bonding pads
- terminals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
본 발명은 모듈 패키지에서 발생하는 인덕턴스를 없앤 리드리스(leadless) 형태의 패키지 구현에 적당하도록 한 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지에 관한 것으로, 패터닝된 기판을 준비하는 단계와; 그 준비된 기판의 상, 하면 상에 구리, 니켈, 및 금이 순차적으로 도금되는 단계와; 상기 도금된 기판에 원하는 전극 패턴을 형성하기 위해 식각 하는 단계를 포함하는 방법과 또한 복수 개의 본딩 패드를 갖는 칩과; 그 칩의 하부면과 접착되며, 상기 본딩 패드들에 각기 대응되어 전기적 연결하는 패턴을 포함하는 기판과; 상기 기판 본딩 패드들에 각기 대응되어 직접 전기적 연결된 전극 단자들과, 그 전극 단자들이 구리층, 니켈층, 금층이 순차 적층되어 있으며; 상기 기판 본딩 패드들과 각기 전기적 연결된 전극 패턴들을 제외한 칩과 단자들을 갖는 전기적 연결 부분을 봉지 하는 캡을 포함하고, 상기 전극 패드들이 상기한 기판을 일체로 형성된 것이다.The present invention relates to a method of forming an electrode pattern on a substrate suitable for implementing a leadless package that eliminates inductance generated in a module package, and to a module package using the same. ; Copper, nickel, and gold are sequentially plated on top and bottom surfaces of the prepared substrate; A method comprising etching to form a desired electrode pattern on the plated substrate and a chip having a plurality of bonding pads; A substrate attached to the bottom surface of the chip, the substrate including a pattern corresponding to each of the bonding pads and electrically connected to the bonding pads; Electrode terminals corresponding to the substrate bonding pads and directly connected to each other, and the electrode terminals are sequentially stacked with a copper layer, a nickel layer, and a gold layer; And a cap encapsulating an electrical connection portion having chips and terminals except for electrode patterns electrically connected to the substrate bonding pads, wherein the electrode pads are integrally formed with the substrate.
Description
본 발명은 모듈 패키지를 구현하는 방법 및 그에 따른 패키지에 관한 것으로, 특히 종래의 리드 형태의 패키지에서 발생하는 인덕턴스를 없앤 리드리스(LEADLESS) 형태의 패키지 구현에 적당하도록 한 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지에 관한 것이다.The present invention relates to a method for implementing a modular package and a package according thereto, and particularly, to form an electrode pattern on a substrate suitable for implementing a leadless (LEADLESS) type package that eliminates inductance generated in a conventional lead type package. How to do this, and module packages that use it.
제1도는 종래 기술에 의한 SMD(Surface Mounting Device)형태의 RF 모듈 패키지의 구성도 이다.1 is a configuration diagram of a RF module package of a SMD (Surface Mounting Device) type according to the prior art.
본 발명에 관한 국내 기술은 국내에서는 전무한 생산 기술이며 종래 모듈 패키지 형태는 전극 단자를 리드로 처리함으로써, 리드의 길이에 의한 인덕턴스 증가로 전송 손실을 유발할 수 있고 리드 조립 부피의 증가로 소형화의 한계를 극복하기가 곤란하였다.The domestic technology related to the present invention is a production technology that is never produced in Korea, and the conventional module package form treats an electrode terminal as a lead, thereby causing a transmission loss due to an increase in inductance by the length of the lead, and limiting the miniaturization by increasing the lead assembly volume. It was difficult to overcome.
따라서, 리드 프레임을 이용한 종래 모듈 패키지는 리드 프레임의 구조적인 특성으로 인한 전송 경로 상의 손실을 초래하고 다단 조립 공정으로 인한 공정의 복잡성과 제조 원가 상승 요인을 갖고 있다.Therefore, the conventional module package using the lead frame causes a loss in the transmission path due to the structural characteristics of the lead frame, and has a complexity of the process and a manufacturing cost increase factor due to the multi-stage assembly process.
첨부된 도면을 참조하여 종래의 외국 기술을 설명한다.With reference to the accompanying drawings will be described a conventional foreign technology.
전자 부품 또는 회로의 기능을 하는 칩(3)과, 상기 칩(3)에 복수 개가 형성된 본딩패드(2)와, 상기 본딩패드(2)와, 전기적으로 연결하는 기능의 연결단자(4)와, 기판에 형성된 박막 회로 패턴(7)과, 상기 칩(3)과 연결단자(4)들을 봉지한 캡(6)과, 상기 박막회로패턴(7)과 전기적으로 연결되는 기판 본딩 패드(5)와, 상기 칩(3), 연결단자(4), 박막회로패턴(7), 캡(6)을 포함하는 기판(1)의 외부와 전기적으로 연결하는 기능의 전극 패턴(40)으로 구성된다.A chip 3 functioning as an electronic component or a circuit, a bonding pad 2 having a plurality of chips 3 formed thereon, a bonding terminal 4 having a function of electrically connecting the bonding pad 2, and A thin film circuit pattern 7 formed on a substrate, a cap 6 encapsulating the chip 3 and the connection terminals 4, and a substrate bonding pad 5 electrically connected to the thin film circuit pattern 7. And an electrode pattern 40 having a function of electrically connecting the outside of the substrate 1 including the chip 3, the connection terminal 4, the thin film circuit pattern 7, and the cap 6.
상기와 같은 종래의 기술은 상기 전극 패턴이 리드 프레임 형태로 형성됨으로 인한 구조적 특성 때문에, 전송 경로상의 손실을 초래하며, 조립공정의 복잡성은 물론 제조원가의 상승 요인과, 리드 프레임 전극의 길이에 의한 인덕턴스 증가로 전송 손실을 유발하고, 또한 부피의 증가로 소형화의 한계를 극복하기 곤란했다.The prior art as described above causes a loss in the transmission path due to the structural characteristics due to the formation of the electrode pattern in the form of a lead frame, the complexity of the assembly process as well as the increase in manufacturing cost and the inductance due to the length of the lead frame electrode. The increase caused transmission loss, and it was difficult to overcome the limitation of miniaturization by increasing the volume.
본 발명은 전술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 랩 어라운딩(WRAP AROUND)형태의 모듈 패키지의 구조로 종래의 SMD 리드 형태의 I/C처리 방법에 비해 신호 전송선로의 길이를 짧게 하여 인덕턴스를 감소하고, 모듈의 신호 전송 특성을 향상시켰으며, 리드 프레임을 사용치 않아 제조 공정의 단순화 및 재료비 절감으로 제조 원가를 감소시킬 수 있는 도체 리드 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지를 제공하는 것이 그 목적을 둔다.The present invention is to solve the conventional problems as described above, the structure of the wrap package (WRAP AROUND) module package structure of shorter than the conventional SMD lead type I / C processing method, the length of the signal transmission line To reduce the inductance, improve the signal transmission characteristics of the module, and use the lead frame to form a conductor lead electrode pattern that can reduce manufacturing costs by simplifying the manufacturing process and reducing material costs, and the module package using the same To provide that purpose.
제1도는 종래 기술에 의한 모듈 패키지의 구성도이고,1 is a configuration diagram of a module package according to the prior art,
제2도는 본 발명에 의한 모듈 패키지의 구성도이고,2 is a block diagram of a module package according to the present invention,
제3도는 본 발명에 의한 모듈 패키지 제조 공정도이다.3 is a manufacturing process diagram of the module package according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 기판 2 : 본딩 패드1 substrate 2 bonding pad
3 : 칩 4 : 연결 단자3: chip 4: connection terminal
5 : 기판 본딩 패드 6 : 캡5 substrate bonding pad 6 cap
40 : 전극 패턴 41 : 구리층40: electrode pattern 41: copper layer
42 : 니켈층 43 : 금층42: nickel layer 43: gold layer
전술한 본 발명의 목적은, 패터닝 된 기판을 준비하는 단계와; 그 준비된 기판의 상, 하면 상에 구리, 니켈 및 금이 순차적으로 도금되는 단계와; 상기 도금된 기판에 원하는 전극 패턴을 형성하기 위해 식각 하는 단계를 포함하는 것을 특징으로 하는 기판상에 전극 패턴을 형성하는 방법을 제공함으로써 달성된다.The above object of the present invention comprises the steps of preparing a patterned substrate; Sequentially plating copper, nickel and gold on the upper and lower surfaces of the prepared substrate; It is achieved by providing a method of forming an electrode pattern on a substrate, comprising etching to form a desired electrode pattern on the plated substrate.
또한, 복수 개의 본딩 패드를 갖는 칩과; 그 칩의 하부면과 접착되며, 상기 본딩 패드들에 각기 대응되어 전기적 연결된 단자들과, 상기 단자들과 각기 대응되어 전기적 연결하는 패턴을 포함하는 기판과; 상기 기판 본딩 패드들에 각기 대응되어 직접 전기적 연결된 전극 단자들과, 그 전극 단자들이 구리층, 니켈층, 금층이 순차 적층되어 있으며; 상기 기판 본딩 패드들과 각기 전기적 연결된 전극 패턴들을 제외한 칩과 단자들을 갖는 전기적 연결 부분을 봉지하는 캡을 포함하고, 상기 전극 패드들이 상기한 기판에 일체로 형성된 것을 특징으로 하는 기판상에 전극 패턴을 형성하는 모듈 패키지를 제공함으로써 달성된다.In addition, a chip having a plurality of bonding pads; A substrate bonded to the bottom surface of the chip, the substrate including terminals electrically connected to the bonding pads and electrically connected to the terminals; Electrode terminals corresponding to the substrate bonding pads and directly connected to each other, and the electrode terminals are sequentially stacked with a copper layer, a nickel layer, and a gold layer; And a cap encapsulating an electrical connection portion having chips and terminals except for electrode patterns electrically connected to the substrate bonding pads, wherein the electrode pads are integrally formed on the substrate. By providing a modular package to form.
이하 첨부 도면에 의거 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
제2도는 본 발명에 의한 모듈 패키지의 구성도 이고, 제3도는 본 발명에 의한 모듈 패키지 제조 공정도 있다.2 is a configuration diagram of the module package according to the present invention, Figure 3 is also a module package manufacturing process according to the present invention.
본 발명의 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지는, 패터닝된 기판(1)을 준비하는 단계(10)와; 그 준비된 기판(1)의 상, 하면 상에 구리, 니켈 및 금이 순차적으로 도금되는 단계(20)와; 상기 도금된 기판(1)에 원하는 전극 패턴을 형성하기 위해 식각 하는 단계(30)를 포함하는 것이다.A method of forming an electrode pattern on a substrate of the present invention and a module package using the same include: preparing (10) a patterned substrate (1); A step (20) of sequentially plating copper, nickel and gold on the prepared upper and lower surfaces of the substrate (1); Etching 30 to form a desired electrode pattern on the plated substrate 1.
상기 도체 리드로 된 전극 패턴(40)들을 상기 기판(1)의 상·하부 면에 일체로 형성하고, 하부는 내측으로 절곡, 형성된 것이다.The electrode patterns 40 made of the conductor leads are integrally formed on the upper and lower surfaces of the substrate 1, and the lower part is bent and formed inward.
일 실시예로서, 상기 전극 단자들의 구리(41)층의 두께가 20㎛로 형성되어 있다. 그리고, 상기 전극 단자들의 니켈(42)층의 두께는 4㎛로 형성되어 있으며, 상기 전극 단자들의 금(43)층의 두께는 3㎛로 형성되어 있다.In one embodiment, the thickness of the copper 41 layer of the electrode terminals is formed to 20㎛. The thickness of the nickel 42 layers of the electrode terminals is 4 μm, and the thickness of the gold 43 layers of the electrode terminals is 3 μm.
또한, 본 발명의 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지는, 복수 개의 본딩패드(2)를 갖는 칩(3)과; 그 칩(3)의 하부면과 접착되며, 상기 본딩 패드(2)들에 각기 대응되어 전기적 연결된 단자(4)들과, 상기 단자(4)들과 각기 대응되어 전기적 연결하는 도체 리드의 전극 패턴(40)을 포함하는 기판(1)과; 상기 기판 본딩 패드(5)들에 각기 대응되어 직접 전기적 연결된 전극 단자들과, 그 전극 단자들이 구리(41)층, 니켈(42)층, 금(43)층이 순차 적층되어 있으며; 상기 기판 본딩패드(5)들과 각기 전기적으로 연결된 전극 패턴(40)들을 제외한 칩(3)과 연결 단자(4)들을 갖는 전기적 연결 부분을 봉지 하는 캡(6)을 포함하고, 상기 도체 리드의 전극 패턴(40)들이 상기한 기판(1)에 일체로 형성된 것이다.In addition, a method of forming an electrode pattern on a substrate of the present invention and a module package using the same include: a chip 3 having a plurality of bonding pads 2; The electrode pattern of the conductor lead is bonded to the lower surface of the chip (3), and electrically connected to the bonding pads (2), respectively, and electrically connected to the terminals (4), respectively. A substrate 1 comprising a 40; Electrode terminals corresponding to the substrate bonding pads 5 and directly electrically connected thereto, and the electrode terminals are sequentially stacked with a copper (41) layer, a nickel (42) layer, and a gold (43) layer; A cap 6 encapsulating an electrical connection portion having the chip 3 and the connection terminals 4 except for the electrode patterns 40 electrically connected to the substrate bonding pads 5. The electrode patterns 40 are integrally formed on the substrate 1.
제3도를 참조하면, 우선 알루미나 세라막 기판(1)에 모듈 패키지 전극 단자와 일치하는 슬롯 홈과 스크라이브 라인을 CO2레이저로 가공하고, 가공된 세라믹 기판을 열적으로 안정화시키기 위해 1300℃온도 분위기에서 3시간 열처리하였다.Referring to FIG. 3, first, slot grooves and scribe lines corresponding to the module package electrode terminals are processed on the alumina cera film substrate 1 with a CO 2 laser, and in a 1300 ° C. temperature atmosphere to thermally stabilize the processed ceramic substrate. Heat treatment was performed for 3 hours.
그리고 박막 회로 패턴(7)을 형성하기 위해 기판 양면에 티타늄, 파라듐, 구리를 스퍼터링 장비를 이용해 기판 양면에 금속층을 각각 형성하였다.In order to form the thin film circuit pattern 7, titanium, palladium, and copper were formed on both surfaces of the substrate using sputtering equipment to form metal layers on both sides of the substrate.
금속층 형성 후 감광제 도포, 감광제 노광, 감광제 현상의 공정을 통해 회로패턴 및 랩 어라운드(WRAP AROUND)방식의 패키지 전극 패턴(40)을 형성하였다. 또한 모듈 패키지의 회로 패턴 손실을 줄이기 위해 도체 리드의 전극 패턴(40)을, 일실시예로서, 전기 도금 방식으로 구리(41), 니켈(42), 금(43)순으로 각각 20㎛, 4㎛, 3㎛ 두께로 도금을 하여 회로 패턴 및 패드의 총 두께가 27㎛정도가 되도록 도금하여 구성 하였다.After the formation of the metal layer, the package electrode pattern 40 of the circuit pattern and the wrap around method was formed by applying a photoresist, exposing the photoresist, and developing the photoresist. In addition, in order to reduce the circuit pattern loss of the module package, the electrode pattern 40 of the conductor lead is 20 μm and 4 respectively in the order of copper (41), nickel (42), and gold (43) by electroplating. Plated to a thickness of 3㎛, 3㎛ was configured by plating so that the total thickness of the circuit pattern and pad is about 27㎛.
도금을 완료한 후 감광제를 제거하고 마지막으로 식각 공정 기술을 이용하여 최종적인 모듈 패키지를 형성하였다.After the plating was completed, the photoresist was removed and finally the final module package was formed using an etching process technique.
본 발명에서, 일 실시예로서, 설계한 모듈 패키지의 전극 패턴(40) 피치는 25mm, 50mm, 두 종류로 제작하였다.In the present invention, as an embodiment, the pitch of the electrode pattern 40 of the designed module package was produced in two types, 25mm, 50mm.
모듈 패키지를 서로 분리하기 위한 스크라이빙 공정은 회로 형성 전 스크라이빙과 회로 형성 후 스크라이빙 2가지 방법이 있으나 본 발명에서는 회로 형성 전 스크라이빙을 선택하였다.The scribing process for separating module packages from each other has two methods, scribing before circuit formation and scribing after circuit formation, but in the present invention, scribing before circuit formation is selected.
회로 형성 전 스크라이빙은 회로 형성 후 스크라이빙 시 발생하는 레이저의 의한 전도선 손상을 방지할 수 있는 장점이 있다.The scribing before the circuit formation has an advantage of preventing damage to the conductive lines caused by the laser generated during scribing after the circuit formation.
회로 형성이 완료되면 회로 형성 전 스크라이빙을 한 라인을 따라 스냅을 하고 어레이 된 모듈 패키지를 각각 분리하여 랩 어라운드(WRAP AROUND) 방식의 모듈 패키지를 구현하였다.After the circuit formation was completed, a WRAP AROUND type module package was implemented by snapping along the line scribed before circuit formation and separating the arrayed module packages.
이상 설명된 바와 같이 본 발명의 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지는, 종래의 SMD 리드 형태의 전극 처리 방법에 비해 전송로 길이가 짧아져 인덕턴스가 감소하고 모듈 전송 특성을 향상시킬 수 있다.As described above, the method of forming an electrode pattern on the substrate of the present invention and the module package using the same have a shorter transmission path length than the conventional SMD lead-type electrode processing method, thereby reducing inductance and improving module transmission characteristics. You can.
또한, 리드 프레임을 사용치 않아 제조 공정의 단순화 및 재료의 절감으로 제조 원가를 감소시킬 수 있는 효과를 나타낸다.In addition, since the lead frame is not used, the manufacturing cost can be reduced by simplifying the manufacturing process and saving materials.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061446A KR100192845B1 (en) | 1995-12-28 | 1995-12-28 | Method of manufacturing electrode pattern on the substrate, and module package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061446A KR100192845B1 (en) | 1995-12-28 | 1995-12-28 | Method of manufacturing electrode pattern on the substrate, and module package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053665A KR970053665A (en) | 1997-07-31 |
| KR100192845B1 true KR100192845B1 (en) | 1999-06-15 |
Family
ID=19445917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950061446A KR100192845B1 (en) | 1995-12-28 | 1995-12-28 | Method of manufacturing electrode pattern on the substrate, and module package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192845B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6106907A (en) * | 1996-06-25 | 2000-08-22 | Canon Kabushiki Kaisha | Electrode plate, liquid crystal device and production thereof |
| KR100281305B1 (en) * | 1998-04-07 | 2001-02-01 | 최완균 | Improved thin package IC device |
-
1995
- 1995-12-28 KR KR1019950061446A patent/KR100192845B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053665A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333388B1 (en) | chip size stack package and method of fabricating the same | |
| US5240588A (en) | Method for electroplating the lead pins of a semiconductor device pin grid array package | |
| KR950001181B1 (en) | Ultra high density pad array chip carrier | |
| KR900008665B1 (en) | A method for manufacturing semiconductor device | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| JPH0364925A (en) | Integrated circuit packaging structure and formation thereof | |
| KR100551576B1 (en) | Semiconductor device and method of producing the same | |
| KR20020074228A (en) | Semiconductor component with contacts provided on the lower side thereof, and method for producing the same | |
| JPH08279591A (en) | Semiconductor device and its manufacture | |
| KR100271676B1 (en) | Package and semiconductor device for semiconductor device and their manufacturing method | |
| GB2248721A (en) | Mounting and connecting integrated circuits | |
| JP3660663B2 (en) | Chip package manufacturing method | |
| US20050093121A1 (en) | Chip package and substrate | |
| US5406119A (en) | Lead frame | |
| KR100192845B1 (en) | Method of manufacturing electrode pattern on the substrate, and module package | |
| KR100431307B1 (en) | Capacitor embedded chip size package and manufacturing method thereof | |
| KR20000028840A (en) | Process for manufacturing semiconductor device using film substrate | |
| KR100386636B1 (en) | PCB Manufacture Method for Semiconductor Package | |
| JPH01286430A (en) | Mounting method for semiconductor chip | |
| KR100246848B1 (en) | Land grid array and a semiconductor package having a same | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof | |
| JP2822446B2 (en) | Hybrid integrated circuit device | |
| KR970005716B1 (en) | A semiconductor device and its manufacture method | |
| JP2739123B2 (en) | Manufacturing method of electronic component mounting board | |
| JPH0629443A (en) | Manufacture of hybrid integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011224 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |