KR100191295B1 - 수신신호의 데이터 속도를 결정하기 위한 방법 및장치 - Google Patents

수신신호의 데이터 속도를 결정하기 위한 방법 및장치 Download PDF

Info

Publication number
KR100191295B1
KR100191295B1 KR1019950705758A KR19950705758A KR100191295B1 KR 100191295 B1 KR100191295 B1 KR 100191295B1 KR 1019950705758 A KR1019950705758 A KR 1019950705758A KR 19950705758 A KR19950705758 A KR 19950705758A KR 100191295 B1 KR100191295 B1 KR 100191295B1
Authority
KR
South Korea
Prior art keywords
signal
quality indication
data rate
indication signal
received signal
Prior art date
Application number
KR1019950705758A
Other languages
English (en)
Other versions
KR960703300A (ko
Inventor
브리언 케이. 버틀러
로베르트 파도바니
에프라임 지하비
Original Assignee
러셀 비. 밀러
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 러셀 비. 밀러, 콸콤 인코포레이티드 filed Critical 러셀 비. 밀러
Priority claimed from PCT/US1994/006956 external-priority patent/WO1995001032A1/en
Publication of KR960703300A publication Critical patent/KR960703300A/ko
Application granted granted Critical
Publication of KR100191295B1 publication Critical patent/KR100191295B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0046—Code rate detection or code type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/208—Arrangements for detecting or preventing errors in the information received using signal quality detector involving signal re-encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
    • H04B2201/70705—Rate detection

Abstract

본 발명은 데이터가 가변-율 통신시스템의 수신기(12)에서 인코드되는 비율을 결정하기 위한 시스템이다. 데이터는 프레임에 그룹된 심불에서 수신된다. 데이터가 전체 비율로써 전송될 때, 프레임은 심볼로써 채워진다.
데이터가 전체-비율보다 작게 전송될 때, 심볼은 프레임이 충분하고 또한 심볼이 프레임내에서 이격될때까지 프레임내에서 반복하게 된다. 1/4 인코딩율에서, 전체비율 예컨대 프레임에서 각 심볼은 4번 반복되고, 데이터는 1/4시간이 전송된다. 유입프레임이 예를 들어 디코더(48)디코드되고 가능한 각 데이터 비율로서 인코더(76)에 의해 재인코드된다. 비교기, 예컨대 카운터(100)는 심볼에러의 수를 카운트한다. 각각의 디코딩 처리는 순환반복성 점검 결과, 예컨대 CRG(120) 또는 야마모토 품질 메트릭을 포함하는 디코딩 처리의 양의 지시를 산출한다. 카운트된 에러와 양의 지시는 처리기, 예컨대 마이크로프로세서(56)에 통과되는 에러메트릭을 포함한다.
처리기는 각 데이터 속도에 대한 에러메트릭을 분석하고 유임심볼이 인코드되는 대부분의 확률을 결정한다.

Description

수신신호의 데이터 속도를 결정하기 위한 방법 및 장치
제1도는 본 발명에 따른 셀방식 전화 시스템의 수신기에 대한 블록도.
제2도는 셀방식 전화 시스템의 수신국의 데이터 속도 결정장치의 블록도.
제3도는 셀방식 전화 시스템의 이동국 수신기의 데이터 속도 결정장치의 블록도 ; 및
제4도는 속도 결정 프로세스의 흐름도.
제1도는 디지털 통신 시스템이 기술되어 있다. 이 시스템의 목적을 위하여 CDMA셀방식 전화 시스템의 내용내에 언급된다. 그러나 본 발명의 개인용 통신 시스템(PCS)과 같은 무선 지역 루트, 사설 교환기(PBX), 또는 다른 공지된 시스템과 같은 다른 형태의 통신 시스템에 이용가능하다.
TDMA와 같은 이미 공지된 모듈 기술을 이용하는 추가 시스템은 본 발명을 이용할 수 있다. 제1도의 시스템은 전송기(10), 수신기(12)를 포함하고, 그것은 기지국(셀 사이트로 공지된) 수신기 또는 이동국 수신기일 수 있다. 리시버(12)가 이동국내에 배치될 경우에 트랜스미터(10)에서 리시버(12)로의 통신은 전방 링크(forward link)로 알려져 있으며, 리시버(12)가 기지국내에 배치될 경우 트랜스리터(10)에서 리시버(12)로의 통신은 후방 링크(reverse link)로 알려져 있다.
실시예에서 트랜스미터(10)는 여러 가지 데이터 속도, 예를 들면 9,600bps, 4,800bps, 2,400bps, 또는 1,200bps의 프레임 속도의 데이터 프레임으로 포맷하기 위하여 음성 데이터(16)를 인코링하는 보코더(14)를 구성하고 있다. 보코더(14)는 미합중국 특허 제5,414,796호에 기술된 바와 같이 음성 데이터(16)의 음성 활동량에 응답하여 속도를 선택하고, 음성 데이터를 인코딩한다. 보코더 데이터 비트(20)와 결정된 속도는 모듈레이터(18)에 제공되어 있다. 모듈레이터(18)는 미합중국 특허 제5,103,459호에 기술되어 있다. 본 발명이 4개의 다른 데이터 속도에 관하여 기술되었으나, 본 발명의 기술은 더 크거나 더 작은 수의 데이터 속도가 사용될 수 있는 시스템에 적용할 수 있다. 또한, 저술한 데이터 속도들은 보기를 위한 것들이며, 다른 데이터 속도들이 사용될 수도 있다. 예를 들면, 프레임 속도의 선택적인 세트는 14,400bps, 7,200 bps, 3,600bps 및 1,800bps일 수도 있다.
실시예에 의하면, 프레임 포맷의 이해를 더하기 위하여 데이터 프레임 정보가 제공된다. 전술한 바와 같이, 모든 프레임들은 20마이크로초의 주기를 갖는다. 보코더 최고 속도(full-rate) 프레임은 160 데이터 비트와 11내부 체크 비트로 구성되어 있다. 상기 최고 속도 보코더 프레임은 192 비트로 이루어진 9,600bps 전송 프레임으로 모듈레이터(18)에 의해 포맷된다.
상기 192비트들은 171 보코터 처리 데이터 비트, 1 모드 비트, 12 CRC 비트 및 8테일 비트로 구성되어 있다. 보코더 이분 속도(half-rate) 프레임은 8피트로 이루어지며, 96비트의 4800bps 전송 프레임으로 포맷될 수 있다. 2400bps 전송 프레임은 40 보코더 비트, 8테일 비트를 포함한다. 최종적으로, 보코더 8분속(eigth-rate)프레임은 16비트로 이루어지며 24개의 1200bps 전송 프레임으로 포맷될 수 있다. 1200bps 전송 프레임은 16 보코더 비트와 8 테일 비트를 보호한다.
음성 및 데이터의 합성은 보다 작은 전속 보코더 데이터가 제공될 경우에 9600 bps 전송 프레임으로 포맷될 수도 있다는 것이 이해될 것이다. 모드 비트와 부가적인 오버헤드 비트는 음성 데이터가 인코딩되는 속도를 나타내기 위하여 상기 프레임의 형태로 보호되어 있다. 이러한 형태의 프레임에서 음성속도에 관계없이 수신되었을 때의 프레임은 전속 보코더 데이터보다 작게 함유된 9,600bps 프레임으로 결정된다. 이와 같이 오버헤드 비트는 보다 작은 전속 프레임 보코더 데이터에 상응하는 프레임으로 비트의 처리를 위하여 보코더에 전속 프레임 표시도수의 출력을 오버라이드하는데 사용된다. 또한, 보코더 데이터는 비음성 데이터에 의해 전속 전송 프레임으로 대체될 수도 있다. 이 경우에 있어서, 프레임에 포함된 오버헤드 비트는 상기한 프레임과 동일하다. 또 다른 실시예에서 가변속도 데이터는 변속 비음성 데이터로 구성될 수도 있다. 비음성 데이터는 전송 초기시에 결정되는 바와 같이 최대 속도로 전송될 수 있다. 전송 동안에 데이터는 음성 데이터에 사용된 가변속도와 유사한 여러 개의 보조 속도 및 최대 속도로 전송될 수 있다. 유사한 속도결정 과정은 전송된 비음성 데이터의 속도 및 보조 속도를 결정하는데 사용된다.
모듈레이터(18)는 보코더 데이터 비트(20)와 모든 속도 프레임(도시하지 않음)에 대한 테일 비트 및, 전속 및 반속 프레임에 대한 순환 여유도 체크(CRC) 피트를 더한 회로소자(도시하지 않음)를 보호한다. 바람직하게는 모듈레이터(18)는 기호 데이터의 프레임을 생산하기 위하여 데이터의 각 프레임(도시하지 않음)를 회선상으로 인코딩하는 인코더는(도시하지 않음)를 보호한다. 전방 링크에서는 회전식 인코딩 속도가1/2이 바람직하며, 후방 링크에서는 회선식 인코딩 속도가1/2이 바람직하다.
기호 데이터의 각 프레임은 오차 수정의 목적으로 시간 다이버시티를 증가하기 위하여, 바람직하게는 비트 레벨 기준으로 인터리버(도시하지 않음)에 의해 인터리브된다. 최고 데이더 속도, 예를 들면 9,600bps보다 작은 데이터 속도에 상응하는 프레임에 대하여, 모듈레이터(18)는 프레임에 대한 일정기소 속도를 유지하기 위하여 기호 데이터를 반복한다. 즉, 보코더(14)에 의해 선택된 속도가 9,600bps프레임 속도에 상응하는 속도 이하일 경우, 모듈레이터(18)는 데이터 속도에 좌우되는 반복수로 프레임을 채우기 위해 기호를 반복한다. 9,600bps 데이터 속도에 상응하는 프레임에 대하여, 모든 기호들은 인터리브된 데이터 프레임에 모듈레이더(18)에 의해 제공되어 있다. 그러나, 4,800bps 데이터 속도에 상응하는 프레임에 대하여, 모듈레이터(18)는 인터리브된 테일 프레임에 2배의 기호를 제공한다. 유사하게 2,400bps 및 1,200bps 데이테 속도에 상응하는 프레임에 대하여, 모듈레이터(18)는 각각 이터리브된 데이터 프레임으로 4배 및 8배의 기호를 제공한다. 본 실시예에서는, 기호 데이터의 프레임은 19200호당 기호(sps)의 기호 프레임 속도에 대하여 전방 링크 통신(1/2속도 코딩)용의 384개 기호로 이루어져 있다.
기호 데이터의 프레임들은 미합중국 특허 제5,103,459호에 기술된 바와 같이 각 그 기호들을 수직하게 덮어서 변조하는 양위상 쉬프트 키(BPSK)와 미합중국 특허 제5,213,459호에 기술된 바와 같이 덮여진 기호들을 확장하는 방형위상 쉬프트 키(QPSK)이다. 전방 링크에 있어서, 모듈레이터(18)는 프레임에서 기호반복에 따라 감소된 각 전송된 프레임의 파워를 가진 변조된 기호 데이터(22)의 연속적인 흐름으로써 프레임을 전송한다.
후방 링크에 있어서, 모듈레이터(18)는 미합중국 특허 제5,103,459호에 기술된 바와 같이 BPSK 변조 및 QPSK 확장에 따라 직각 신호법 기술을 사용한다. 또한 모듈레이터(18)는 기호 데이터(22)의 버스트(brust)로 프레임을 전송하는 데이터 버스트 랜더마이저(randomizer)(도시하지 않음)를 포함한다. 데이터 버스트 랜더마이저에 관한 상세한 내용은 본 발명의 양수인에게 양도되고 1992년 3월 5일자로 출원되었으나 현재는 포기된 데이터 버스트 랜더마이저란 명칭의 미합중국 특허 출원 제07/846,312호의 계속 출원으로서, 1994년 2월14일자로 출원된 미합중국 특허출원 제08/194,823호에 기술되어 있다. 데이터 버스트 랜더마이저를 사용하면 비전속 데이터가 게이트된 시간 세그먼트로 보내진다. 전체 시간에 대한 데이터 버스트 세그먼트의 비율은 데이터 속도에 비례한다. 그러므로 본 실시예에서는 전속 데이터의 프레임이 28800 sps의 기호 프레임 속도에 대하여 576개 기호(⅓속도 코딩)들로 이루어지며, 반속 데이터의 프레임은 50% 듀티 사이클로 전송된 28800sps의 기호 프레임 속도로 288개의 기호들로 구성되며, 4분속 데이터의 프레임은 25% 듀티 사이클로 전송된 28800sps의 기호 프레임 속도로 144개 기호들로 이루어지며, 8분속 데이터의 프레임은 12.5% 듀티 사이클로 전송된 28800sps의 기호 프레임 속도로 72개 기호들로 구성되어 있다.
리시버(12)는 수신된 기호 데이터(24)를 복조 및 디인터리빙하기 위하여 복호기(26)를 구성한다. 복호기(26)는 본 발명의 속도결정 시스템을 포함하는 디코더(30)에 기호 데이터(28)를 제공한다. 디모듈레이션 기호 데이터(28)는 전송된 기호 데이터(22)와 간섭들로 이루어진 수신 기호 데이터(24)의 I 및 Q 성분의 실제값이 가장 적합하게 전송된 기호의 결정을 2진법으로 표현하는 것보다 낫기 때문에 소프트 디시젼 데이터(soft decision data)이다.
제2도에 도시된 장치는 데이터가 전방 링크 전송에 대하여 인코딩되는 속도를 결정한다. 제2도 및 3도에 도시된 장치는 본 발명의 이해를 용이하게 하기 위하여 데이터 처리를 위한 다중 병렬 병로를 갖도록 되어 있다. 그러나, 오직 단일 경로만이 회로소자수를 줄이기 위하여 회로소자들과 공유하는 것이 바람직하다는 것을 인지해야 한다. 공유 소자구조에 있어서, 복조된 심볼 데이터는 각각의 가능한 데이터 전송속도에 대한 데이터 반복 처리를 위해 경로에 수신 및 제공된 버퍼(도시안됨)에 저장된다. 각각의 데이터 전송속도에 대한 복호된 출력은 전송속도가 결정될 때까지 저장된다. 그때, 선택된 데이터 전송속도에 대응하는 저장된 복호된 추력은 추가 처리를 위해 다음 단계에 전송된다. 본 발명에 있어서, 이 디코더에 의해 생성된 파라미터 및 데이터는 각각의 가능한 프레임 전송속도로부터 전송된 데이터의 프레임 전송속도를 결정하기 위해 사용된다.
제2도에서, 복조된 심볼 데이터(28)는 각각의 합산기(34,36,38)에 제공된다. 순방향 링크 전송 프레임을 위해 앞서 언급된 것처럼, 심볼은 전송된 프레임에서 일정수의 심볼을 실행하기 위해 저전송속도 프레임에 대해 반복된다. 품질을 향상시키기 위해서, 수신기에서 반복된 심볼은 전송단에서 반복하기 전에 원래 심볼을 나타내는 결합 심볼을 반복된 심볼의 각각의 세트에 제공하기 위해 합산되거나 계산된다. 합산기(38)는 4심볼마다 합산되며, 계산된 합 심볼 데이터(42)를 제공한다. 합산기(34)는 2심볼마다 합산하며, 계산된 합 심볼 데이터(44)를 제공한다. 따라서, 합산기(34,36,38)는 절반 전송속도 데이터 내지 8배 전송속도 데이터에 각각 대응한다.
각각의 4개의 비터비 디코더(48,50,52,54)는 대응 비트 데이터를 제공하기 위해서 심볼 데이터(28) 및 회선 인코드 계산된 합 심볼 데이터(44,42,40)를 각각 복호한다. 비터비 디코더(52,54)는 Q4 및 Q8로서 마이크로프로세서(56)에 각각 제공되는 야마모토 품질 매트릭(60,62)를 만들기 위한 수단을 포함한다. 야마모토 품질 매트릭(60,62)은 전형적으로 각각의 프레임에 대한 한 비트값으로 표시된다. 야마모토 품질 매트릭은 데이터 품질의 잘 알려진 지시기이다. 다른 실시예에서, 비터비 디코더(48,50)는 알려진대로 야마모토 품질 매트릭을 만들 수 있다. 그러나, 다른 더 정밀한 품질 지시기가 고전송속도 데이터에 존재하기 때문에, 야마모토 품질 매트릭의 사용은 일반적으로 필요하지 않다. 다른 실시예에서 있어서, 야마모토 품질 매트릭(60,62)은 비터비 디코더(52,54) 외부의 회로소자에 의해 만들어진다.
앞서 기술된 것처럼, 각각의 비터비 디코더(48-54)는 복호된 심볼 데이터 또는 비트 데이터(68,70,72,74)를 각각 생성한다. 인코더(76,78,80,82)는 복호된 심볼 데이터(68-74)를 재인코드한다. 비교기(84,86,88,90)는 심볼 데이터(28), 계산된 합 심볼 데이터(44,42,40)를 각각 복조하기 위해서 재인코딩된 비트 데이더(92,94,96)를 비교한다. 카운터(100,102,104,106)는 매칭되지 않은 심볼의 수를 카운트한다. 카운터(100-106)는 각각 8 비트값으로 표시되는 심볼 에러율(108,110,112,114)을 생성한다. 심볼 에러율(108-114)은 프레임에서 매칭되지 않은 수를 나타내며, S1, S2/2, S4/4, S8/8로서 각각 마이크로프로세서(56)에 제공된다.
순환 여유도 체크(CRC)회로(116,118)는 복호된 심볼 데이터(비트 데이터)(68,70)의 CRC비트를 각각 검사한다. CRC 회로(116,118)는 CRC 결과(120,122)를 Q1, Q2로서 마이크로프로세서(56)에 각각 제공한다. 다른 실시예에 있어서, 회로는 공지된 복호된 심볼 데이터(비트 데이터)(72,74)의 CRC 비트를 검사하기 위해 제공될 수 있다. 여기에 기술된 전형적인 실시예에 있어서, 계류 중인 미합중국 특허 제5,103,459호에는 CRC 결과(120,122)가 전형적으로 한 비트값으로 각각 표시된다.
역방향 링크에서 디코더(30)는 제3도에 도시된 장치를 포함한다. 소프트 결정 심볼 데이터(180)는 심볼의 타임 게이트 버스트를 포함한다.
복조기(18)는 앞서 기술된 미합중국 특허 제5,103,459호 및 계류 중인 미 합중국 특허 제07/846,312호에 기술된 방법을 사용하는 전속도보다 작은 전송된 프레임에서 중복 심볼을 의사적으로 생성한다. 제3도 및 제2도를 참조하면, 장치는 데이터를 용이하게 처리하기 위해 다중 병렬 경로를 가지는 것처럼 기술된다. 그러나, 단일 경로는 공유 회로소자를 사용한다. 공유 소자구조에서 복조된 데이터는 각각의 가능한 데이터 전송속도에 대해 프레임의 반복처리를 하기 위해 경로에 수신 및 제공된다. 제3도를 참조하면, 선택기(182)는 심볼 데이터(18)를 수신하여 선택된 심볼 데이터(188)를 생성하기 위해 심볼의1/2을 추출한다. 선택기(184)는 선택된 심볼 데이터(188)를 수신하여 선택된 심볼 데이터(190)를 생성하기 위해 심볼의1/2을 추출한다. 선택기(186)는 선택된 심볼 데이터(190)를 수신하여 선택된 심볼데이터(192)를 생성하기 위해 심볼의1/2을 추출한다. 앞서 언급된 역방향 링크에서 심볼은 프레임에서 일정수의 심볼을 실행하기 위해 반복된다. 그러나, 한 세트의 각각의 다른 반복된 심볼만이 실제로 전송된다. 다른 수신기 단에서, 수신된 심볼은 다양한 가능한 전송속도에 대한 심볼 세트로서 처리된다. 비터비 디코더(194)는 심볼 데이터(180)를 수신한다. 비터비 디코더(196)는 선택된 심볼 데이터(188)를 수신한다. 비터비 디코더(198)는 선택된 심볼 데이터(190를 수신한다. 비터비 디코더(200)는 선택된 심볼 데이터(192)를 수신한다. 따라서 비터비 디코더(194-200)는 전 전송속도 내지 8배 전송속도로 인코딩된 데이터에 응답한다. 비터비 디코더(194,196,198,200)는 디코드된 심볼 데이터 또는 비트 데이터(202,204,206,208)를 각각 생성한다. 순방향 링크에서처럼 각각의 비터비 디코더(194-200)는 데이터가 대응하는 전송속도에서 인코딩될 때, 적어도 에러를 가진 인코딩된 심볼 데이터(202-208)생성하는 것처럼 보인다.
인코더(210,212,214,216)는 인코딩된 심볼 데이터(202-208)를 각각 재인코딩한다. 비교기(218,220,222,224)는 재인코딩된 심볼 데이터(258,260,262,264)를 심볼 데이터(180) 및 선택된 심볼 데이터(188,190,182)와 각각 비교한다. 카운터(226,228,230,232)는 매칭되지 않은 심볼의 수를 카운트한다. 카운터(226-232)는 8 비트값으로 각각 표시되는 심볼 에러율(234,236238,240)를 각각 생성한다. 심볼 에러율(234,236,238,240)은 프레임에서 매칭되지 않은 수를 나타내며, S1, S2/2, S4/4 및 S8/8로서 마이크로프로세서(242)에 제공된다.
비터비 디코더(198,200)는 Q4 및 Q8로서 마이크로프로세서(242)에 제공되는 야마모토 품질 매트릭(244,246)을 생성한다. 다른 실시예에 있어서, 야마모토 품질 매트릭(244,246)은 비터비 디코더(198,200) 외부의 회로소자에 의해 생성될 수 있다. 앞서 기술된 것처럼, 야마모토 품질 매트릭는 단일 비트값으로 표시된다.
순환 여유도 체크(CRC) 회로(248)는 복호화된 심볼 데이터(202,204)의 CRC 비트를 검사한다. CRC 회로(248,250)는 Q1 및 Q2로서 마이크로프로세서(242)에 CRC 결과(252,254)를 제공한다. 다른 실시예에 있어서, 회로는 공지된 디코드된 심볼 데이터(206,208)의 CRC비트를 검사한다. CRC 결과(252,254)는 전형적으로 한 비트값으로 각각 표시된다.
마이크로프로세서(56,242)는 데이터가 순방향 링크 및 역방향 링크에서 각각 인코딩되는 전송속도를 결정하기 위해서 제4도에 도시된 2진 결정트리에 의해 기술된 방법를 사용한다. 역방향 링크 전송속도 결정방법은 표현에서의 임계값을 제외하고 순방향 링크 전송속도 결정방법과 동일하다. 방법에서 임계값은 링크의 함수이며, 다른 환경하에서 수정될 수 있다. 표 1은 제4도의 10개의 임계값에 대한 한 세트의 링크를 제공한다. 처리의 입력은 에러 매트릭으로서 선택적으로 공지되며, 제2도 또는 제3도 중의 하나로부터 마이크로프로세서 입력에 대응하는 CRC 결과 Q1 및 Q2, 야마모토 품질 매트릭 Q4 및 Q8 및 심볼 에러율 S1, S2/2, S4/4 및 S8/8을 포함한다.
표 1에서 표현된 바와 같은 T1-T10을 위한 값은 프레임당 심볼의 수를 바탕으로 한다. 프레임당 심볼의 수는1/2속도에서 인코딩된 순방향 링크 통신을 위하여 384 심볼/프레임이고, 상기된 바와 같이 ⅓속도에서 인코딩된 역방향 링크 통신을 위하여 576 심볼/프레임이다. 역방향 링크에서 ⅓속도 인코딩으로 인하여, 인코더는 입력의 각 데이터 비트를 위한 출력의 3개의 심볼을 생성한다. 표 1에서 내용은 역방향으로서 링크상의 에러 비교 처리에서 지름길을 반영한다. 인코더에서 본래 수신된 심볼로 각각의 3개의 심볼을 비교하는 대신, 비교기는 3개의 심볼 중 2개만 비교한다. 이 처리는 모두 3개의 심볼을 비교함으로써 발생하는 동일한 평균을 생산하는 동안 요구된 병렬회로를 감소시킨다. 그러므로 표 1에서 주어진 내용은 384 심볼/프레임(각 프레임에 수신된 실제 576 심볼 중 ⅔와 동일한) 및 S1, S2, S4 및 S8 값에서 대응 크기의 비교를 반영한다. 표 1의 경험적인 결과를 위한 대부분의 일반적인 표현은 프레임에서 심볼수의 퍼센티지로서 T1-T10이 주어지는 칼럼 레벨된 순방향 링크% 및 역방향 링크 %에서 주어진다.
표 1을 참조하여, 제4도에서 도시된 순방향 링크 처리 및 역방향 링크 처리의 양쪽 표현을 상기 통합된 대응 특허출원 및 미합중국 특허 제5,103,459호에서 및 여기에서 공지된 특정 프레임 및 변조 수정용 주로 음성 데이터상의 경험적 연구의 결과를 반영한다는 것이 주의된다. 다른쪽 표현은 전송 데이터 같은 비음성 데이터가 전송되거나 시스템이 내부 환경 같은 다른 환경상에서 작동할 때 보다 나은 결과를 제공한다. 따라서, 다른쪽 값은 비교 레벨 및 첨가된 상수 값을 위한 심볼 에러율 비교에서 쉽게 사용될 수 있다.
제4도를 참조하여, 기술된 처리는 각 프레임에서만 실행된다. 입력을 결정처리로 표준화하기 위하여, 불완전한 독도 데이터 처리를 위한 S값은 인버스 데이터 속도가 여러번 증배된다(인 경우에 ). 프레임을 위한 처리의 시작에서 노드(124)표현이 참이면, 마이크로프로세서는 노드(128)로 진행한다. 노드(124)에서, 표현 Q1=1 Q2=1은 CRC 결과(Q1)가 1이고, CRC 결과(Q2)가 1임을 나타낸다. 이 실시예에서 (1) 및(0)의 CRC 값은 데이터의 수신된 프레임용 CRC가 각각 수정되고 수정되지 않는다는 것을 표현한다. 트리를 통하여, 심폴 은 부울 AND 동작기를 나타내고, 심볼 1은 부울 OR 동작기를 나타내며, 심볼 = 및 ≤ 양쪽은 관계 동작기를 나타낸다.
노드(126)에서, 표현 S1≤S2+T1은 심볼 에러율(S1)이 심볼 에러율(S2) 더하기 표 1에 따른 순방향 및 역방향 링크 양쪽을 위한 15와 같은 임계값(T1)과 작거나 같다는 것을 표시한다. 만약 노드(126)에서 표현이 참이면, 마이크로프로세스는 속도가 출력(127)에서 최고 속도이고 대응 프레임 속도 표시를 제공하는 것을 결정하고 ; 만약 거짓이면, 마이크로프로세서는 속도가 출력(129)의 반의 속도이고 대응 프레임 속도 표시를 제공하는 것을 결정한다.
노드(128)에서, 표현 Q1=1 S1≤T2은 CRC 결과(Q1)가 1이고 심볼 에러율(S1)이 순방향 링크용(77)과 같고 역방향 링크용(110)과 같은 T2의심볼 에러율보다 작거나 같다는 것을 표현한다. 만약 노드(128)에서 표현이 참이면, 마이크로 프로세서는 속도가 출력(131)에서 최고 속도이고 대응 프레임 속도를 제공하고 ; 만약 거짓이면, 마이크로 프로세서는 노드(130)로 진행한다.
노드(130)에서, 표현 Q2=1 S2≤T3은 CRC 결과(Q2)가 1이고 심볼 에러율(S2)이 T3의 심볼 에러율보다 작거나 같다는 것을 표시한다. 만약 노드(130)에서 표현이 참이면, 마이크로 프로세서는 노드(132)로 진행하고 ; 만약 거짓이면, 마이크로 프로세서는 노드(132)로 진행한다.
노드(132)에서, 표현 Q (Q=0│S8≤S4)은 야마모토 품질 매트릭(Q8)이 1이고 야마모토 품질 매트릭(Q4)이 0이거나 심볼 에러율(S8)이 심볼 에러율(S4)보다 작거나 같다는 것을 나타내는 표현이 참인 것을 나타낸다. 다시 한번 이 실시예에서,(1) 및(0)의 야마모토 품질 매트릭은 비터비 디코더에 의한 심볼 데이터의 디코딩 수정의 가능성이 낮거나 높다는 것을 가리킨다.
만약 노드(132)에서 표현이 참이면, 마이크로 프로세서는 노드(136)로 진행하고 ; 만약 거짓이면, 마이크로 프로세서는 노드(138)로 진행한다. 노드(136)에서, 표현 S2≤S8+T4는 심볼 에러율(S2)이 심볼 에러율(S8) 더하기 T4보다 작거나 같다는 것을 나타낸다. 만약 노드(136)에서 표현이 참이면, 마이크로 프로세서는 속도가 출력(131)에 반의 속도이고 대응 프레임 속도 표시를 제공하는 것을 결정하고 ;만약 거짓이면, 마이크로 프로세서는 속도가 출력(133)에서1/8속도이고 대응 프레임 속도 표시신호를 제공한다는 것을 결정한다.
노드(138)에서, 표현 Q4=1은 야마모토 품질 매트릭(Q4)이 1이라는 것을 표현한다. 만약 노드(138)에서 표현이 참이면, 마이크로 프로세서는 노드(140)로 진행하고 ;만약 거짓이면, 마이크로 프로세서는 속도가 출력(135)에서1/2속도이고 대응 프레임 속도 표시신호를 제공하는 것을 결정한다. 노드(140)에서, 표현 S2≤S4+T5는 심볼 에러율(S2)이 심볼 에러율(S4+T5)보다 작거나 같다는 의미이다. 노드(140)에서 표현이 참이면, 마이크로프로세서는 그 속도가 출력(137)에서1/2속도임을 결정하고 해당 프레임율 지시를 제공하고 ;만약 거짓이면, 마이크로프로세서는 그 비유리 출력(139)에1/4속도임을 결정하고 해당 프레임 속도 표시신호를 제공한다.
노드(134)에서, 표현 Q4=1 Q8=1은 야마모토 품질 매트릭(Q4)이 1이고 야마모토 품질 매트릭(Q8)이 1임을 의미한다. 노드(134)에서 표현이 참이면, 마이크로프세서는 노드(142)로 진행하며 ; 만약 거짓이면, 마이크로프로세서는 노드(144)로 진행한다. 노드(142)에서, 표현 S8S4 S8≤T6은 심볼 에러율(S8)이 심볼 에러율(S4)보다 작고 심볼 에러율(S8)이 T6보다 작거나 같다는 것을 의미한다. 노드(142)에서 표현이 참이면, 마이크로프로세서는 그 속도가 출력(141)에서1/8속도라고 결정하고 해당 프레임 속도 표시신호를 제공하며 ; 만약 거짓이면, 마이크프로세서는 노드(146)로 진행한다. 노드(146)에서, 표현 S4S8 S4≤T7은 심볼 에러율(S)이 심볼 에러율(S8)보다 작고 심볼 에러율(S4)이 심볼 에러율의 T7보다 작거나 같음을 의미한다. 노드(146)에서 표현이 참이면, 마이크노프로세서는 그 속도가 출력(143)에서1/4속도이고 해당 프레임 속도 표시신호를 제공하며 ; 만약, 거짓이면, 마이크프로세서는 그 속도를 결정할 수 없고 출력(145)에서 소거지시를 제공한다. 수신기 보코더(도시하지 않음)는 마이크프로세서가 그 속도를 프레임에 제공하지 못하면 프레임을 디코더 할 수 없기 때문에, 수신기 보코더는 혀재 프레임을 무시하고 소거 지시에 응답하여 이전 프레임 및 다음 프레임간의 음성 데이터를 보간한다.
노드(144)에서, 표현 Q4=1 S4≤T8은 야마모토 품질 매트릭(Q4)이 1과 같고 심볼 에러율(S4)이 심볼 에러율의 T8보다 작거나 같음을 의미한다. 노드(144)에서 표현이 참이면, 마이크로프로세서는 그 속도가 출력(147)에서1/4속도임을 결정하고 해당 프레임 속도 표시신호를 제공하며 ; 만약 거짓이면, 마이크로프로세서는 노드(148)로 진행한다. 노드(148)에서, 표현 Q8=1 S8≤T9는 야마모토 품질 매트릭(Q8)이 1과 같고 심볼 에러율(S8)이 심볼 에러율의 T9보다 작거나 같음을 의미한다. 노드(148)에서 표현이 참이면, 마이크로프로세서는 그 속도가 출력(148)에서1/8속도임을 결정하고 해당 프레임 속도 표시신호를 제공하며 ; 만약 거짓이면, 마이크로프로세서는 노드(150)로 진행한다. 노드(150)에서, 표현 S1≤T10은 심볼 에러율(S1)이 심볼 에러율의 T10보다 작거나 같음을 의미한다. 노드(150)에서 표현이 참이면, 마이크로프로세서는 그 속도가 최고 속도와 유사하지만 프레임은 비트에러를 포함하는 것 같다. 따라서, 마이크로프로세서는 출력(151)에서 최고-속도 유사 프레임 속도 표시선호를 제공한다. 노드(150)에서 표현이 거짓이면, 마이크로프로세서는 출력(153)에서 소거 지시를 제공한다.
앞서 언급한 바와 같이, 때때로 최고-속도 프레임 보코러 데이터 미만은 9600bps 전송 프레임에서 비음성 데이터를 따라 전송될 수 있다. 마이크로프로세서는 프레임이 최고-속도 프레임인지를 결정하지만, 사실 프레임이 최고-속도 보코러 데이터를 포함하는지를 결정하기 위한 모드로서 비트를 조사한다. 모드 비트는 프레임이 최고-속도 보코더 데이터를 포함하는지 지시하고 나서 이 지시는 보코더에 제공된다. 그러나 프레임이 보코더 데이터 및 비음성 데이터 또는 모든 비음성 데이터의 혼합을 포함하는지를 모드 비트가 지시하고 나서 프레임 형태로 전송된 추가 오버헤드 비트의 다른 조사가 착수된다. 이 추가 오버헤드 비트로부터 보코더 데이터 속도가 존재하는지를 지시한다. 보코더 데이터가 이런 형태의 프레임에 존재하는 경우에 마이크로프로세서는 수신된 전송 프레임으로부터 결정된 것보다는 차라리 지시된 보코더의 프레임임을 수신기 보코더에 제공한다. 수신된 전송 프레임이 모든 비음성 데이터를 포함하여 경우에, 오버헤드 비트로써 지시된 바로서 마이크로프로세서는 수신기 보코더에 블랭크 지시를 제공한다.
양호한 실시예의 전술은 본 발명을 실행하고 이용하는 숙련된 사람에게 가능함을 제공한다. 이들 실시예의 여러 변형은 본 기술분야에 숙련된 사람에게 명확하게 되며, 여기에 정의된 기본원리는 본 발명의 기능의 이용없이도 다른 실시예에 적용할 수 있게 된다. 따라서, 본 발명은 여기에 도시된 실시예에 한정되는 것이 아니라 원리 및 중요 특징과 일관하여 가장 넓은 범위에 적용된다.
본 발명은 일반적으로 디지털 통신에 관련된 것이다. 특히, 가변 데이터 속도가 데이터 속도 표시없이 전송되고 전송된 데이터의 데이터 속도가 데이터 처리에 사용도기 위해 결정되는 통신 수신기에서 수신되는 시스템에 관련된 것이다.
디지털 통신 시스템에서, 특히 넓은 스펙트럼 변조를 사용하는 시스템에서, 전송기는 정지 또한 다른 음성활동이 없는 중에 데이터 속도를 낮추기 위하여 다양한 속도로 음성정보를 인코딩하는 보코딩 시스템을 이용하여, 의도된 수신기가 아닌 다른 수신기에서 이 전송기에 의해 생긴 혼선의 레벨을 줄일 수 있다. 수신기 또한 수신기와 관련된 곳에서, 보코딩 시스템은 음정정보를 재구성하기 위해 사용된다. 음성정보이외에, 비음성정보 단독으로 또한 2개의 혼합정보가 수신기에 전송될 수 있다.
이 환경에서의 응용을 위해 적합한 보코딩은 본 발명의 출원인에게 1995년 5월9일에 다양한 속도 보코더의 제목으로 공고된 미합중국 특허제5,414,796호에 기술되어 있다. 본 보코더는 예를 들면 20미리세칸드(ms) 프레임 중에 음성활동에 근거한 약 8000bps, 4000bps, 2000bps, 1000bps 4개의 다른 속도의 음성정보 인코딩된 데이터의 디지털로부터 만들어진다. 9600bps 프레임에 상응하는 최고의 데이터 속도 프레임은 최고 속도프레임으로 언급되고 ; 4800bps 데이터 프레임은 이분 속도 프레임으로 언급되고 ; 2400bps 데이터 프레임은 사분 속도 프레임으로 언급되고 ; 1200bps 데이터 그레임은 팔분 프레임으로 언급된다. 인코딩 처리 및 프레임 형성처리 어느 것도 데이터가 포함된 정보율이 아니다.
데이터 프레임에 보코더 데이터의 형성에 관한 부가적인 설명은 본 발명의 출원인에 의해 1992년 2월 16일에 제목 전송을 위해 데이터의 형성에 관한 장치 및 방법으로 출원되고 현재는 포기된 미합중국을 통하고 특허출원 제07/822,164호의 연속출원으로서, 1993년12월 21일 출원되어 공동계류 중인 미합중국 특허출원 제07/ 171,146호에 기술되어 있다.
데이터 프레임이 더 처리될 수 있고 넓은 스펙트럼으로 변조되고 전송되며, 아래에 참조로 기술된 본 발명의 출원인에 의해 1992년 4월 7일에 제목 CDMA 셀방식 전화 시스템에서 파장을 발생하기 위해 시스템 및 방법으로 동록된 미합중국 특허번호 제5,103,459호에 기술되어 있다.
각 프레임에 대하여 정보율이 전송되지 않기 때문에, 수신기는 보코더가 음성정보를 적절히 재구성하기 위해 인코딩되는 데이터 속도의 수신된 프레임으로부터 결정되어야 한다. 비록 전송기가 프레임이 인코딩되는 속도에 관한 정보를 전송할지라도, 이것은 음성 및 비음성 데이터를 전송하기 위해 이용할 수 있는 공급 시스템을 줄일 수 있다. 더욱이, 전송된 정보율 결함은 역으로 전 프레임에 영향을 끼칠 수 있다. 그래서, 수신기가 전송기로부터 정보율의 수신하지 않고 프레임이 인코딩되는 속도를 결정하는 것이 바람직하다. 이러한 문제 및 결함은 선행 기술에서 있었으나, 아래에 기술된 방법으로 본 발명에서는 해결될 수 있다.
본 발명은 데이터가 통신 시스템의 전송기에 의해 인코딩되는 속도를 다양한 속도 통신 시스템의 수신기에서 결정하는 시스템에 관련된 것이다. 비록 본 발명은 많은 통신 시스템에서 사용될 수 있으나, 다수의 이산 속도 또한 가변 데이터 속도 전송 프로토콜에서 음성을 인코딩 및 복호화하기 위한 다양한 속도 보코더를 사용하는 셀방식 통신 시스템에서 특히 유용하다. 그러한 통신 시스템을 이동 전화기, 개인용 통신장치, 무선 지역 루프 및 개인용 분기 교환, 특히 넓은 스펙트럼 변조를 사용하는 시스템을 포함한다.
본 발명은 이동국 및 지역국 또는 기지국 또는 수신 보코더가 정보율 수신 보코더에 제공하기 위한 셀방식 전화 시스템과 같은 시스템이 위치하는 어느 곳에서의 수신기가 사용될 수 있고, 그러므로 수신 보코더가 인코딩된 음성을 복호화할 수 있다.
본 발명은 예정된 시간주기 중에 보코더 전송기에 의해 인코딩되고 디지털화되는 음성을 나타내는 예정된 수의 심볼로 구성되는 프레임을 수신한다. 수신된 프레임은 만약 보코더가 예정된 최대 속도보다 적은 음성을 인코딩한다면 각각 심볼의 다수의 복사로 구성될 수 있다.
수신된 심볼의 각각의 프레임은 가능한 속도의 각각으로 복호화된다. 각각 속도로 복호화된 각각 프레임에 대한 복호화된 심볼의 품질을 기록하는 에러 매트릭이 프로세스에 제공된다.
에러 매트릭은 순환 여유도 체크(CRG) 결과, 야마모토 품질 매트릭, 심볼 에러율을 포함한다. 프로세스는 노벨 결정처리를 사용하는 에러 매트릭을 분석하고 들어오는 심볼이 인코딩되는 가장 가능한 속도를 결정한다.
프로세스는 수신기 보코더 또는 다른 정보화에 정보율을 제공할 수 있다.
발명의 다른 특징 및 장점과 함께 아래의 명세서, 청구범위 및 도면에 언급될 때 더 정확히 설명된 것이다.
본 발명의 좀 더 상세한 이해를 위하여, 아래의 도면과 함께 설명되는 실시예에서 상세히 언급된다.

Claims (86)

  1. 가변속도 통신 시스템의 수신기에서, 수신신호의 데이터 속도를 결정하는 방법에 있어서, 제1수신신호 예측신호 및 제1품질 표시신호를 생성하기 위하여 상기 수신신호를 제1데이터 속도에서 디코딩 및 재인코딩하는 단계 ; 상기 수신신호에 대하여 상기 제1수신신호 예측신호를 비교하고 제1에러수를 계수하는 단계를 포함하는데, 에러는 상기 수신신호가 상기 제1수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제1에러수 및 상기 제1품질 표시신호는 제1에러 매트릭을 한정하며 ; 제2데이터 속도를 표시하는 제2수신신호를 생성하기 위하여 상기 수신신호를 감소시키는 단계 ; 제2수신신호 예측신호 및 제2품질 표시신호를 생성하기 위하여 상기 제2수신신호를 제2데이터를 속도에서 디코딩 및 재인코딩하는 단계 ; 상기 제2수신신호에 대하여 상기 제2수신신호 예측신호를 비교하고 제2에러수를 계수하는 단계를 포함하는데, 에러는 상기 제2수신신호가 상기 제2수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제2에러수 및 상기 제2품질 표시신호는 제2에러 매트릭을 한정하며 ; 및 상기 각각의 에러 매트릭을 비교하여 상기 수신된 신호의 상기 데이터 속도를 예측하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  2. 제1항에 있어서, 제3데이터 속도를 표시하는 제3수신신호를 생성하기 위하여 상기 수신신호를 감소시키는 단계;제3수신신호 예측신호 및 제3품질 표시신호를 생성하기 위하여 상기 제3수신신호를 제3데이터 속도에서 디코딩 및 재인코딩하는 단계;상기 제3수신신호에 대하여 상기 제3수신신호 예측신호를 비교하고 제3에러수를 계수하는 단계를 포함하며, 에러는 상기 제3수신신호가 상기 제3수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제3에러수 및 상기 제3품질 표시신호는 제3에러 매트릭을 한정하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  3. 제2항에 있어서, 제4데이터 속도를 표시하는 제4수신신호를 생성하기 위하여 상기 수신신호를 감소시키는 단계; 제4수신신호 예측신호 및 제4품질 표시신호를 생성하기 위하여 상기 제4수신신호를 제4데이터 속도에서 디코딩 및 재인코딩하는 단계;상기 제4수신신호에 대하여 상기 제4수신신호 예측신호를 비교하고 제4에러수를 계수하는 단계를 포함하며, 에러는 상기 제4수신신호가 상기 제4수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제4에러수 및 상기 제4품질 표시신호는 제2에러 매트릭을 한정하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  4. 제1항에 있어서, 상기 감소시키는 단계는, 선 수신신호 및 후 수신신호를 생성하기 위하여 상기 수신신호를 시간으로 분할하는 단계 ; 및 상기 제2수신신호를 생성하기 위하여 상기 선 수신신호 및 후 수신신호를 합산하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  5. 제1항에 있어서, 상기 수신신호는 세그먼트 세트로 시간 분할되며, 상기 감소하는 단계는 상기 제2수신신호를 생성하기 위하여 상기 수신신호의 상기 세그먼트 세트의 서브세트를 선택하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  6. 제2항에 있어서, 상기 감소시키는 단계는, 제2선 수신신호 및 제2후 수신신호를 생성하기 위하여 상기 제2수신신호를 시간으로 분할하는 단계 ; 및 상기 제3수신신호를 생성하기 위하여 상기 제2선 수신신호 및 제2후 수신신호를 합산하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  7. 제2항에 있어서, 상기 제2수신신호는 세그먼트 세트로 시간 분할되며, 상기 제3신호를 생성하기 위하여 상기 감소시키는 단계는 상기 제3수신신호를 생성하기 위하여 상기 제2수신신호의 상기 세그먼트 세트의 서브세트를 선택하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  8. 제1항에 있어서, 상기 제1품질 표시신호는 순환 여유도 체크 결과인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  9. 제3항에 있어서, 상기 제1데이터 속도는 최고 속도 통신에 상응하며; 상기 제2데이터 속도는 이분 속도 통신에 상응하며 ; 상기 제3데이터 속도는 사분 속도 통신에 상승하며 ; 상기 제4데이터 속도는 팔분 속도 통신에 상응하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  10. 제9항에 있어서, 상기 제1품질 표시신호, 제2품질 표시신호, 제3품질 표시신호 및 제4품질 표시신호는 각각 단일 비트 이진 품질 표시신호이며, 1은 상기 수신신호의 데이터 속도가 상기 품질 표시신호에 상응하는 데이터 속도일 것에 대한 높은 가능성을 표시하며, 0은 상기 수신신호의 데이터 속도가 상기 품질 표시신호에 상응하는 데이테 속도가 아니라는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  11. 제10항에 있어서, 상기 수신신호의 데이터 속도를 예측하는 단계는,(상기 제1품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 참이고(상기 제 1 에러수 ≤ 상기 제 2 에러수 + T1)이 참이면, 또는(상기 제1품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제1품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 참이면, 상기 제1데이터 속도를 예측하는 단계 ;(상기 제1품질 표시신호 = 1 AND 제 2 품질 표시신호 =1)이 참이고(상기 제 1 에러수 ≤ 상기 제2 에러수 +T1)이 거짓이고, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 =1)이 거짓이고(상기 제1품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제2 에러수 ≤ T3)이 참이고(상기 제4품질 표시신호 = 1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤상기 제3 에러수))가 참이고(상기 제 2 에러수 ≤ 상기 제 4 에러수+T4)가 참이면, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수≤ T3)이 참이고(상기 제 4품질 표시신호 =1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤상기 제3 에러수))가 거짓이고(제 3 품질 표시신호 = 1)이 참이고(상기 제 2 에러수 ≤ 상기 제 3 에러수 +T5)가 참이면, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수 ≤ T3)이 참이고(상기 제 4품질 표시신호 =1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤상기 제3 에러수))가 거짓이고(상기 제 3 품질 표시신호 = 1)이 거짓이면, 상기 이분 속도 표시를 예측하는 단계 ;(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수 ≤ T3)이 참이고(상기 제 4 품질 표시신호 = 1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤상기 제3 에러수))가 거짓이고(상기 제 3 품질 표시신호 = 1)이 참이고(상기 제 2 에러수 ≤ 상기 제 3 에러수+T5)가 거짓이면, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 상기 제 2 에러수 ≤ T3)이 거짓이고 상기 제 3 품질 표시신호 = 1 AND 제 4 품질 표시신호 = 1)이 참이고(상기 제 4 에러수 AND 상기 제 4 에러수 ≤ T6)이 거짓이고(상기 제 3 에러수 제 4 에러수 AND 상기 제 3 에러수 ≤ T7)이 참이면, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수 ≤ T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 제 4 품질 표시신호 = 1)이 것지이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 3 에러수 ≤ T8)이 참이면, 사분 속도 표시를 예측하는 단계 ; 및(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(제 2 품질 표시신호 = 1 AND 상기 제 2 에러수 ≤ T3)이 참이고(상기 제 3 품질 표시신호 = 1 AND(상기 제 1 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤상기 제3 에러수))가 참이고(상기 제 2 에러수 ≤ 상기 제 4 에러수+T5)가 거짓이면, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수≤ T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 제 4 품질 표시신호 = 1)이 참이고(상기 제 4 에러수 제 3 에러수 AND 상기 제 4 에러수 ≤ T6)이 참이면, 또는(상기 제 1 품질 표시신호= 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수 ≤ T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 제 4 품질 표시신호 = 1)이 거짓이고(상기 제 3 품질 표시신호 = 상기 제 3 에러수 ≤ T8)이 거짓이고(상기 제 4 품질 표시신호 = 1 AND 상기 제 4 에러수 ≤ T9)가 침이면, 팔분 속도 표시를 예측하는 단계를 포함하며, 상기 T1,T2, T3,T4, T5,T6,T7,T8, 및 T9은 고정 상수 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법,
  12. 제11항에 있어서, T10은 고정 상수이며,(상기 제 1 품질 표시신호 = 1 AND 상기 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호= 1 AND 상기 제 2 에러수 ≤ T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 참이고(상기 제 4 에러수 제 3 에러수 AND 상기 제 4 에러수 ≤ T6)이 거짓이고(상기 제 3 에러수 제 4 에러수 AND 상기 제 3 에러수 ≤ T7)이 거짓이면, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호= 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호= 1 AND 상기 제 2 에러수 ≤ T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 제 4품질 표시신호 = 1)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 3 에러수 ≤ T8)이 거짓이고(상기 제 4 품질 표시신호 = 1 AND 상기 제 4 에러수 ≤ T9)가 거짓이고(상기 제 1 에러수≤ T10)이 거짓이면, 인식불가능한 에러 표시 신호를 생성하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  13. 제12항에 있어서,(상기 제 1 품질 표시신호 = 1 AND 상기 제 2 품질 표시신호= 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수≤ T2)가 거짓이고(상기 제 2 품질 표시신호= 1 AND 상기 제 2 에러수 ≤ T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 3 에러수 ≤ T8)이 거짓이고(상기 제 4 품질 표시신호 = 1 AND 상기 제 4 에러수 ≤ T9)가 거짓이고(상기 제 1 에러수≤ T10)이 참이면, 비트 에러를 가진 최고 속도 표시신호를 생성하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  14. 제11항에 있어서, 상기 전제 속도 통신은 초당 9,600 비트인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  15. 제13항에 있어서, 상기 전세 속도 통신은 초당 9,600 비트인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  16. 제13항에 있어서, T1은 15와 동일한 값을 가지며 ;T2은 77과 동일한 값을 가지며; T3은 60과 동일한 값을 가지며 ; T4은 10과 동일한 값을 가지며 ; T5은 10과 동일한 값을 가지며 ;T6은 64와 동일한 값을 가지며 ;T7은 60과 동일한 값을 가지며 ;T8은 60과 동일한 값을 가지며 ; T9은 64와 동일한 값을 가지며 ; T10은 71과 동일한 값을 가지는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  17. 제13항에 있어서, T1은 15와 동일한 값을 가지며 ;T2은 110과 동일한 값을 가지며; T3은 84과 동일한 값을 가지며 ; T4은 10과 동일한 값을 가지며 ; T5은 10과 동일한 값을 가지며 ;T6은 96과 동일한 값을 가지며 ;T7은 76과 동일한 값을 가지며 ;T8은 76과 동일한 값을 가지며 ; T9은 96과 동일한 값을 가지며 ; T10은 78과 동일한 값을 가지는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  18. 가변속도 통신 시스템의 수신기에서, 미지의 데이터 속도에서 수신신호를 디코딩하는 방법에 있어서, 제1디코딩 수신신호 및 제1품질 표시신호를 생성하기 위하여 상기 수신신호를 제1데이터 속도에서 디코딩하는 단계 ; 제1수신신호 예측신호를 생성하기 위하여 상기 제1디코딩 수신신호를 제1데이터 속도에서 재인코딩하는 단계 ; 상기 수신신호에 대하여 상기 제1수신신호 예측신호를 비교하고 제1에러수를 계수하는 단계를 포함하는데, 에러는 상기 수신신호가 상기 제1수신신호 예측신호의 매칭되지 않을 때 발생하며, 상기 제1에러수 및 상기 제1품질 표시신호는 제1에러 매트릭을 한정하며 ; 제2디코딩 수신신호 및 제2품질 표시신호를 생성하기 위하여 상기 수신신호를 제2데이터 속도에서 디코딩하는 단계 ; 제2수신신호 예측신호를 생성하기 위하여 상기 제2디코딩 수신신호를 제2데이터 속도에서 재인코딩하는 단계 ; 상기 제2수신신호에 대하여 상기 제2수신신호 예측신호를 비교하고 제2에러수를 계수하는 단계를 포함하는데, 에러는 상기 제2수신신호가 상기 제2수신신호 예측신호와 매칭하지 않을 때 발생하며, 상기 제2에러수 및 상기 제2품질 표시신호는 제2에러 매트릭을 한정하며 ; 상기 각각의 에러 매트릭을 비교하여 상기 미지의 데이터 속도를 예측하여 단계 ; 및 상기 예측된 미지의 데이터 속도에 상응하는 상기 디코딩 수신신호를 다음 진행의 기초로 이용하는 단계를 포함하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  19. 다수의 데이터 속도에서 데이터를 전송할 수 있는 전송기로부터 수신된 신호의 데이터 속도를 계산하는 장치에 있어서, 상기 신호에 연결된 입력 및 출력을 가지는 제1비터비 디코더 ; 상기 제1 비터비 디코더의 출력에 연결된 입력 및 출력을 가진 제1품질 표시 발생기 ; 상기 제1비터비 디코더의 출력에 연결된 입력 및 출력을 가진 제1인코더 ; 상기 제1인코더의 출력에 연결된 제 1입력과 상기 신호에 연결된 제2입력 및 출력을 가지는 제1비교기 ; 상기 제1비교기의 출력에 연결된 입력 및 출력을 가진 제1카운터 ; 상기 신호에 연결된 입력 및 출력을 가지는 제2비터비 디코더 ; 상기 제2비터비 디코더의 출력에 연결된 및 출력을 가진 제2품질 표시 발생기 ; 상기 제2비터비 디코더의 출력에 연결된 입력 및 출력을 가진 제2인코더 ; 상기 제2인코더의 출력에 연결된 제1입력과 상기 신호에 연결된 제2입력 및 출력을 가지는 제2비교기 ; 상기 제2비교기의 출력에 연결된 입력 및 출력을 가진 제2카운터 ; 및 다수의 입력 및 출력을 가진 프로세서를 포함하며, 상기 프로세서의 제1입력은 상기 제1카운터의 출력에 연결되고, 상기 프로세서의 제2입력은 상기 제2카운터의 상기 출력에 연결되고, 상기 프로세서의 제3입력은 상기 제1품질 표시 발생기의 출력에 연결되고, 상기 프로세서의 제4입력은 상기 제2품질 표시 발생기의 출력에 연결되며, 상기 프로세서의 출력은 상기 신호의 데이터 속도를 계산하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  20. 제19항에 있어서, 상기 신호 및 상기 제2비터비 디코더 사이에 배치된 제1선택기를 더 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  21. 제20항에 있어서, 상기 신호 및 상기 제2비터비 디코더 사이에 배치된 제1합산기를 더 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  22. 제19항에 있어서. 상기 신호에 연결된 입력 및 출력을 가지는 제 3비터비 디코더 ; 상기 제3비터비 디코더의 출력에 연결된 입력 및 출력을 가진 제 3 품질 표시 발생기 ; 상기 제3비터비 디코더의 출력에 연결된 입력 및 출력을 가진 제3인코더 ; 제3비터비 디코더의 출력에 연결된 제1입력과 상기 신호에 연결된 제2 입력 및 출력을 가지는 제3비교기 ; 및 상기 제 3비교기의 출력에 연결된 입력 및 출력을 가진 제3카운터를 더 포함하며 ; 상기 프로세서는 상기 제3카운터의 출력에 연결된 제5입력 및 사이 제3품질 표시 발생기의 출력에 연결된 제6입력을 가지는 것을 특징으로 하는 데이테 속도를 계산하는 장치.
  23. 제22항에 있어, 상기 신호 및 상기 제2비터비 디코더 사이에 배치된 제1선택기를 더 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  24. 제22항에 있어서, 상기 신호 및 상기 제2비터비 디코더 사이에 배치된 제1합산기를 더 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  25. 제23항에 있어서, 상기 제 1 선택기 및 상기 제 3 비터비 디코더 사이에 배치된 제 2 선택기를 더 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  26. 제24항에 있어서, 상기 제 1 합산기 및 상기 제 3 비터비 디코더 사이에 배치된 제 2 합산기를 더 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  27. 가변속도 통신 시스템의 수신기에서, 미지의 데이터 속도에서 수신신호를 디코딩하는 방법에 있어서, 제1디코딩 수신신호 및 제 1 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 1 데이터 속도에서 디코딩하는 단계 ; 제 1 수신신호 예측신호를 생성하기 위하여 상기 제 1 디코딩 수신신호를 제 1 데이터 속도에서 재인코딩하는 단계 ; 상기 수신신호에 대하여 상기 제 1 수신신호 예측신호를 비교하고 제 1 에러수를 계수하는 단계를 포함하는데, 에러는 상기 수신신호가 상기 제 1 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 1 에러수 및 상기 제1품질 표시신호는 제 1 에러 매트릭을 한정하며 ; 제 2 디코딩 수신신호 및 제 2 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 2 데이터 속도에서 디코딩하는 단계 ; 제 2 수신신호 예측신호를 생성하기 위하여 상기 제 2 디코딩 수신신호를 제 2 데이터 속도에서 재인코딩하는 단계 ; 상기 제 2 수신신호에 대하여 상기 제 2 수신신호 예측신호를 비교하고 제2에러수를 계수하는 단계를 포함하는데, 에러는 상기 제2수신신호가 상기 제 2 수신신호 예측신호와 매칭하지 않을 때 발생하며, 상기 제 2 에러수 및 상기 제 2품질 표시신호는 제 2 에러 매트릭을 한정하며 ; 제 3 디코딩 수신신호 및 제 3 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 3 데이터 속도에서 디코딩하는 단계 ; 제 3 수신신호 예측신호를 생성하기 위하여 상기 제 3 디코딩 수신신호를 제 3 데이터 속도에서 재인코딩하는 단계 ; 상기 제 3수신신호에 대하여 상기 제 3 수신신호 예측신호를 비교하고 제 3 에러수를 계수하는 단계를 포함하는데, 에러는 상기 제 3 수신신호가 상기 제 3 수신신호 예측신호와 매칭하지 않을 때 발생하며, 상기 제 3 에러수 및 상기 제 3품질 표시신호는 제 3 에러 매트릭을 한정하며 ; 및 상기 각각의 에러 매트릭을 비교하여 상기 미지의 데이터 속도를 예측하는 단계를 포함하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  28. 제27항에 있어서, 상기 제 1 품질 표시신호, 제 2 품질 표시신호 및 제 3 품질 표시신호는 각각 단일 비트 이진 품질 표시신호이며, 1은 상기 품질 표시신호에 상응하는 데이터 속도에서 디코딩이 성공할 것이라는 것에 대한 높은 가능성을 표시하며, 0은 상기 품질 표시신호에 상응하는 데이터 속도에서 디코딩이 실패할 것이라는 것에 대한 높은 가능성을 표시하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  29. 제28항에 있어서, 상기 제 1 품질 표시가 1이고 그리고 상기 제 1 에러수가 임계값보다 작으면 상기 제 1 데이터 속도를 예측하는 단계를 더 포함하는 것을 특징으로 하는 미지의 속도에서 수신신호를 디코딩하는 방법.
  30. 제28항에 있어서, 상기 예측하는 단계는 상기 제 1 품질 표시가 1이고 상기 제 2 품질 표시가 1이고 상기 제 1 에러수가 제 2 에러수에 소정수를 더한 것보다 작거나 같으면 상기 제 1 데이터 속도를 예측하는 단계를 포함하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  31. 제28항에 있어서, 상기 제 1 데이터 속도는 초당 14,400 비트인 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  32. 수신기가 미지의 데이터 속도를 가진 신호를 수신하고, 상기 수신기가 다수의 데이터 속도에서 상기 신호를 디코딩 및 재인코딩하며, 상기 수신기가 상기 각각의 다수 데이터 속도에 대하여 품질 표시신호를 발생하고, 상기 신호와 각각의 디코딩되고 재인코딩된 신호를 비교하고 상기 비교에서 에러수를 계수하는 수신기에서, 상기 신호를 디코딩하는 방법에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 성공을 표시하면, 그리고 제 1 데이터 속도에 상응하는 상기 에러수가 제 1 임계값보다 작으면, 제 1 데이터 속도를 선택하는 단계 ; 및 상기 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 디코딩 성공을 표시하고 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 디코딩성공을 표시하면 그리고 제 1 데이터 속도에 상응하는 상기 에러수가 제 2 임계값을 초과하면, 제 2 데이터 속도를 선택하는 단계를 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  33. 제32항에 있어서, 상기 제 1 임계값은 소정 상수인 것을 특징으로 하는 신호를 디코딩하는 방법.
  34. 제32항에 있어서, 상기 제 1 임계값은 소정 상수 및 상기 제 2 데이터 속도에 상응하는 상기 에러수의 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  35. 제32항에 있어서, 상기 제 1 임계값 및 제 2임계값은 동일하며 소정 상수 및 상기 제 2 데이터 속도에 상응하는 상기 에러수의 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  36. 제32항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 임계값보다 작거나 같으면, 제 3 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  37. 제36항에 있어서, 상기 제 3 임계값은 소정 상수 및 상기 제 4 데이터 속도에 상응하는 상기 에러수에 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  38. 제32항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 임계값을 초과하면, 제 4 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  39. 제38항에 있어서, 상기 제 3 임계값은 소정 상수 및 상기 제 4 데이터 속도에 상응하는 상기 에러수에 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  40. 제32항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하면, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 임계값을 초과하면, 제 4 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  41. 제32항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 성공을 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 데이터 속도에 상응하는 에러수와 고정상수의 합보다 작거나 같으면, 제 2 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  42. 제32항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 성공을 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 데이터 속도에 상응하는 에러수와 고정 상수의 합을 초과하면, 제 3 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  43. 제32항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 실패를 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 4 데이터 속도에 상응하는 상기 에러수가 제 3 소정 임계값보다 작거나 같으면, 제 4 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  44. 다수의 데이터 속도에서 데이터를 전송할 수 있는 전송기로부터 수신된 신호의 데이터 속도를 계산하는 장치에 있어서, 상기 신호에 연결된 입력 및 디코딩 신호 출력과 품질 표시신호 출력을 가지는 제 1 디코더 ; 상기 제 1디코더의 상기 디코딩 신호 출력에 연결된 입력 및 출력을 가진 제 1 인코더 ; 상기 제 1 인코더의 출력에 연결된 제 1 입력과 상기 신호에 연결된 제 2 입력 및 출력을 가지는 제 1 비교기 ; 제 1 비교기의 출력에 연결된 입력 및 출력을 가지는 제 1 카운터 ; 상기 신호에 연결된 입력 및 디코딩 신호 출력과 품질 표시신호 출력을 가지는 제 2 디코더 ; 상기 제 2 디코더의 상기 디코딩 신호 출력에 연결된 입력 및 출력을 가진 제 2 인코더 ; 상기 제 2 인코더의 출력에 연결된 제 1 입력과 상기 신호에 연결된 제 2 입력 및 출력을 가지는 제 2 비교기 ; 제 1 비교기의 출력에 연결된 입력 출력을 가지는 제 2 카운터 ; 및 다수의 입력 및 출력을 가진 프로세서를 포함하며, 상기 프로세서의 제 1 입력은 상기 제 1 카운터의 출력에 연결되고, 상기 프로세서의 제 2 입력은 상기 제 2 카운터의 출력에 연결되고, 상기 프로세서의 제 3 입력은 상기 제 2 디코더의 품질 표시 출력에 연결되고, 상기 프로세서의 제 4 입력은 상기 제 2 디코더의 품질 표시 출력에 연결되며, 상기 프로세서의 출력은 상기 신호의 데이터 속도를 계산하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  45. 다수의 데이터 속도에서 데이터를 전송할 수 있는 전송기로부터 수신된 신호의 데이터 속도를 계산하는 장치에 있어서, 다수의 데이터 속도에서 상기 신호를 순차적으로 다코딩하며, 상기 다수의 데이터 속도에 상응하는 디코딩 신호 출력을 순차적으로 생성하고, 상기 다수의 데이터 속도에 상응하는 품질 표시신호를 순차적으로 생성하는 디코딩 수단 ; 상기 다수의 데이터 속도 각각에 상응하는 상기 디코딩된 신호출력을 순차적으로 인코딩하고, 상기 다수의 데이터 속도 각각에 상응하는 계산된 수신신호를 생성하는 인코딩 수단 ; 상기 다수의 데이터 속도 각각에 상응하는 상기 계산된 수신신호와 상기 신호를 순차적으로 비교하고 상기 계산된 수신신호가 상기 신호에 대하여 에러를 가질 경우에 대한 표시신호를 생성하는 수단 ; 상기 수단의 데이터 속도에 상응하는 상기 표시신호의 수를 순차적으로 계수하는 수단 ; 및 상기 다수의 데이터 속도에 상응하는 상기 표시신호의 수 및 상기 다수의 데이터 속도에 상응하는 상기 품질 표시신호를 수신하며 상기 신호의 데이터 속도를 계산하는 프로세싱 수단을 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  46. 제13항에 있어서, T1은 프레임에서 심볼수의 4%이며 ; T2은 프레임에서 심볼수의 20%이며 ; T3는 프레임에서 심볼수의 16%이며 ; T4는 프레임에서 심볼수의 3%이며; T5는 프레임에서 심볼수의 3%이며 ;T6은 프레임에서 심볼수의 17%이며 ;T7은 프레임에서 심볼수의 16%이며 ;T8은 프레임에서 심볼수의 16%이며 ; T9은 프레임에서 심볼수의 17%이며 ; T10은 프레임에서 심볼수의 19%인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  47. 제13항에 있어서, T1은 프레임에서 심볼수의 4%이며 ; T2은 프레임에서 심볼수의 29%이며 ; T3는 프레임에서 심볼수의 22%이며 ; T4는 프레임에서 심볼수의 3%이며; T5는 프레임에서 심볼수의 3%이며 ;T6은 프레임에서 심볼수의 25%이며 ;T7은 프레임에서 심볼수의 20%이며 ;T8은 프레임에서 심볼수의 20%이며 ; T9은 프레임에서 심볼수의 25%이며 ; T10은 프레임에서 심볼수의 20%인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  48. 가변속도 통신 시스템의 수신기에서, 수신신호의 데이터 속도를 결정하는 방법에 있어서, 제 1 수신신호 예측신호 및 제 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 1 데이터 속도에서 비터비 디코딩 및 재인코딩하는 단계 ; 상기 수신신호에 대하여 상기 제 1 수신신호 예측신호를 비교하고 제 1 에러수를 계수하는 단계를 포함하는데, 에러는 상기 수신신호가 상기 제 1 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 1 에러수 및 상기 제 1 품질 표시신호는 제 1 에러 매트릭을 한정하며 ; 제 2 데이터 속도를 표시하는 제 2 수신신호를 생성하기 위하여 상기 수신신호를 감소시키는 단계 ; 제 2 수신신호를 예측신호 및 제 2 품질 표시신호를 생성하기 위하여 상기 제 2 수신신호를 제 2 데이터 속도에서 비터비 디코딩 및 재인코딩하는 단계 ; 상기 제 2 수신신호에 대하여 상기 제 2 수신신호 예측신호를 비교하고 제 2 에러수를 계수하는 단계를 포함하는데, 에러는 상기 제 2 수신신호가 상기 제 2 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 2 에러수 및 상기 제 2 품질 표시신호는 제 2 에러 매트릭을 한정하며 ; 및 상기 각각의 에러 매트릭을 비교하여 상기 수신된 신호의 상기 데이터 속도를 예측하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  49. 제48항에 있어서, 제 3 데이터 속도를 표시하는 제 3 수신신호를 생성하기 위하여 상기 수신신호를 감소시키는 단계 ; 제 3 수신신호 예측신호 및 제 3 품질 표시신호를 생성하기 위하여 상기 제 3 수신신호를 제 3 데이터 속도에서 비터비 디코딩 및 재인코딩하는 단계 ; 상기 수신신호에 대하여 상기 제 3 수신신호 예측신호를 비교하고 제 3 에러수를 계수하는 단계를 포함하며, 에러는 상기 제 3 수신신호가 상기 제 3 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 3 에러수 및 상기 제 3 품질 표시신호는 제 3 에러 매트릭을 한정하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  50. 제49항에 있어서, 제 4 데이터 속도를 표시하는 제 4 수신신호를 생성하기 위하여 상기 수신신호를 감소시키는 단계 ; 제 4 수신신호 예측신호 및 제 4 품질 표시신호를 생성하기 위하여 상기 제 4 수신신호를 제 4 데이터 속도에서 비터비 디코딩 및 재인코딩하는 단계 ; 상기 제 4 수신신호에 대하여 상기 제 4 수신신호 예측신호를 비교하고 제 4 에러수를 계수하는 단계를 더 포함하며, 에러는 상기 제 4수신신호가 상기 제 4 수신신호 예측신호와 매칭하지 않을 때 발생하며, 상기 제 4 에러수 및 상기 제 4 품질 표시신호는 제 2 에러 매트릭을 한정하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  51. 제48항에 있어서, 상기 감소시키는 단계는 ; 선 수신신호 및 후 수신신호를 생성하기 위하여 상기 수신신호를 시간으로 분할하는 단계 ; 및 상기 제 2 수신신호를 생성하기 위하여 상기 선 수신신호 및 후 수신신호를 합산하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  52. 제48항에 있어서, 상기 수신신호는 세그먼트 세트로 시간 분할되며, 상기 감소시키는 단계는 상기 제 2 수신신호를 생성하기 위하여 상기 수신신호의 상기 세그먼트의 서브세트를 선택하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  53. 제49항에 있어서, 상기 감소시키는 단계는 ; 제 2 선 수신신호 및 후 수신신호를 생성하기 위하여 상기 제 2 수신신호를 시간으로 분할하는 단계 ; 및 상기 제 3 수신신호를 생성하기 위하여 상기 제 2 선 수신신호 및 제 2 후 수신신호를 합산하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  54. 제49항에 있어서, 상기 제 2 수신신호는 세그먼트 세트로 시간 분할되며, 상기 제 3 신호를 생성하기 위하여 상기 감소시키는 단계는 상기 제 3 수신신호를 생성하기 위하여 상기 제2수신신호의 상기 세그먼트의 서브세트를 선택하는 단계를 포함하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  55. 제48항에 있어서, 상기 제 1 품질 표시신호는 순환 여유도 체크 결과인 것을 특징으로 하는 수신신호의 속도를 데이터 결정하는 방법.
  56. 제50항에 있어서, 상기 제 1 데이터 속도는 최고 속도 통신에 상응하며 ; 상기 제 2 데이터 속도는 이분 속도 통신에 상응하며 ; 상기 제 3 데이터 속도는 사분 속도 통신에 상응하며 ; 상기 제 4 데이터 속도는 팔분 속도 통신에 상응하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  57. 제56항에 있어서, 상기 제 1 품질 표시신호, 제 2 품질 표시신호, 제 3 품질 표시신호 및 제 4 품질 표시신호는 각각 단일 비트 이진 품질 표시신호이며, 1은 상기 수신신호의 데이터 속도가 상기 품질 표시신호에 상응하는 데이터 속도일 것에 대한 높은 가능성을 표시하며, 0은 상기 수신신호의 데이터 속도가 상기 품질 표시신호에 상응하는 데이테 속도가 아니라는 것을 표시하는 것을 특징으로 하는 수신신호와 데이터 속도를 결정하는 방법.
  58. 제57항에 있어서, 상기 수신신호의 데이터 속도를 예측하는 단계는,(상기 제 1 품질 표시 신호 = 1 AND = 1)이 참이고(상기 제 1 에러수 ≤ 상기 제 2 에러수+T1)이 참이면, 또는(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시 신호 = 1 AND 상기 제 1 에러수 ≤T2)가 참이면, 상기 제 1 데이터 속도를 예측하는 단계 ;(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 참이고(상기 제 1 에러수 ≤ 상기 제 2 에러수+T1)이 거짓이고, 또는(상기 제 1 품질 표시 번호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시 신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수+T3)이 참이고(상기 제 4 품질 표시신호 = 1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤ 상기 제 3 에러수))가 참이고(상기 제 2 에러수 ≤ 상기 제 4 에러수+T4)가 참이면, 또는(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시 신호 = 1 AND 상기 제 1 에러수 ≤ T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수 ≤ T3)가 참이고(상기 제 4 품질 표시신호 = 1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤ 상기 제 3 에러수))가 거짓이고(제 3 품질 표시신호 =1)이 참이고(상기 제 2 에러수 ≤ 상기 제 3 에러수+T5)가 참이면, 또는(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시 신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수+T3)이 참이고(상기 제 4 품질 표시신호 = 1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤ 상기 제 3 에러수)가 거짓이고(제 3 품질 표시신호 =1)이 거짓이면, 상기 이분 속도 표시를 예측하는 단계 ;(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시 신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수+T3)이 참이고(상기 제 4 품질 표시신호 = 1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤ 상기 제 3 에러수))가 거짓이고(제 3 품질 표시신호 =1)이 참이고(상기 제 2 에러수 ≤ 상기 제 3 에러수+T5)가 거짓이면, 또는(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시 신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 상기 제 2 에러수+T3)이 거짓이고(제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 참이고(상기 제 4 에러수 상기 제 3 에러수 AND 상기 제 4 에러수 ≤T6)이 거짓이고(상기 제 3 에러수 상기 제 4 에러수 AND 상기 제 3 에러수 ≤T7)이 참이면, 또는(상기 제 1 품질 표시신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시 신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 제 2 에러수+T3)이 거짓이고(제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 제 3 에러수+T8)이 참이면, 사분 속도 표시를 예측하는 단계 ; 및(상기 제 1 품질 표시 번호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 제 2 에러수+T3)이 참이고(상기 제 4 품질 표시신호 = 1 AND(상기 제 3 품질 표시신호 = 0 OR 상기 제 4 에러수 ≤ 상기 제 3 에러수))가 참이고(상기 제 2 에러수 ≤ 상기 제 4 에러수+T5)가 거짓이면, 또는(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 제 2 에러수+T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 참이고(상기 제 4 에러수 상기 제 3 에러수 AND 상기 제 4 에러수 ≤T6)이 참이면, 또는(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 제 2 에러수+T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 3 에러수 ≤ T8)이 거짓이고(상기 제 4 품질 표시신호 = 1 AND 상기 제 4 에러수 ≤ T9)가 참이면, 팔분 속도 표시를 예측하는 단계를 포함하며, 상기 T1, T2,T3,T4,T5,T6,T7,T8및T9은 고정 상수인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  59. 제58항에 있어서, T10은 고정상수이며,(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 제 2 에러수+T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 참이고(상기 제 4 에러수 상기 제 3 에러수 AND 상기 제 4 에러수 ≤T6)이 거짓이고(상기 제 3 에러수 상기 제 4 에러수 AND 상기 제 3 에러수 ≤T7)이 거짓이면, 또는(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 제 2 에러수+T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 3 에러수 ≤ T8)이 거짓이고(상기 제 4 품질 표시신호 = 1 AND 상기 제 4 에러수 ≤ T9)가 거짓이고(상기 제 1 에러수 ≤ T10)이 거짓이면, 인식불가능한 에러 표시신호를 생성하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  60. 제59항에 있어서,(상기 제 1 품질 표시 신호 = 1 AND 제 2 품질 표시신호 = 1)이 거짓이고(상기 제 1 품질 표시신호 = 1 AND 상기 제 1 에러수 ≤T2)가 거짓이고(상기 제 2 품질 표시신호 = 1 AND 제 2 에러수+T3)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 4 품질 표시신호 = 1)이 거짓이고(상기 제 3 품질 표시신호 = 1 AND 상기 제 3 에러수 ≤ T8)이 거짓이고(상기 제 4 품질 표시신호 = 1 AND 상기 제 4 에러수 ≤ T9)가 거짓이고(상기 제 1 에러수 ≤ T10)이 참이면, 비트 에러를 가진 최고 속도 표시신호를 생성하는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  61. 제58항에 있어서, 상기 전제 속도 통신은 초당 9,600비트인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  62. 제60항에 있어서, 상기 전제 속도 통신은 초당 9,600비트인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  63. 제60항에 있어서, T1은 15와 동일한 값을 가지며 ;T2은 77과 동일한 값을 가지며; T3은 60과 동일한 값을 가지며 ; T4은 10과 동일한 값을 가지며 ; T5은 10과 동일한 값을 가지며 ;T6은 64와 동일한 값을 가지며 ;T7은 60과 동일한 값을 가지며 ;T8은 60과 동일한 값을 가지며 ; T9은 64와 동일한 값을 가지며 ; T10은 71과 동일한 값을 가지는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  64. 제60항에 있어서, T1은 15와 동일한 값을 가지며 ;T2은 110과 동일한 값을 가지며; T3은 84과 동일한 값을 가지며 ; T4은 10과 동일한 값을 가지며 ; T5은 10과 동일한 값을 가지며 ;T6은 96과 동일한 값을 가지며 ;T7은 76과 동일한 값을 가지며 ;T8은 76과 동일한 값을 가지며 ; T9은 96과 동일한 값을 가지며 ; T10은 78과 동일한 값을 가지는 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  65. 제60항에 있어서, T1은 프레임에서 심볼수의 4%이며 ; T2은 프레임에서 심볼수의 20%이며 ; T3는 프레임에서 심볼수의 16%이며 ; T4프레임에서 심볼수의 3%이며; T5는 프레임에서 심볼수의 3%이며 ;T6은 프레임에서 심볼수의 17%이며 ;T7은 프레임에서 심볼수의 16%이며 ;T8은 프레임에서 심볼수의 16%이며 ; T9은 프레임에서 심볼수의 17%이며 ; T10은 프레임에서 심볼수의 19%인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  66. 제60항에 있어서, T1은 프레임에서 심볼수의 4%이며 ; T2은 프레임에서 심볼수의 29%이며 ; T3는 프레임에서 심볼수의 22%이며 ; T4는 프레임에서 심볼수의 3%이며; T5는 프레임에서 심볼수의 3%이며 ;T6은 프레임에서 심볼수의 25%이며 ;T7은 프레임에서 심볼수의 20%이며 ;T8은 프레임에서 심볼수의 20%이며 ; T9은 프레임에서 심볼수의 25%이며 ; T10은 프레임에서 심볼수의 20%인 것을 특징으로 하는 수신신호의 데이터 속도를 결정하는 방법.
  67. 가변속도 통신 시스템의 수신기에서, 미지의 데이터 속도에서 수신신호를 디코딩하는 방법에 있어서, 제 1 디코딩 수신신호 및 제 1 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 1 데이터 속도에서 비터비 디코딩하는 단계 ; 제 1 수신신호 예측신호를 생성하기 위하여 상기 제 1 디코딩 수신신호를 제 1 데이터 속도에서 비터비 재인코딩하는 단계 ; 상기 수신신호에 대하여 상기 제 1 수신신호 예측신호를 비교하고 제 1 에러수를 계수하는 단계를 포함하는데, 에러는 상기 수신신호가 상기 제 1 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 1 에러수 및 상기 제 1 품질 표시신호는 제 1 에러 매트릭을 한정하며 ; 제 2 디코딩 수신신호 및 제 2 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 2 데이터 속도에서 비터비 디코딩하는 단계 ; 제 2 수신신호 예측신호를 생성하기 위하여 상기 제 2 디코딩 수신신호를 제 2 데이터 속도에서 비터비 재인코딩하는 단계 ; 상기 제 2 수신신호에 대하여 상기 제 2 수신신호 예측신호를 비교하고 제 2 에러수를 계수하는 단계를 포함하는데, 에러는 상기 제 2 수신신호가 상기 제 2 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 2 에러수 및 상기 제 2 품질 표시신호는 제 2 에러 매트릭을 한정하며 ; 상기 각각의 에러 매트릭을 비교하여 상기 미지의 데이터 속도를 예측하는 단계 ; 및 상기 예측된 미지의 데이터 속도에 상응하는 상기 디코딩 수신신호를 다음 진행의 기초로 이용하는 단계를 포함하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  68. 가변속도 통신 시스템의 수신기에서, 미지의 데이터 속도에서 수신신호를 디코딩하는 방법에 있어서, 제 1 디코딩 수신신호 및 제 1 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 1 데이터 속도에서 비터비 디코딩하는 단계 ; 제 1 수신신호 예측신호를 생성하기 위하여 상기 제 1 디코딩 수신신호를 제 1 데이터 속도에서 비터비 재인코딩하는 단계 ; 상기 수신신호에 대하여 상기 제 1 수신신호 예측신호를 비교하고 제 1 에러수를 계수하는 단계를 포함하는데, 에러는 상기 수신신호가 상기 제 1 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 1 에러수 및 상기 제 1 품질 표시신호는 제 1 에러 매트릭을 한정하며 ; 제 2 디코딩 수신신호 및 제 2 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 2 데이터 속도에서 비터비 디코딩하는 단계 ; 제 2 수신신호 예측신호를 생성하기 위하여 상기 제 2 디코딩 수신신호를 제 2 데이터 속도에서 비터비 재인코딩하는 단계 ; 상기 제 2 수신신호에 대하여 상기 제 2 수신신호 예측신호를 비교하고 제 2 에러수를 계수하는 단계를 포함하는데, 에러는 상기 제 2 수신신호가 상기 제 2 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 2 에러수 및 상기 제 2 품질 표시신호는 제 2 에러 매트릭을 한정하며 ; 제 3 디코딩 수신신호 및 제 3 품질 표시신호를 생성하기 위하여 상기 수신신호를 제 3 데이터 속도에서 비터비 디코딩하는 단계 ; 제 3 수신신호 예측신호를 생성하기 위하여 상기 제 3 디코딩 수신신호를 제 3 데이터 속도에서 비터비 재인코딩하는 단계 ; 상기 제 3 수신신호에 대하여 상기 제 3 수신신호 예측신호를 비교하고 제 3 에러수를 계수하는 단계를 포함하는데, 에러는 상기 제 3 수신신호가 상기 제 3 수신신호 예측신호와 매칭되지 않을 때 발생하며, 상기 제 3 에러수 및 상기 제 3 품질 표시신호는 제 3 에러 매트릭을 한정하며 ; 및 상기 각각의 에러 매트릭을 비교하여 상기 미지의 데이터 속도를 예측하는 단계를 포함하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  69. 제68항에 있어서. 상기 제 1 품질 표시신호, 제 2 품질 표시신호 및 제 3 품질 표시신호는 각각 단일 비트 이진 품질 표시신호이며, 1은 상기 품질 표시신호에 상응하는 데이터 속도에서 디코딩이 성공할 것이라는 것에 대한 높은 가능성을 표시하며, 0은 상기 품질 표시신호에 상응하는 데이터 속도에서 디코딩이 실패할 것이라는 것에 대한 높은 가능성을 표시하는 그대로 것을 특정으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  70. 제69항에 있어서, 상기 제 1 품질 표시가 1이고 그리고 상기 제 1 에러수가 임계값보다 작으면 상기 제 1 데이터 속도를 예측하는 단계를 포함하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  71. 제69항에 있어서, 상기 예측하는 단계는 상기 제 1 품질 표시가 1이고 상기 제 2 품질 표시가 1이고 상기 제 1 에러수가 제 2 에러수에 소정수를 더한 것보다작거나 같으면 제 1 데이터 속도를 예측하는 단계를 포함하는 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  72. 제69항에 있어서, 상기 제 1 데이터 속도는 초당 14,400 비트인 것을 특징으로 하는 미지의 데이터 속도에서 수신신호를 디코딩하는 방법.
  73. 수신기가 미지의 데이터 속도를 가진 신호를 수신하고, 상기 수신기가 다수의 데이터 속도에서 상기 신호를 비터비 디코딩 및 재인코딩하며, 상기 수신기가 상기 각각의 다수 데이터 속도에 대하여 품질 표시 신호를 발생하고, 상기 신호와 각각의 비터비 디코딩되고 재인코딩된 신호를 비교하고 상기 비교에서 에러수를 계수하는 수신기에서, 상기 신호를 디코딩하는 방법에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 성공을 표시하면, 그리고 제 1 데이터 속도에 상응하는 상기 에러수가 제 1 임계값보다 작으면, 제 1 데이터 속도를 선택하는 단계 ; 및 상기 제 1 데이터 신도에 상응하는 상기 품질 표시신호가 디코딩 성공을 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 디코딩 성공을 표시하면, 그리고 제 1 데이터 속도에 상응하는 상기 에러수가 제 2 임계값을 초과하면, 제 2 데이터 속도를 선택하는 단계를 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  74. 제73항에 있어서, 상기 제 1 임계값은 소정 상수인 것을 특징으로 하는 신호를 디코딩하는 방법.
  75. 제73항에 있어서, 상기 제 1 임계값은 소정 상수 및 상기 제 2 데이터 속도에 상응하는 상기 에러수의 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  76. 제73항에 있어서, 제 1 임계값 및 제 2 임계값은 동일하며 소정 상수 및 상기 제 2 데이터 속도에 상응하는 상기 에러수의 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  77. 제73항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 임계값보다 작거나 같으면, 제 3 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  78. 제77항에 있어서, 상기 제 3 임계값은 소정 상수 및 상기 제 4 데이터 속도에 상응하는 상기 에러수의 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  79. 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 임계값을 초과하면, 제 4 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  80. 제79항에 있어서, 상기 제 3 임계값은 소정 상수 및 상기 제 4 데이터 속도에 상응하는 상기 에러수의 합인 것을 특징으로 하는 신호를 디코딩하는 방법.
  81. 제73항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4데이터 속도에서 디코딩의 실패를 표시하고, 그리고 제 2 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  82. 제73항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 성공을 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 데이터 속도에 상응하는 에러수와 고정상수의 합보다 작거나 같으면, 제 2 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  83. 제73항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 성공을 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 성공을 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 2 데이터 속도에 상응하는 상기 에러수가 제 3 데이터 속도에 상응하는 에러수와 고정상수의 합을 초과하면, 제 3 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  84. 제73항에 있어서, 제 1 데이터 신호에 상응하는 상기 품질 표시신호가 제 1 데이터 속도에서 디코딩의 실패를 표시하고, 제 2 데이터 신호에 상응하는 상기 품질 표시신호가 제 2 데이터 속도에서 디코딩의 실패를 표시하고, 제 3 데이터 신호에 상응하는 상기 품질 표시신호가 제 3 데이터 속도에서 디코딩의 실패를 표시하고, 제 4 데이터 신호에 상응하는 상기 품질 표시신호가 제 4 데이터 속도에서 디코딩의 성공을 표시하고, 그리고 제 4 데이터 속도에 상응하는 상기 에러수가 제 3 소정 임계값보다 작거나 같으면, 제 4 데이터 속도를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 디코딩하는 방법.
  85. 다수의 데이터 속도에서 데이터를 전송할 수 있는 전송기로부터 신호의 데이터 속도를 계산하는 장치에 있어서, 상기 신호에 연결된 입력 및 디코딩 신호 출력과 품질 표시신호 출력을 가지는 제 1 비터비 디코더 ; 상기 제 1 비터비 디코더의 상기 디코딩 신호 출력에 연결된 입력 및 출력을 가진 제 1 비터비 인코더 ; 상기 제 1 비터비 인코더의 출력에 연열된 제 1 입력과 상기 신호에 연결된 제 1 입력 및 출력을 가지는 제 1 비교기 ; 제 비교기의 출력에 연결된 입력 및 출력을 가지는 제 1 카운터 ; 상기 신호에 연결된 입력 및 디코딩 신호 출력과 품질 표시신호 출력을 가지는 제 2 비터비 디코더 ; 상기 제 2 비터비 디코더의 상기 디코딩 신호 출력에 연결된 입력 및 출력을 가진 제 2 비터비 인코더 ; 상기 제 2 비터비 인코더의 출력에 연결된 제 1 입력과 상기 신호에 연결된 제 2 입력 및 출력을 가지는 제 2 비교기 ; 제 1 비교기의 출력에 연결된 입력 및 출력을 가지는 제 2 카운터 ; 및 다수의 입력 및 출력을 가진 프로세서를 포함하며, 상기 프로세서의 제 1 입력은 상기 제 1 카운터의 출력에 연결되고, 상기 프로세서의 제 2 입력은 상기 제 2 카운터의 출력에 연결되고, 상기 프로세서의 제 3 입력은 상기 제 1 비터비 디코더의 품질 표시 출력에 연결되고, 상기 프로세서의 제 4 입력은 상기 제 2 비터비 디코더의 품질 표시 출력과 연결되며, 상기 프로세서의 출력은 상기 신호의 데이터 속도를 계산하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
  86. 다수의 데이터 속도에서 데이터를 전송할 수 있는 전송기로부터 수신된 신호의 데이터 속도를 계산하는 장치에 있어서, 다수의 데이터 속도에서 상기 신호를 순차적으로 디코딩하며, 상기 다수의 데이터 속도에 상응하는 디코딩 신호 출력을 순차적으로 생성하고, 상기 다수의 데이터 속도에 상응하는 품질 표시신호를 순차적으로 생성하는 비터비 디코딩 수단 ; 상기 다수의 데이터 속도 각각에 상응하는 상기 디코딩된 신호 출력을 순차적으로 인코딩하고, 상기 다수의 데이테 속도 각각에 상응하는 계산된 수신신호를 생성하는 비터비 인코딩 수단 ; 상기 다수의 데이터 속도에 상응하는 상기 계산된 수신신호와 상기 신호를 순차적으로 비교하고 상기 계산된 수신신호가 상기 신호에 대하여 에러를 가질 경우에 대한 표시신호를 생성하는 수단 ; 상기 다수의 데이터 속도에 상응하는 상기 표시신호의 수를 순차적으로 계수하는 수단 ; 및 상기 다수의 데이터 속도에 상응하는 상기 표시신호와 수 및 상기 다수의 데이터 속도에 상응하는 상기 품질 표시신호를 수신하며 상기 신호의 데이터 속도를 계산하는 프로세싱 수단을 포함하는 것을 특징으로 하는 데이터 속도를 계산하는 장치.
KR1019950705758A 1993-06-18 1994-06-20 수신신호의 데이터 속도를 결정하기 위한 방법 및장치 KR100191295B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7919693A 1993-06-18 1993-06-18
US8/079196 1993-06-18
US08/233,570 US5566206A (en) 1993-06-18 1994-04-26 Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
US8/233570 1994-04-26
PCT/US1994/006956 WO1995001032A1 (en) 1993-06-18 1994-06-20 Method and apparatus for determining the data rate of a received signal

Publications (2)

Publication Number Publication Date
KR960703300A KR960703300A (ko) 1996-06-19
KR100191295B1 true KR100191295B1 (ko) 1999-06-15

Family

ID=22149033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950705758A KR100191295B1 (ko) 1993-06-18 1994-06-20 수신신호의 데이터 속도를 결정하기 위한 방법 및장치

Country Status (7)

Country Link
US (1) US5566206A (ko)
KR (1) KR100191295B1 (ko)
CN (1) CN1096167C (ko)
IL (1) IL109842A (ko)
MX (1) MX9404610A (ko)
RU (2) RU2160966C2 (ko)
ZA (1) ZA944032B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2166355T3 (es) * 1991-06-11 2002-04-16 Qualcomm Inc Vocodificador de velocidad variable.
JP3349778B2 (ja) * 1993-07-16 2002-11-25 松下電器産業株式会社 可変レート通信におけるレート判定方法およびその装置
US5912907A (en) * 1993-11-22 1999-06-15 Thomson Consumer Electronics, Inc. Satellite receiver code rate switching apparatus
US6141353A (en) * 1994-09-15 2000-10-31 Oki Telecom, Inc. Subsequent frame variable data rate indication method for various variable data rate systems
JP2701761B2 (ja) * 1994-11-02 1998-01-21 日本電気株式会社 送信ビットレート判別方法及び装置
US6222830B1 (en) * 1995-08-25 2001-04-24 Qualcomm Incorporated Communication system using repeated data selection
KR0145867B1 (ko) * 1995-08-28 1998-08-17 김광호 코드분할 다원접속 셀룰라 통신시스템의 단말기 및 송수신데이타 처리방법
JP3280834B2 (ja) * 1995-09-04 2002-05-13 沖電気工業株式会社 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法
US5796757A (en) * 1995-09-15 1998-08-18 Nokia Mobile Phones Ltd. Methods and apparatus for performing rate determination with a variable rate viterbi decoder
US5883923A (en) * 1995-09-18 1999-03-16 Oki Electric Industry Co., Ltd. Data receiver with symbol rate discrimination and statistical analysis functions
US5712860A (en) * 1995-09-22 1998-01-27 Cirrus Logic, Inc. Methods and system for using multi-block bursts in half duplex subscriber unit transmissions
US6111912A (en) * 1995-11-09 2000-08-29 Lucent Technologies Inc. Method and apparatus for detecting the sub-rate of a punctured data packet for a multi-rate transmission scheme
FI101332B (fi) * 1995-12-18 1998-05-29 Nokia Telecommunications Oy Epäjatkuvalähetys monikanavaisessa suurinopeuksisessa datasiirrossa
US6049888A (en) * 1996-03-04 2000-04-11 Scanning Devices, Inc. Method and apparatus for automatic communication configuration
US5909434A (en) * 1996-05-31 1999-06-01 Qualcomm Incorporated Bright and burst mode signaling data transmission in an adjustable rate wireless communication system
US5818826A (en) 1996-06-17 1998-10-06 International Business Machines Corporation Media access control protocols in a wireless communication network supporting multiple transmission rates
US5978414A (en) * 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
WO1998012818A1 (en) * 1996-09-17 1998-03-26 Philips Electronics N.V. Transmission system with improved lock detection
US5751725A (en) * 1996-10-18 1998-05-12 Qualcomm Incorporated Method and apparatus for determining the rate of received data in a variable rate communication system
US6108372A (en) * 1996-10-30 2000-08-22 Qualcomm Inc. Method and apparatus for decoding variable rate data using hypothesis testing to determine data rate
US6404828B2 (en) 1997-03-12 2002-06-11 Interdigital Technology Corporation Multichannel decoder
US20060262832A1 (en) * 1997-03-12 2006-11-23 Interdigital Technology Corporation Convolutionally encoding and decoding multiple data streams
US6005898A (en) * 1997-03-12 1999-12-21 Interdigital Technology Corporation Multichannel viterbi decoder
US6094428A (en) * 1997-04-30 2000-07-25 Motorola, Inc. Method and apparatus for transmission and reception of a transmission rate in a CDMA communication system
US5982760A (en) * 1997-06-20 1999-11-09 Qualcomm Inc. Method and apparatus for power adaptation control in closed-loop communications
US6222875B1 (en) 1997-07-11 2001-04-24 Telefonaktiebolaget Lm Ericsson (Publ) Low-delay rate detection for variable rate communication systems
US6205186B1 (en) 1997-09-03 2001-03-20 Qualcomm Incorporated Decoding with partial state information on a convolutionally encoded channel
US6145108A (en) * 1997-09-04 2000-11-07 Conexant Systems, Inc. Retransmission packet capture system within a wireless multiservice communications environment
US6377809B1 (en) 1997-09-16 2002-04-23 Qualcomm Incorporated Channel structure for communication systems
US6112325A (en) 1998-01-23 2000-08-29 Dspc Technologies, Ltd. Method and device for detecting rate
US6424631B1 (en) 1998-06-11 2002-07-23 Infineon Technologies North America Corp. Apparatus and methods for determining rate of transmitted variable rate data
KR100444980B1 (ko) * 1998-08-31 2004-10-14 삼성전자주식회사 가변율로전송된데이터의데이터율결정방법및장치
US6917629B1 (en) 1998-09-11 2005-07-12 Ericsson Inc. Rate detection in radio communication systems
US6366969B1 (en) * 1998-09-17 2002-04-02 Micron Technology, Inc. Method of determining data transfer rate of a device by measuring the transfer rate of data between a virtual drive and the device
US6378013B1 (en) * 1998-09-17 2002-04-23 Micron Technology, Inc. System for assessing performance of computer systems
US6798736B1 (en) * 1998-09-22 2004-09-28 Qualcomm Incorporated Method and apparatus for transmitting and receiving variable rate data
US6275485B1 (en) 1998-12-03 2001-08-14 Qualcomm Inc. Noise characterization in a wireless communication system
KR100322019B1 (ko) * 1999-02-10 2002-02-04 윤종용 부호분할 다중접속 단말기의 전송률 검출 방법
US6567466B1 (en) * 1999-02-16 2003-05-20 Agere Systems Inc. Method and apparatus for determining the data rate of a received signal in a variable data rate orthogonal spread spectrum communication system
US6381450B1 (en) 1999-04-02 2002-04-30 D.S.P.C. Technologies Ltd. Method and device for managing power consumption of a receiver in stand-by mode
US6480556B1 (en) * 1999-04-27 2002-11-12 Ericsson Inc. Rate detection apparatus and method for variable rate speech encoding
US6661832B1 (en) 1999-05-11 2003-12-09 Qualcomm Incorporated System and method for providing an accurate estimation of received signal interference for use in wireless communications systems
US6633601B1 (en) * 1999-05-28 2003-10-14 Koninklijke Philips Electronics N.V. Method and device for frame rate determination using correlation metrics and frame quality indicators
FR2794584B1 (fr) 1999-06-02 2001-09-14 France Telecom Procede de detection en aveugle du mode de codage de donnees numeriques
EP1114530B1 (en) * 1999-07-08 2005-02-02 Samsung Electronics Co., Ltd. Data rate detection device and method for a mobile communication system
US6532250B1 (en) 1999-12-21 2003-03-11 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for spreading and despreading information signals in code division multiple access communications systems
DE10003734A1 (de) * 2000-01-28 2001-08-02 Bosch Gmbh Robert Detektionsverfahren und -vorrichtung
US6598189B1 (en) 2000-04-28 2003-07-22 Nortel Networks Limited Method and apparatus for determining the rate and quality of received data in a variable rate digital communication system
DE10055658B4 (de) * 2000-11-10 2004-04-29 Infineon Technologies Ag Verfahren und Schaltung zur Synchronisation eines Empfängers für ein faltungskodiertes Empfangssignal
US7930170B2 (en) * 2001-01-11 2011-04-19 Sasken Communication Technologies Limited Computationally efficient audio coder
US7076005B2 (en) * 2001-02-15 2006-07-11 Qualcomm, Incorporated System and method for transmission format detection
US6760576B2 (en) 2001-03-27 2004-07-06 Qualcomm Incorporated Method and apparatus for enhanced rate determination in high data rate wireless communication systems
US7170924B2 (en) * 2001-05-17 2007-01-30 Qualcomm, Inc. System and method for adjusting combiner weights using an adaptive algorithm in wireless communications system
US6990137B2 (en) * 2001-05-17 2006-01-24 Qualcomm, Incorporated System and method for received signal prediction in wireless communications systems
US6944804B1 (en) * 2001-06-06 2005-09-13 Silicon Image, Inc. System and method for measuring pseudo pixel error rate
US7460629B2 (en) 2001-06-29 2008-12-02 Agere Systems Inc. Method and apparatus for frame-based buffer control in a communication system
KR100547793B1 (ko) * 2001-12-29 2006-02-01 삼성전자주식회사 이동통신시스템에서 역방향 데이터 전송 제어 방법
US7006439B2 (en) * 2002-04-24 2006-02-28 Freescale Semiconductor, Inc. Method and apparatus for determining an upper data rate for a variable data rate signal
US7308233B2 (en) * 2002-10-10 2007-12-11 Aster Wireless System employing wideband wireless communication with super cycle detection
GB2400002A (en) * 2003-03-27 2004-09-29 Tandberg Television Asa Decoding a concatenated convolutional and block encoded signal by marking known correct bits
CN1744475B (zh) * 2004-08-20 2011-08-10 美国博通公司 通过冗余和迭代处理进行信号处理的方法和系统
US7395363B2 (en) * 2004-09-09 2008-07-01 Intel Corporation Methods and apparatus for multiple bit rate serial communication
GB2418118B (en) * 2004-09-09 2009-03-18 British Broadcasting Corp Digital transmission repeater
CA2876137C (en) 2004-09-25 2016-09-13 Tq Delta, Llc Crc counter normalization
US8295362B2 (en) * 2006-01-05 2012-10-23 Broadcom Corporation Method and system for redundancy-based decoding of video content
US7809090B2 (en) * 2005-12-28 2010-10-05 Alcatel-Lucent Usa Inc. Blind data rate identification for enhanced receivers
US8920343B2 (en) 2006-03-23 2014-12-30 Michael Edward Sabatino Apparatus for acquiring and processing of physiological auditory signals
DE102008032630B4 (de) * 2008-07-11 2010-04-29 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Erkennen einer Zeichenfolgerate
US8446868B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Method and apparatus for processing blind decoding results in a wireless communication system
US8374219B2 (en) 2009-11-23 2013-02-12 Telefonaktiebolaget L M Ericsson (Publ) Blind spreading factor detection for wideband code division multiple access (WCDMA)
TWI477167B (zh) * 2010-08-05 2015-03-11 Htc Corp 處理信令擁塞之方法及其相關通訊裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908169A (en) * 1974-03-22 1975-09-23 Bell Telephone Labor Inc Frequency shift demodulator having a variable clock rate
JPS6162241A (ja) * 1984-09-04 1986-03-31 Nec Corp スイツチトキヤパシタ自動線路等化器
US4607375A (en) * 1984-10-17 1986-08-19 Itt Corporation Covert communication system
US4903301A (en) * 1987-02-27 1990-02-20 Hitachi, Ltd. Method and system for transmitting variable rate speech signal
US4849998A (en) * 1988-06-03 1989-07-18 Communications Satellite Corporation Rate synchronized symbol timing recovery for variable rate data transmission systems
US5109390A (en) * 1989-11-07 1992-04-28 Qualcomm Incorporated Diversity receiver in a cdma cellular telephone system
JPH04127747A (ja) * 1990-09-19 1992-04-28 Toshiba Corp 可変レート符号化方式
US5113400A (en) * 1990-11-21 1992-05-12 Motorola, Inc. Error detection system

Also Published As

Publication number Publication date
RU2160966C2 (ru) 2000-12-20
CN1108834A (zh) 1995-09-20
MX9404610A (es) 1995-01-31
RU2188509C2 (ru) 2002-08-27
IL109842A0 (en) 1994-08-26
US5566206A (en) 1996-10-15
ZA944032B (en) 1995-03-09
KR960703300A (ko) 1996-06-19
CN1096167C (zh) 2002-12-11
IL109842A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
KR100191295B1 (ko) 수신신호의 데이터 속도를 결정하기 위한 방법 및장치
JP3067804B2 (ja) 受信信号のデータレートを決定する方法及び装置
US5774496A (en) Method and apparatus for determining data rate of transmitted variable rate data in a communications receiver
US5537410A (en) Subsequent frame variable data rate indication method
RU2130693C1 (ru) Способ повышения качества текущего речевого кадра в радиосистеме многостанционного доступа с временным разделением каналов и система для осуществления способа
JP4236375B2 (ja) 可変レート通信システムにて受信データのレートを決定する方法及び装置
US5453997A (en) Decoder selection
US5754734A (en) Method of transmitting voice coding information using cyclic redundancy check bits
WO2000078029A1 (en) Low-rate speech coder for non-speech data transmission
CN1127827C (zh) 估算信道比特误码率的方法以及收发信机
KR100262934B1 (ko) 전파환경의 변화에 따른 전송율 가변 방법
US20080140392A1 (en) Codec mode decoding method and apparatus for adaptive multi-rate system
JPH11163961A (ja) 伝送レート判定方法およびその装置
KR100639310B1 (ko) 채널 코덱용 검사 루프
US20020141507A1 (en) Method and apparatus for error correction
US6480556B1 (en) Rate detection apparatus and method for variable rate speech encoding
US7024602B2 (en) Transmission format detection method
JP2001526017A (ja) 無線通信システムにおけるビット検出方法
KR100944298B1 (ko) 포맷 검출 방법
CN100431287C (zh) 可变速率通信系统中的速率检测方法
DECODER US Patent 0a. 15, 1996 Sheet 1 of 4 5,566,206
KR100305336B1 (ko) 여러가지 가변 통신 속도 시스템에 대한 다음 프레임의 가변 통신속도 표시방법
JP2001339466A (ja) 可変レート符号受信装置
KR100224567B1 (ko) 비터비 디코더를 이용한 데이터 송수신 장치 및 데이터 송수신 방법
Jalaludeen et al. Rate decision at the IS-95A CDMA handset receiver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 16

EXPY Expiration of term