KR100189874B1 - 실시간 블럭매칭 알고리즘 연산장치 - Google Patents

실시간 블럭매칭 알고리즘 연산장치 Download PDF

Info

Publication number
KR100189874B1
KR100189874B1 KR1019920024993A KR920024993A KR100189874B1 KR 100189874 B1 KR100189874 B1 KR 100189874B1 KR 1019920024993 A KR1019920024993 A KR 1019920024993A KR 920024993 A KR920024993 A KR 920024993A KR 100189874 B1 KR100189874 B1 KR 100189874B1
Authority
KR
South Korea
Prior art keywords
output
value
accumulating
terminal
matching algorithm
Prior art date
Application number
KR1019920024993A
Other languages
English (en)
Other versions
KR940015769A (ko
Inventor
민경선
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920024993A priority Critical patent/KR100189874B1/ko
Publication of KR940015769A publication Critical patent/KR940015769A/ko
Application granted granted Critical
Publication of KR100189874B1 publication Critical patent/KR100189874B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명인 실시간 블럭매칭 알고리즘의 연산장치는 블럭매칭 알고리즘을 이용하여 알고리즘을 이용하여 평균절대차를 구하는 연산장치에 있어서, 현 프레임 블럭내의 픽셀값과 이전 프레임의 서치 윈도우의 픽셀값의 차를 구하는 감산수단과 상기 감산수단의 값을 절대값으로 하여 누산하여 그 결과를 출력하는 절대치 누산수단을 구비한 것을 특징으로 한다. 본 발명은 화상 데이타의 압축이 사용되는 화상처리분야에 널리 사용되어 효율적인 회로 구성으로 게이트의 수를 줄일 수 있어 매우 경제적이다. 특히 ASIC화 할 경우 비용절감의 효과가 있다.

Description

실시간 블럭매칭 알고리즘의 연산장치
제1도는 블럭매칭 알고리즘에 의하 프레임을 블럭화하는 예.
제2도는 종래의 블럭매칭 알고리즘을 구현하기 위한 연산방법의 흐름도.
제3도는 종래의 블럭매칭 알고리즘을 구현하기 위한 연산장치의 블럭도.
제4도는 본 발명의 블럭매칭 알고리즘의 연산방법을 위한 흐름도.
제5도는 본 발명의 블럭매칭 알고리즘의 연산장치를 위한 블럭도.
제6도는 제5도에서 도시된 절대치 누산수단의 상세 구성도.
본 발명은 모션 에스티메이션(Motion Estimation) 기법의 블럭매칭 알고리즘(Block Matching Algorithm : 이하 BMA라 한다)에 관한 것으로, 특히 블럭매칭 알고리즘 구현을 위한 연산회로에 관한 것이다.
디지탈 영상처리 기술은 크게 영상화질개선(image enhancement), 영상복원(image restoration), 영상재구성(image reconstraction from projections), 영상데이타 압축(image data compression) 및 영상데이타 분석/인식 분야로 나눌 수 있다. 이 가운데 영상 데이터의 처리시 수십메가비트에 이르는 방대한 데이타를 처리하기 위하여 데이타를 효율적으로 압축하기 위한 여러 방법이 있다. 이러한 종래의 방법중 압축율을 높이기 위하여 현재 프레임의 화상 데이터를 그대로 보내는 것이 아니라, 이전 프레임의 데이타를 이용하여 그 다음 프레임 값을 미리 예측하여, 이 값과 현재 들어오는 프레임과의 차만을 보내는 데, 이때 모션예측시 사용되는 기법이 BMA이다.
BMA는 현재 프레임(Current frame)을 현재 블럭(current block)들로 나누고, 이전 프레임(previous frame) 내에는 서치 윈도우(Search Window) 영역을 설정하는데, 이 서치 윈도우에는 현재 블럭과 크기가 같은 캔디데이트 블럭(Candidate Block)이라고 하는 다수의 블럭들이 있으며, 이 캔디데이트 블럭 전부와 하나의 현재 블럭(Current Block)을 매칭(matching)시켜 에러(Error)(m, n) 값을 구하는 알고리즘이다. 하나의 현재 블럭과 그에 대응되는 서치 윈도우의 캔디데이트 블럭들과의 BMA연산을 통해출력하는 에러(m, n)값들을 비교하여, 그중 제일 작은 값을 갖는 캔디데이트 블럭을 현재 블럭의 예측값으로 사용한다.
제1도의 (A)는 31×31의 서치 윈도우와 그 안에 형성되는 캔디데이트 블럭(1)을 도시한 것으로, 캔디데이트 블럭(Y)은 16×16으로 총 256 개가 존재하고, 레퍼런스 블럭(Reference Block)(2)은 현재 블럭(Current Block)이 놓이는 위치의 블럭이다. 제1도의 (B)는 현재 프레임내의 16×16 현재 블럭(Current Block)(3)과 서치 윈도우(Search Window)(4)의 관계를 도시한 것으로, 빗금친 영역(3)은 16×16의 현재블럭(X)(3)이고, 점선으로 나타낸 영역(4)은 현재 블럭(Current Block)(3)의 주위에 형성되는 서치 윈도우(Search Window)(4)이다. 제1도에 있어서, 하나의 화소(pixel)는 8비트로 구성되었다. 여기서 하나의 현재 블럭과 그에 대응되는 서치 윈도우의 캔디데이트 블럭들과의 BMA연산을 통해 출력되는 에러(m, n)값 즉, Error(m, n)는 다음과 같은 식으로 표현된다.
여기서 M, N=16 m, n=변위 벡터
X(i, k) : 현재 블럭(Current Block)내의 화소값(pixel values), Y(i+m, k+n) : 캔디데이트 블럭(Candidate Block)내의 화소값(pixel values).
상기 Error(m, n)를 구하는 연산장치를 구현함에 있어서, 종래에는 제2도에 도시된 흐름도와 같이 X, Y 각각의 2의 보수(2'S complement)를 취한 후 그 차를 구한 다음, 이 결과가 음수일 때는 다시 보수를 취하고, 1을 더하여 양수로 만든 후 다시 가산기(Adder)을 이용하여 누적연산을 하였다.
제3도는 종래의 연산회로를 도시한 블럭도로서, 현재 블럭(Current Block)의 화소(pixel) X가 단자(310)으로 입력되고, 캔디데이트 블럭(Candidate Block)의 화소(pixel) Y가 단자(311)로 입력되어, 그 차를 출력하는 감산기(31)와 상기 감산기(31)로부터 오는 출력이 양수인지 음수인지 판정하여, 음수일 경우 단자(313)으로 출력하고, 양수일 경우 단자(316)으로 출력하는 판단기(32)와 상기 단자(313)로부터 입력을 받아 보수를 취한 후 출력하는 보수기(33)와 상기 보수기(33) 출력을 받아 항시 1을 더해주는 가산기(34)와 단자(316)으로 입력되는 신호나 상기 가산기(34)의 출력을 입력하여 누적으로 가산하여 단자(317)로 출력하는 누산기(35)로 구성된다. 종래의 이러한 구성에서는 절대값을 만들기 위한 가산기(34)가 추가되어 게이트가 많이 소요되었다.
특히 BMA연산에 사용되는 회로는 많은 데이터를 실시간 처리하기 위해 ASIC화하기 때문에 하나의 게이트를 줄일 수 있어도 그 효과는 매우 크다.
따라서 본 발명의 목적은 블럭매칭 알고리즘의 구현을 위한 연산방법을 개선하여 보다 적은 게이트를 사용하여 동일한 결과를 효과적으로 얻을 수 있는 실시간 BMA의 연산장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명인 실시간 BMA의 연산장치는 블럭매칭 알고리즘을 이용한 에러(m, n)값을 구하는 연산장치에 있어서, 현재 블럭(Current Block)내의 화소값과 서치 윈도우(Search Window)내의 캔디데이트 블럭(Candidate Block)의 화소값의 차를 구하는 감산수단과 상기 감산수단의 출력이 양수일 경우 그대로 누산하고, 음수일 경우 보수를 취한 후 캐리입력과 함께 누산하여 결과를 출력하는 절대치 누산수단을 구비한 것을 특징으로 한다.
이어서, 첨부한 도면을 이용하여 본 발명인 실시간 BMA의 연산방법 및 장치를 상세히 설명하기로 한다.
제4도는 본 발명인 가산기를 사용치 않고, 누산기의 캐리(carry)를 사용하여 게이트를 줄이고 효율적으로 연산하기 위한 방법을 도시한 흐름도이다. 제4도의 흐름도에 도시된 바와 같이, 현 프렘임에 이전 프레임의 값을 뺀 후, 그 값이 양수이면 종래와 같으나 음수일 경우에도 보수를 취한 후 제2도의 가산기를 사용치 않고 곧 바로 누산기로 간다.
제5도는 본 발명인 실시간 BMA의 연산장치를 구현하는 기본 구성을 도시한 블럭도로서, 단자(510)로 입력되는 현 프레임의 화소값과 단자(511)로 입력되는 이전 프레임의 화소값의 차를 단자(512)로 출력하고, 연산 결과 부호비트를 단자(513)으로 출력하는 감산수단(51)과 상기 감산수단(51)으로부터 입력되는 감산결과를 부호비트에 따라 절대값으로 환산하여 누산하고, 그 결과를 단자(514)로 출력하는 절대값 누산수단(52)으로 구성된다.
제6도는 본 발명인 실시간 BMA의 연산장치 중 절대치 누산수단(52)을 보다 상세히 도시한 상세 구성도이다. 제6도에 있어서, 화소가 8비트인 경우 상기 감산수단(51)에서 감산한 결과가 입력단자(D0∼D7)와 부호비트단자(511)로 들어와 8개의 Ex-OR게이트(61∼68)로 입력되어 부호가 0이면(즉 양수이면) 입력이 그대로 출력되고 1이면(즉 음수이면) 반전되어 출력된다. 상기 Ex-OR게이트(61∼68)의 출력은 제1래치(69)를 거쳐 가산기(70)의 단자(A)로 입력된다. 가산기(70)의 단자(B)로는 가산기(70)의 이전 출력이 제2래치(71)를 거쳐 다시 입력되고 단자(CI)로 입력된 부호비트(양수이면 0, 음수이면 1) 및 단자(A) 입력과 함께 절대값으로 누산된 후 결과를 출력단자(514)로 내보낸다.
본 발명인 실시간 BMA의 연산장치는 종래의 연산장치에 비해 감산 후, 음수일 경우에도 가산기를 사용하지 않고도 동일한 결과를 얻을 수 있으므로 매우 효율적인 회로 구성이 가능하다. 특히 방대한 양의 데이터를 실시간 처리하기 위해서는 무수히 많은 동일한 소자가 반복 사용되기 때문에, 약간의 게이트를 줄이는 것으로도 매우 큰 효과를얻을 수 있고(상기 예의 경우 8비트 가산기(ADDER) 256개를 줄일 수 있다). ASIC화 할때 경제적인 칩 구성이 가능하다. 본 발명은 현재 그 사용범위가 날로 확장되는 화상처리분야에 널리 사용할 수 있고, 특히 디지탈 VCR, 화상전송등 화상 데이타의 압축이 응용되는 여러분야에 활용될 수 있다.

Claims (2)

  1. 블럭매칭 알고리즘을 이용하여 절대치를 구하는 연산회로에 있어서, 현 프레임 블럭내의 화소값과 이전 프레임의 서치 윈도우내의 화소값의 차를 계산하여 출력하는 감산수단과 상기 감산수단에 연결되어 상기 감산수단의 출력신호가 양수일 경우 그대로 누산하고 음수일 경우 보수를 취해 캐리입력과 누산하여 그 결과를 출력하는 절대치 누산수단을 구비한 것을 특징으로 하는 실시간 블럭매칭 알고리즘(BMA)의 연산장치.
  2. 제1항에 있어서, 상기 절대치 누산수단은 상기 감산수단의 출력을 받아 적어도 하나 이상의 Ex-OR게이트에 입력하고 상기 Ex-OR게이트의 한 입력은 부호비트가 인가되어 부호가 양이면 그냥 통과되고 음이면 반전되는 출력을 내보내는 Ex-OR게이트와 상기 Ex-OR게이트에 연결되어 상기 Ex-OR게이트의 출력을 일시 저장하는 제1레치와 상기 제1레치에 연결되어 상기 제1레치로부터 단자(A)로 입력하는 신호와 단자(B)로 입력하는 이전 출력 계산값과 캐리입력을 더하는 가산기와 상기 가산기에 연결되어 상기 가산기의 출력을 일시 저장 후 다시 상기 단자(B)로 피드백하는 제2레치를 구비하는 것을 특징으로 하는 실시간 블럭매칭 알고리즘(BMA)의 연산장치.
KR1019920024993A 1992-12-22 1992-12-22 실시간 블럭매칭 알고리즘 연산장치 KR100189874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024993A KR100189874B1 (ko) 1992-12-22 1992-12-22 실시간 블럭매칭 알고리즘 연산장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024993A KR100189874B1 (ko) 1992-12-22 1992-12-22 실시간 블럭매칭 알고리즘 연산장치

Publications (2)

Publication Number Publication Date
KR940015769A KR940015769A (ko) 1994-07-21
KR100189874B1 true KR100189874B1 (ko) 1999-06-01

Family

ID=19346178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024993A KR100189874B1 (ko) 1992-12-22 1992-12-22 실시간 블럭매칭 알고리즘 연산장치

Country Status (1)

Country Link
KR (1) KR100189874B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104427347A (zh) * 2013-09-02 2015-03-18 苏州威迪斯特光电科技有限公司 网络摄像机视频监控系统图像质量提高方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104427347A (zh) * 2013-09-02 2015-03-18 苏州威迪斯特光电科技有限公司 网络摄像机视频监控系统图像质量提高方法

Also Published As

Publication number Publication date
KR940015769A (ko) 1994-07-21

Similar Documents

Publication Publication Date Title
EP1074941B1 (en) Motion vector detection apparatus
EP0856228B1 (en) Motion vector field coding
JPH01200883A (ja) 復号装置及び復号方法
WO2005001760A2 (en) Fast loss less image compression system based on neighborhood comparisons
Kamble et al. Modified three-step search block matching motion estimation and weighted finite automata based fractal video compression
Grassi et al. Object-oriented image analysis using the CNN universal machine: new analogic CNN algorithms for motion compensation, image synthesis, and consistency observation
KR100189874B1 (ko) 실시간 블럭매칭 알고리즘 연산장치
EP0468534B1 (en) Arithmetic logic unit
JP3627872B2 (ja) 動きベクトル検出方法及び装置
KR100379846B1 (ko) 움직임벡터검출장치
US6188798B1 (en) Apparatus and method for detecting motion vector
KR100207650B1 (ko) 영상 압축 시스템의 움직임 추정 장치
JP2885039B2 (ja) 動きベクトル検出回路
KR100301835B1 (ko) 블록정합움직임추정방법및장치
KR100212847B1 (ko) 움직임 추정기에서 절대에러값을 구하기 위한 가산방법
KR0153992B1 (ko) 컬러 그래픽 병렬처리를 위한 아핀변환 장치
KR0133008B1 (ko) 영상코덱용 필드/프레임 디.씨.티(dct) 판별장치
JP2603320B2 (ja) 画像符号化方法
JP2823570B2 (ja) フレーム間符号化装置およびフレーム間符号化方法
KR930002332B1 (ko) 대수왜곡 함수의 2단 병렬 탐색에 의한 화상움직임 검출장치
JPH0334690A (ja) 画像符号化装置及び画像復号化装置
Ismail A Complete Verification of a Full Search Motion Estimation Engine
JP2901848B2 (ja) ベクトル相関検出回路
JP2508473B2 (ja) 変換符号化におけるバツフアリング装置
KR0159655B1 (ko) 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101230

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee