KR100188126B1 - 발진 주파수가 일정한 오실레이터 - Google Patents

발진 주파수가 일정한 오실레이터 Download PDF

Info

Publication number
KR100188126B1
KR100188126B1 KR1019960021458A KR19960021458A KR100188126B1 KR 100188126 B1 KR100188126 B1 KR 100188126B1 KR 1019960021458 A KR1019960021458 A KR 1019960021458A KR 19960021458 A KR19960021458 A KR 19960021458A KR 100188126 B1 KR100188126 B1 KR 100188126B1
Authority
KR
South Korea
Prior art keywords
drain
signal
source
power supply
gate
Prior art date
Application number
KR1019960021458A
Other languages
English (en)
Other versions
KR980006801A (ko
Inventor
전용진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960021458A priority Critical patent/KR100188126B1/ko
Publication of KR980006801A publication Critical patent/KR980006801A/ko
Application granted granted Critical
Publication of KR100188126B1 publication Critical patent/KR100188126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

이 발명은 발진 주파수가 일정한 오실레이터에 관한 것으로, 외부로부터 전원 전압 신호를 입력받아, 전원 전압 신호에 일정한 전위차를 가진 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 생성하여 출력하는 전원 공급부(100)와, 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아, 외부에서 입력되는 양극 전원(VDD)의 값과 상관없이 음극 전원(VSS)과 일정한 전위차를 가진 크기의 보정 양극 전압신호(VDD2)를 생성하여 출력하는 기준전압 발생부(200)와, 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)와 기준전압 발생부(200)로부터 출력되는 보정 양극전압 신호(VDD2)를 입력받아, 일정한 주파수의 신호를 생성하여 출력하는 발진부(300)로 이루어져 있으며, 외부에서 입력되는 전원 전압이 변화하여도 항상 일정한 발진 주파수를 발진시킴으로써, 안정된 파형을 얻을 수 있는 발진 주파수가 일정한 오실레이터에 관한 것이다.

Description

발진 주파수가 일정한 오실레이터
제1도는 종래 기술의 오실레이터를 적용한 회로도.
제2도는 이 발명의 제1실시예에 따른 발진 주파수가 일정한 오실레이터를 적용한 회로도.
제3도는 제2도의 각 부분에서의 파형도.
제4도는 제2도에서 기준전압 발생부의 상세 회로도.
제5도는 제4도의 입력 및 출력 파형도.
제6도는 제2도에서 연산 증폭기의 상세 회로도.
제7도는 제2도에서 전원 공급부의 상세 회로도.
제8도는 제7도의입력 및 출력 파형도.
제9도는 이 발명의 제2실시예에 따른 발진 주파수가 일정한 오실레이터를 적용한 회로도.
제10도는 제9도의 각 부분에서의 파형도.
제11도는 제9도에서 기준전압 발생부의 상세 회로도.
제12도는 제11도의 입력 및 출력 파형도.
이 발명은 발진 주파수가 일정한 오실레이터(oscillator)에 관한 것으로서, 더 상세히 말자하면, 외부에서 입력되는 전원 전압이 변화하여도 항상 일정한 발진 주파수를 발진시킴으로써, 안정된 파형을 얻을 수 있는 발진 주파수가 일정한 오실레이터에 관한 것이다.
일반적으로 오실레이터는 전기적인 지속 진동을 발생하는 장치로, 발진기라고 하며, 발진을 일으키는 형식에 따라 자려 발진기나 수정 발진기, 또는 발진 출력 파형에 따라 정형파 발진기, 구형파 발진기, 펄스(pulse) 발진기 등, 그리고 발진 주파수에 따라 저주파 발진기, 고주파 발진기 등으로 분류된다.
이하, 첨부된 도면을 참고로 종래 기술의 오실레이터를 설명하기로 한다.
제1도는 종래 기술의 오실레이터를 적용한 회로도이다.
제1도에서 도시한 바와 같이, 종래 기술의 오실레이터의 구성은, 입력신호가 일측단자로 연결되고 출력단자가 타측단자로 연결되어 있는 저항(R)과, 입력신호가 입력단자로 연결되어 있는 제1인버터(inverter, INV1)와, 상기 제1인버터(INV1)의 출력단자가 입력단자로 연결되어 있는 제2인버터(INV2)와, 상기 제2인버터(INV2)의 출력단자가 입력단자로 연결되고 상기 저항(R)의 타측단자가 출력단자로 연결되어 있는 제3인버터(INV3)와, 입력신호가 일측단자로 연결되고 상기 제2인버터(INV2)의 출력단자가 타측단자로 연결되어 있는 커패시터(capacitor)로 이루어져 있다.
상기와 같이 이루어져 있는 종래 기술의 오실레이터는 저항(R)과 커패시터(C)를 이용하여 필요한 주파수 값을 설정하고, 세 개의 인버터(INV1, INV2, INV3)를 이용하여 그 출력 신호를 얻는다.
그런데, 상기와 같이 동작하는 종래 기술의 오실레이터는, 상기 오실레이터를 구동시키기 위하여 외부에서 입력하는 전원의 변화에 따라, 출력되는 신호의 발진 주파수가 변동함에 따라 전체 회로의 오동작을 유발하게 되는 문제점이 있다.
따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 외부에서 입력되는 전원 전압이 변화하여도 항상 일정한 발진주파수를 발진시킴으로써, 안정된 파형을 얻을 수 있는 발진 주파수가 일정한 오실레이터를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 이 발명은 구성은, 외부로부터 전원 전압 신호를 입력받아, 상기 전원 전압 신호에 일정한 전위차를 가진 신호를 생성하여 출력하는 전원 공급수단과 ; 상기 전원 공급수단으로부터 출력되는 고전위 구동신호와 저전위 구동신호를 입력받아, 외부에서 입력되는 전원의 값에 상관없이 일정한 크기의 전압 신호를 생성하여 출력하는 기준전압 발생수단과 ; 상기 기준전압 발생수단으로부터 출력되는 신호를 입력받아, 일정한 주파수의 신호를 생성하여 출력하는 발진수단으로 이루어져 있다.
이하, 첨부된 도면을 참고로하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 제1실시예를 설명한다.
제3도에 도시되어 있듯이 이 발명의 제1실시예에 따른 발진 주파수가 일정한 오실레이터의 구성은, 외부로부터 전원 전압 신호를 입력받아, 전원 전압 신호에 일정한 전위차를 가진 고전위구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 생성하여 출력하는 전원 공급부(100)와 ; 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아, 외부에서 입력되는 양극전원(VDD)의 값과 상관없이 음극 전원(VSS)과 일정한 전위차를 가진 크기의 보정 양극 전압 신호(VDD2)를 생성하여 출력하는 기준전압 발생부(200)와 ; 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)와 기준전압 발생부(200)로부터 출력되는 보정 양극 전압 신호(VDD2)를 입력받아, 일정한 주파수의 신호를 생성하여 출력하는 발진부(300)로 이루어져 있다.
상기 전원 공급부(100)의 구성은, 양극 전원(VDD)이 일측단자로 입력되는 저항(R101)과, 양극 전원(VDD)이 소스(source)로 입력되고 게이트(gate)와 드레인(drain)이 서로 연결되어 있는 제1피모스(PMOS ; P-channel Metal Oxide Semiconductor, MP102)와, 상기 저항(R101)의타측단자가 소스로 연결되고 상기 제1피모스(MP102)의 게이트가 게이트로 연결되어 있는 제2피모스(MP103)와, 상기 제1피모스(MP102)의 드레인이 드레인으로 연결되고 상기 제2피모스(MP103)의 드레인이 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제1앤모스(NMOS ; N-channel Metal Oxide Semiconductor, MN104)와, 상기 제2피모스(MP103)의 드레인이 드레인과 게이트로 연결되고 음극 전원(VSS)이 소스로 연결되어 있는 제2앤모스(MN105)로 이루어져 있다.
상기 기준전압 발생부(200)의 구성은, 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아 증폭하여 증폭 구동신호(VIN_N+, VIN_N-)를 생성하여 출력하는 증폭부(210)와 ; 상기 증폭부(210)로부터 출력되는 증폭 구동신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 출력하는 차동 증폭부(220)와 ; 상기 증폭부(210)와 차동 증폭부(220)로부터 출력되는 신호를 입력받아, 상기 발진부(300)에서 사용하기에 적당한 크기의 보정 양극 전압 신호(VDD2)를 생성하여 출력하는 신호 출력부(230)로 이루어져 있다.
상기 증폭부(210)의 구성은, 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로 입력되고 양극 전원(VDD)이 소스로 입력되는 제1피모스(MP211)와, 상기 제1피모스(MP211)의 드레인이 소스로 연결되고 상기 전원 공급부(100)로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되는 제2피모스(MP212)와, 상기 제1피모스(MP211)의 드레인이 소스로 연결되어 있는 제3피모스(MP213)와, 상기 제2피모스(MP212)의 드레인이 게이트와 드레인으로 연결되어 있는 제1앤모스(MN214)와, 상기 제3피모스(MP213)의 드레인이 게이트와 드레인으로 연결되어 있는 제2앤모스(MN215)와, 상기 제2피모스(MP212)의 드레인이 게이트로 연결되고 상기 제1앤모스(MN214)의 소스가 드레인으로 연결되고 음극 전원(VSS)이 소스로 연결되어 있는 제3앤모스(MN216)와, 상기 제3피모스(MP213)의 드레인이 게이트로 연결되고 상기 제2앤모스(MN215)의 소스가 드레인으로 연결되고 음극 전원(VSS)이 소스로 연결되어 있는 제4앤모스(MN217)로 이루어져 있다.
상기 차동 증폭부(220)의 구성은, 양극 전원(VDD)이 소스로 입력되는 제1피모스(MP221)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP221)의 게이트가 게이트와 드레인으로 연결되고 상기 증폭부(210)의 제3피모스(MP213)의 드레인이 게이트로 연결되어 있는 제1앤모스(MN223)와, 상기 제2피모스(MP222)의 드레인이 드레인으로 연결되고 상기 증폭부(210)의 제2피모스(MP212)의 드레인이 게이트로 연결되고 상기 제1앤모스(MN223)의 소스가 소스로 연결되어 있는 제2앤모스(MN224)와, 상기 제1앤모스(MN223)의 소스가 드레인으로 연결되고 상기 전원 공급부(100)로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제3앤모스(MN225)로 이루어져 있다.
상기 신호출력부(230)의 구성은, 양극 전원(VDD)의 소스로 입력되고 상기 차동 증폭부(220)의 제1피모스(MP221)의 드레인이 게이트로 연결되고 드레인이 전압 출력단자로 연결되어 있는 제1피모스(MP231)와, 상기 제1피모스(MP231)의 드레인이 소스로 연결되고 상기 증폭부(210)의 제3피모스(MP213)의 게이트가 게이트와 드레인으로 연결되어 있는 제2피모스(MP232)와, 상기 제2피모스(MP232)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 저항(R233)과, 상기 제1피모스(MP231)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 커패시터(C234)로 이루어져 있다.
상기 발진부(300)의 구성은, 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 전원 신호로 입력받아, 비반전 입력단자를 통해 입력되는 신호와 반전 입력단자를 통해 입력되는 신호에 따라 하이(high) 또는 로우(low)의 신호를 출력하는 연산증폭기(OP350)와, 상기 연산증폭기(OP350)로부터 출력되는 신호의 값에 따라 동작하여 상기 기준전압 발생부(200)로부터 출력되는 보정 양극 전압 신호(VDD2)의 규격에 따른 하이 또는 로우의 신호를 생성하여 상기 연산증폭기(OP350)의 반전 입력단자로 출력하는 펄스 생성부(330)와 ; 상기 기준전압 발생부(200)로부터 출력되는 보정 양극 전압신호(VDD2)를 입력받아, 상기 펄스 생성부(330)로부터 출력되는 신호의 값에 따라 충방전에 의한 신호를 생성하여 상기 연산증폭기(OP350)의 비반전 입력단자로 출력하는 충방전부(310)로 이루어져 있다.
상기 충방전부(310)의 구성은, 상기 기준전압 발생부(200)로부터 출력되는 보정 양극 전압 신호(VDD2)가 게이트로 입력되는 앤모스(MN311)와, 상기 앤모스(MN311)의 드레인이 소스로 연결되고 상기 앤모스(MN311)의 소스가 드레인으로 연결되고 음극 전원(VSS)이 게이트로 입력되는 피모스(MP312)와, 상기 앤모스(MN311)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 커패시터(C313)로 이루어져 있다.
상기 펄스 생성부(330)의 구성은, 상기 기준전압 발생부(200)로부터 출력되는 보정 양극 전압 신호(VDD2)가 소스로 입력되고 상기 연산증폭기(OP350)의 출력신호가 게이트로 입력되고 상기 충방전부(310)의 앤모스(MN311)의 소스가 드레인으로 연결되어 있는 피모스(MP331)와, 상기 피모스(MP331)의 드레인이 드레인으로 연결되고 상기 연산증폭기(OP350)의 출력신호가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 앤모스(MN332)로 이루어져 있다.
상기 연산증폭기(OP350)의 구성은, 상기 충방전부(310)로부터 입력되는 신호와, 펄스 생성부(330)로부터 입력되는 신호의 값을 입력받아 증폭하여 그 신호를 출력하는 전압 증폭부(360)와 ; 상기 전압 증폭부(360)로부터 출력되는 신호를 입력받아 크기를 비교하여, 상기 전원 공급부(100)로부터 출력되는 저전위 구동신호(BIAS_L)에 규격을 맞추어 출력하는 전압 비교부(370)로 이루어져 있다.
상기 전압 증폭부(360)의 구성은, 양극 전원(VDD)이 소스로 입력되고 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로 입력되는 제1피모스(MP361)와, 상기 제1피모스(MP361)의 드레인이 소스로 연결되고 제1구동신호(VIN+)가 게이트로 입력되는 제2피모스(MP362)와, 상기 제1피모스(MP361)의 드레인이 소스로 연결되고 제2구동신호(VIN-)가 게이트로 입력되는 제3피모스(MP363)와, 상기 제2피모스(MP362)의 드레인이 드레인과 게이트로 연결되어 있는 제1앤모스(MN364)와, 상기 제3피모스(MP363)의 드레인인 드레인과 게이트로 연결되고 상기 제1앤모스(MN364)의 소스가 소스로 연결되어 있는 제2앤모스(MN365)와, 상기 제1앤모스(MN364)의 소스가 드레인으로 연결되고 상기 제1앤모스(MN364)의 게이트가 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제3앤모스(MN366)와, 상기 제2앤모스(MN365)의 소스가 드레인으로 연결되고 상기 제2앤모스(MN365)의 게이트가 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제4앤모스(MN367)로 이루어져 있다.
상기 전압 비교부(370)의 구성은, 양극 전원(VDD)이 소스로 입력되는 제1피모스(MP371)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP371)의 게이트가 게이트와 드레인으로 연결되어 있는 제2피모스(MP372)와, 상기 제1피모스(MP371)의 드레인이 드레인으로 연결되고 제1구동신호(VIN+)가 게이트로 입력되는 제1앤모스(MN373)와, 상기 제1피모스(MP371)의 드레인이 드레인으로 연결되고 상기 전압 증폭부(360)의 제3피모스(MP363)의 드레인이 게이트로 연결되고 상기 제1앤모스(MN373)의 소스가 소스로 연결되어 있는 제2앤모스(MN374)와, 상기 제2피모스(MP372)의 드레인이 드레인으로 연결되고 제2구동신호(VIN-)가 게이트로 입력되고 상기 제1앤모스(MN373)의 소스가 소스로 연결되어 있는 제3앤모스(MN375)와, 상기 제2피모스(MP372)의 드레인이 드레인으로 연결되고 상기 전압 증폭부(360)의 제2피모스(MP362)의 드레인이 게이트로 연결되고 상기 제1앤모스(MN373)의 소스가 소스로 연결되어 있는 제4앤모스(MN376)와, 상기 제1앤모스(MN373)의 소스가 드레인으로 연결되고 상기 전원 공급부(100)로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 제5앤모스(MN377)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP371)의 드레인이 게이트로 연결되고 드레인이 출력단자인 제3피모스(MP378)와, 상기 제3피모스(MP378)의 드레인이 드레인으로 연결되고 상기 전원 공급부(100)로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 제6앤모스(MN379)로 이루어져 있다.
상기와 같이 이루어져 있는 이 발명의 제1실시예에 따른 발진주파수가 일정한 오실레이터의 동작은 다음과 같다.
상기 제2도에 도시된 회로는 N-Well 공정에서 사용되는 오실레이터로서, 전원 공급부(100)는 외부로부터 전원 전압 신호(VDD)를 입력받아, 상기 전원 전압 신호에 일정한 전위차를 가진 고전위 구동신호(BIAS_H)와 저전위구동신호(BIAS_L)를 생성하여 출력한다.
그리고, 기준전압 발생부(200)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아, 외부에서 입력되는 양극 전원(VDD)의 값과 상관없이 음극 전원(VSS)과 일정한 전위차를 가진 크기의 보정 양극 전압 신호(VDD2)를 생성하여 출력한다.
발진부(300)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)와 기준전압 발생부(200)로부터 출력되는 보정 양극 전압 신호(VDD2)를 입력받아, 일정한 주파수의 신호를 생성하여 출력한다.
제7도에서 보면 상기 전원 공급부(100)의 구체적인 회로가 도시되어 있는데, 외부에서 입력되는 양극 전원(VDD)과 음극 전원(VSS)의 값에 관계없이, 제8도에 도시된 것과 같이, 항상 각각의 신호에 일정한 전위차를 가진 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 생성하여 출력한다.
한편, 제4도를 참고로 하여 상기 기준전압 발생부(200)의 구체적인 동작을 설명하면 다음과 같다.
증폭부(210)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아 증폭하여 증폭 구동신호(VIN_N+, VIN_N-)를 생성하여 출력하고, 차동 증폭부(220)는 상기 증폭부(210)로부터 출력되는 증폭 구동신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 출력한다.
그리고, 신호 출력부(230)는 상기 증폭부(210)와 차동 증폭부(220)로부터 출력되는 신호를 입력받아, 상기 발진부(300)에 사용하기에 적당한 크기의 보정 양극 전압 신호(VDD2)를 생성하여 출력한다.
즉, 상기 증폭부(210)에서 각각의 모스(MP211, MP212, MP213, MN214, MN215, MN216, M217)를 이용하여 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 증폭하여 출력하면, 차동 증폭부(220)는 상기 증폭부(210)에서 증폭되어 출력되는 신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 큰 전압의 신호를 출력한다.
상기 증폭부(210)의 제2피모스(MP212)로 입력되는 저전위 구동신호(BIAS_L)와 제3피모스(MP213)의 게이트에 인가되는 전압은 동일하게 결정되며, 이에 따라 신호 출력부(230)의 저항(R223)을 통해 흐르는 전류에 일정한 값을 갖게 된다.
따라서, 상기 신호 출력부(230)로부터 출력되는 보정 양극 전압 신호(VDD2)의 값은 제5도에서 보듯이, 외부로부터 입력되는 양극 전원(VDD)의 변동과는 상관없이 음극 전원(VSS)과 일정한 전위차를 갖고 나타나게 된다.
제2도를 참고로하여 상기 발진부(300)의 동작을 구체적으로 살펴보면 다음과 같다.
연산증폭기(OP350)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위구동신호(BIAS_L)를 전원 신호로 입력받아, 비반전 입력단자를 통해 입력되는 신호와 반전 입력단자를 통해 입력되는 신호에 따라 하이 또는 로우의 신호를 출력한다.
그리고, 펄스 생성부(330)는 상기 연산증폭기(OP350)로부터 출력되는 신호의 값에 따라 동작하여, 상기 기준전압 발생부(200)로부터 출력되는 보정 양극 전압 신호(VDD2)의 규격에 따른 하이 또는 로우의 신호를 생성하여 상기 연산증폭기(OP350)의 반전 입력단자로 출력한다.
충방전부(310)는 상기 기준전압 발생부(200)로부터 출력되는 보정 양극 전압 신호(VDD2)를 입력받아, 상기 펄스 생성부(330)로부터 출력되는 신호의 값에 따라 충방전에 의한 신호를 생성하여 상기 연산증폭기(OP350)의 비반전 입력단자로 출력한다.
상기 연산증폭기(OP350)의 출력신호(OSC)의 값은 비반전 입력단자를 통해 입력되는 신호(OSC1)와 반전 입력단자를 통해 입력되는 신호(OSC2)에 따라 결정되는데, 제6도에 상기 연산증폭기(OP350)의 구체적인 회로가 도시되어 있다.
연산증폭기(OP350)의 전압 증폭부(360)는 상기 충방전부(310)로부터 입력되는 신호와, 펄스 생성부(330)로부터 입력되는 신호의 값을 입력받아 증폭하여 그 신호를 출력하고, 전압 비교부(370)는 상기 전압 증폭부(360)로부터 출력되는 신호를 입력받아 크기를 비교하여, 상기 전원 공급부(100)로부터 출력되는 저전위 구동신호(BIAS_L)에 규격을 맞추어 출력한다.
상기 동작에 의하여, 아래의 식 (1)에서 보듯이 비반전 입력단자를 통해 입력되는 신호(OSC1)가 반전 입력단자를 통해 입력되는 신호(OSC2)보다 일정한 크기의 제1부정합 전압(MMV1) 이상 클 때에는 상기 연산증폭기(OP350)의 출력신호(OSC)의 값은 양극 전원(VDD)과 같게 된다.
그리고, 아래의식 (2)에서 보듯이 비반전 입력단자를 통해 입력되는 신호(OSC1)가 반전 입력단자를 통해 입력되는 신호(OSC2)에서 일정한 크기의 제2부정합 전압(MMV2) 만큼 감산한 것보다 작을 때에는 상기 연산증폭기(OP350)의 출력신호(OSC)의 값은 음극 전원(VSS)과 같게 된다.
따라서, 상기 연산증폭기(OP350)의 출력신호(OSC)는 제3도의 (가)에 도시된 것과 같이 나타난다.
상기에서 제1부정합 전압(MMV1)은 아래의 식 (3)에 나타나 있듯이, 전압 비교부(370)의 제2앤모스(MN374) 대비 제4앤모스(MN376)의 크기 비율이 1보다 크게 함으로써 얻을 수 있다.
그리고, 상기 제2부정합 전압(MMV2)은 아래의 식 (4)에 나타나 있듯이, 전압 비교부(370)의 제1앤모스(MN373) 대비 제3앤모스(MN375)의 크기 비율이 1보다 크게 함으로써 얻을 수 있다.
한편, 상기 펄스 생성부(330)의 출력신호(OSC2)는 상기 연산증폭기(OP350)의 출력신호(OSC)의 값이 양극 전압(VDD)과 같을 때 음극 전압(VSS)의 값을 가지고, 상기 연산증폭기(OP350)의 출력신호(OSC)의 크기가 음극 전압(VSS)과 같을 때 보정 양극 전압신호(VDD2)의 값을 가지게 되며, 제3도의 (다)에 도시되어 있다.
그리고, 상기 충방전부(310)의 출력신호(OSC1)의 값은 상기 펄스 생성부(330)의 출력신호(OSC2)의 값이 음극 전압(VSS)의 값을 가질 때 커패시터(C313)가 방전됨으로써 크기가 작아지게 되고, 상기 펄스 생성부(330)의 출력신호(OSC2)의 값이 보정 양극 전압 신호(VDD2)의 값을 가질 때 커패시터(C313)가 충전됨으로써 크기가 커지게 되며, 제3도의 (나)에 도시된 것과 같다.
그리고, 제3도의 (가)에 나타난 상단 전압 폭과 하단 전압 폭의 비율은 충방전부(310)의 앤모스(MN311)와 피모스(MP312)의 크기에 의하여 결정된다.
여기서, 상기 기준전압 발생부(200)의 출력신호인 보정 양극 전압 신호(VDD2)의 크기는 외부에서 입력되는 양극 전압(VDD)의 크기와 관계없이 일정하므로, 발진부(300)에서 출력되는 신호의 발진 주파수 역시 양극 전압(VDD)의 변동에 관계없이 일정한 값을 얻을 수 있다.
이하, 첨부된 도면을 참고로하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 제2실시예를 설명한다.
제9도에 도시되어 있듯이 이 발명의 제2실시예에 따른 발진 주파수가 일정한 오실레이터의 구성은, 외부로부터 전원 전압 신호를 입력받아, 전원 전압 신호에 일정한 전위차를 가진 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 생성하여 출력하는 전원 공급부(100)와 ; 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아, 일정한 크기의 전압을 가진 보정음극 전압 신호(VSS2)를 생성하여 출력하는 기준전압 발생부(400)와 ; 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)와 기준전압 발생부(400)로부터 출력되는 보정음극 전압 신호(VSS2)를 입력받아, 일정한 주파수의 신호를 생성하여 출력하는 발진부(500)로 이루어져 있다.
상기 전원 공급부(100)의 구성은 제1실시예에 설명한 것과 같으므로 중복을 피하기 위하여 설명을 생략한다.
상기 기준전압 발생부(400)의 구성은, 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아 증폭하여 증폭 구동신호(VIN_N+, VIN_N-)를 생성하여 출력하는 증폭부(410)와 ; 상기 증폭부(410)로부터 출력되는 증폭 구동신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 출력하는 차동 증폭부(420)와 ; 상기 증폭부(410)와 차동 증폭부(420)로부터 출력되는 신호를 입력받아, 상기 발진부(500)에서 사용하기에 적당한 크기의 보정 음극 전압 신호(VSS2)를 생성하여 출력하는 신호 출력부(430)로 이루어져 있다.
상기 증폭부(410)의 구성은, 양극 전원(VDD)이 소스로 입력되는 제1피모스(MP411)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP411)의 드레인이 드레인으로 연결되어 있는 제2피모스(MP412)와, 상기 제1피모스(MP411)의 드레인이 소스로 연결되고 상기 제1피모스(MP411)의 게이트가 게이트와 드레인으로 연결되어 있는 제3피모스(MP413)와, 상기 제2피모스(MP412)의 드레인이 소스로 연결되고 상기 제2피모스(MP412)의 게이트가 게이트와 드레인으로 연결되어 있는 제4피모스(MP414)와, 상기 제3피모스(MP413)의 드레인이 드레인으로 연결되고 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로 입력되는 제1앤모스(MN415)와, 상기 제4피모스(MP414)의 드레인이 드레인으로 연결되고 상기 제1앤모스(MN415)의 소스가 소스로 연결되어 있는 제2앤모스(MN416)와, 상기 제1앤모스(MN415)의 소스가 드레인으로 연결되고 상기 전원 공급부(100)로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 제3앤모스(MN417)로 이루어져 있다.
상기 차동 증폭부(420)의 구성은, 양극 전원(VDD)이 소스로 입력되고 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로 입력되는 제1피모스(MP421)와, 상기 제1피모스(MP421)의 드레인이 소스로 연결되고 상기 증폭부(410)의 제4피모스(MP414)의 드레인이 게이트로 연결되어 있는 제2피모스(MP422)와, 상기 제1피모스(MP421)의 드레인이 소스로 연결되고 상기 증폭부(410)의 제3피모스(MP413)의 드레인이 게이트로 연결되어 있는 제3피모스(MP423)와, 상기 제2피모스(MP422)의 드레인이 드레인으로 연결되고 상기 제3피모스(MP423)의 드레인이 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제1앤모스(MN424)와, 상기 제3피모스(MP423)의 드레인이 드레인과 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제2앤모스(MN425)로 이루어져 있다.
상기 신호 출력부(430)의 구성은, 양극 전원(VDD)이 일측단자로 입력되고 상기 증폭부(410)의 제2앤모스(MN416)의 게이트가 타측단자로 연결되어 있는 저항(R431)과, 상기 저항(R431)의 타측단자가 드레인과 게이트로 연결되고 소스가 전압 출력단자로 연결되어 있는 제1앤모스(MN432)와, 상기 제1앤모스(MN432)의 소스가 드레인으로 연결되고 상기 차동 증폭기(420)의 제2피모스(MP422)의 드레닝이 게이트로 연결되어 있는 제2앤모스(MN433)와, 양극 전원(VDD)이 일측단자로 입력되고 상기 제1앤모스(MN432)의 소스가 타측단자로 연결되어 있는 커패시터(C434)로 이루어져 있다.
상기 발진부(500)의구성은, 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 전원 신호로 입력받아, 비반전 입력단자를 통해 입력되는 신호와 반전 입력단자를 통해 입력되는 신호에 따라 하이 또는 로우의 신호를 출력하는 연산증폭기(OP550)와, 상기 연산증폭기(OP550)로부터 출력되는 신호의 값에 따라 동작하여, 상기 기준전압 발생부(400)로부터 출력되는 보정 음극 전압 신호(VSS2)의 규격에 따른 하이 또는 로우의 신호를 생성하여 상기 연산증폭기(OP550)의 반전 입력단자로 출력하는 펄스 생성부(530)와 ; 상기 기준전압 발생부(400)로부터 출력되는 보정 음극 전압신호(VSS2)를 입력받아, 상기 펄스 생성부(530)로부터 출력되는 신호의 값에 따라 충방전에 의한 신호를 생성하여 상기 연산증폭기(OP550)의 비반전 입력단자로 출력하는 충방전부(510)로 이루어져 있다.
상기 충방전부(510)의 구성은, 양극 전원(VDD)의 게이트로 입력되는 앤모스(MN511)와, 상기 기준전압 발생부(400)로부터 출력되는 보정 음극 전압 신호(VSS2)가 게이트로 입력되고 상기 앤모스(MN511)의 드레인이 소스로 연결되고 상기 앤모스(MN511)의 소스가 드레인으로 연결되는 피모스(MP512)와, 상기 앤모스(MN511)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 커패시터(C513)로 이루어져 있다.
상기 펄스 생성부(530)의 구성은, 양극 전원(VDD)이 소스로 입력되고 상기 연산증폭기(OP550)의 출력신호가 게이트로 입력되고 상기 충방전부(510)의 앤모스(MN511)의 소스가 드레인으로 연결되어 있는 피모스(MP531)의 와, 상기 피모스(MP531)의 드레인이 드레인으로 연결되고 상기 연산증폭기(OP550)의 출력신호가 게이트로 입력되고 상기 기준전압 발생부(400)로부터 출력되는 보정 음극 전압 신호(VSS2)가 소스로 입력되는 앤모스(MN532)로 이루어져 있다.
상기 연산증폭기(OP550)의 구성은 제1실시예에 설명한 연산증폭기(OP350)와 같으므로 증폭을 피하기 위하여 설명을 생략하기로 한다.
상기와 같이 이루어져 있는 이 바령의 제2실시예에 따른 발진 주파수가 일정한 오실레이터의 동작은 다음과 같다.
상기 제9도에 도시된 회로는 P-Well 공정에서 사용되는 오실레이터로서, 전원 공급부(100)는 외부로부터 전원 전압 신호를 입력받아, 전원 전압 신호에 일정한 전위차를 가진 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 생성하여 출력한다.
그리고, 기준전압 발생부(400)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아, 일정한 크기의 전압을 가진 보정 음극 전압 신호(VSS2)를 생성하여 출력한다.
발진부(500)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)와 기준전압 발생부(400)로부터 출력되는 보정 음극 전압 신호(VSS2)를 입력받아, 일정한 주파수의 신호를 생성하여 출력한다.
전원 공급부(100)의 동작은 제1실시예에서와 같으며, 외부에서 입력되는 양극 전원(VDD)과 음극 전원(VSS)의 값에 관계없이, 제8도에 도시된 것과 같이, 항상 각각의 신호에 일정한 전위차를 가진 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 생성하여 출력한다.
한편, 제11도를 참고로하여 상기 기준전압 발생부(400)의 구체적인 동작을 설명하면 다음과 같다.
증폭부(410)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아 증폭하여 증폭 구동신호(VIN_N+, VIN_N-)를 생성하여 출력하고, 차동증폭부(420)는 상기 증폭부(410)로부터 출력되는 증폭 구동신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 출력한다.
그리고, 신호 출력부(430)는 상기 증폭부(410)와 차동 증폭부(420)로부터 출력되는 신호를 입력받아, 상기 발진부(500)에 사용하기에 적당한 크기의 보정 음극 전압 신호(VSS2)를 생성하여 출력한다.
즉, 상기 증폭부(410)에서 각각의 모스(MP411, MP412, MP413, MP414, MN415, MN416, MN417)를 이용하여 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 증폭하여 출력하면, 차동 증폭부(420)는 상기 증폭부(410)에서 증폭되어 출력되는 신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 큰 전압의 신호를 출력한다.
상기 증폭부(410)의 제1피모스(MP415)로 입력되는 고전위 구동신호(BIAS_H)와 제2피모스(MP416)의 게이트에 인가되는 전압은 동일하게 결정되며, 이에 따라 신호 출력부(430)의 저항(R431)을 통해 흐르는 전류는 일정한 값을 갖게 된다.
따라서, 상기 신호 출력부(430)로부터 출력되는 보정 음극 전압 신호(VSS2)의 값은 제12도에서 보듯이, 외부로부터 입력되는 음극 전원(VSS)의 변동과는 상관없이 양극 전원(VDD)과 일정한 전위차를 갖고 나타나게 된다.
제2도를 참고로하여 상기 발진부(500)의 동작을 구체적으로 살펴보면 다음과 같다.
연산 증폭기(OP550)는 상기 전원 공급부(100)로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 전원 신호로 입력받아, 비반전 입력단자를 통해 입력되는 신호와 반전 입력단자를 통해 입력되는 신호와 반전 입력단자를 통해 입력되는 신호에 따라 하이 또는 로우의 신호를 출력한다.
그리고, 펄스 생성부(530)는 상기 연산증폭기(OP550)로부터 출력되는 신호의 값에 따라 동작하여, 상기 기준전압 발생부(400)로부터 출력되는 보정 음극 전압 신호(VSS2)의 규격에 따른 하이 또는 로우의 신호를 생성하여 상기 연산증폭기(OP550)의 반전 입력단자로 출력한다.
충방전부(510)는 상기 기준전압 발생부(400)로부터 출력되는 보정 음극 전압 신호(VSS2)를 입력받아, 상기 펄스 생성부(530)로부터 출력되는 신호의 값에 따라 충방전에 의한 신호를 생성하여 상기 연산증폭기(OP550)의 비반전 입력단자로 출력한다.
상기 연산증폭기(OP550)의 출력신호(OSC)의 값은 비반전 입력단자를 통해 입력되는 신호(OSC1)와 반전 입력단자를 통해 입력되는 신호(OSC2)에 따라 결정된다.
상기 연산증폭기(OP550)의 동작에 의하여, 아래의 식 (5)에서 보듯이 비반전 입력단자를 통해 입력되는 신호(OSC1)가 반전 입력단자를 통해 입력되는 신호(OSC2)보다 일정한 크기의 제1부정합 전압(MMV1) 이상 클 때에는 상기 연상증폭기(OP550)의 출력신호(OSC)의 값은 양극 전원(VDD)과 같게 된다.
그리고, 아래의 식 (6)에서 보듯이 비반전 입력단자를 통해 입력되는 신호(OSC1)가 반전 입력단자를 통해 입력되는 신호(OSC2)에서 일정한 크기의 제2부정합 전압(MMV2) 만큼 감산한 것보다 작을 때에는 상기 연산증폭기(OP550)의 출력신호(OSC)의 값은 음극 전원(VSS)과 같게 된다.
따라서, 상기 연산증폭기(OP550)의 출력신호(OSC)는 제10도의 (가)에 도시된 것과 같이 나타난다.
한편, 상기 펄스 생성부(530)의 출력신호(OSC2)는 상기 연산증폭기(OP550)의 출력신호(OSC)의 값이 양극 전압(VDD)과 같을 때 보정 음극 전압 신호(VSS2)의 값을 가지고, 상기 연산증폭기(OP550)의 출력신호(OSC)의 크기가 음극 전압(VSS)과 같을 때 양극 전압(VDD)의 값을 가지게 되며, 제10도의 (다)에 도시되어 있다.
그리고, 상기 충방전부(510)의 출력신호(OSC1)의 값은 상기 펄스 생성부(530)의 출력신호(OSC2)의 값이 보정 음극 전압 신호(VSS2)의 값을 가질 때 커패시터(C513)가 방전됨으로써 크기가 작아지게 되고, 상기 펄스 생성부(530)의 출력신호(OSC2)의 값이 양극 전압(VDD)의 값을 가질 때 커패시터(C513)가 충전됨으로써 크기가 커지게 되며, 제10도의 (나)에 도시된 것과 같다.
그리고, 제10도의 (가)에 나타난 상단 전압 폭과 하단 전압 폭의 비율은 충방전부(510)의 앤모스(MN511)와 피모스(MP512)의크기에 의하여 결정된다.
여기서, 상기 기준전압 발생부(400)의 출력신호인 보정 음극 전압 신호(VSS2)의 크기는 외부에서 입력되는 음극 전압(VSS)의 크기와 관계없이 항상 일정하므로, 발진부(500)에서 출력되는 신호의 발진 주파수 역시 음극 전압(VSS)의 변도에 관계없이 일정한 값을 얻을 수 있다. 따라서, 상기와 같이 동작하는 발진 주파수가 일정한 오실레이터는 외부에서 입력되는 전원 전압이 변화하여도 항상 일정한 발진 주파수를 발진시킴으로써, 안정된 파형을 얻을 수 있는 효과가 있다.

Claims (19)

  1. 외부로부터 전원 전압 신호를 입력받아, 전원 전압 신호에 일정한 전위차를 가진 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 생성하여 출력하는 전원 공급수단과 ; 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아 증폭하여 증폭 구동신호(VIN_N+, VIN_N-)를 생성하여 출력하는 증폭부(210)와, 상기 증폭부(210)로부터 출력되는 증폭 구동신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 출력하는 차동 증폭부(220)와, 상기 증폭부(210)와 차동 증폭부(220)로부터 출력되는 신호를 입력받아, 발진수단에서 사용하기에 적당한 크기의 보정 양극 전압 신호(VDD2)를 생성하여 출력하는 신호 출력부(230)로 이루어져 있는 기준전압 발생수단과 ; 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 전원 신호로 입력받아, 비반전 입력단자를 통해 입력되는 신호와 반전 입력단자를 통해 입력되는 신호에 따라 하이 또는 로우의 신호를 출력하는 연산증폭기(OP350)와, 상기 연산증폭기(OP350)로부터 출력되는 신호의 값에 따라 동작하여, 상기 기준전압 발생수단으로부터 출력되는 보정 양극 전압 신호(VDD2)의 규격에 따른 하이 또는 로우의 신호를 생성하여 상기 연산증폭기(OP350)의 반전 입력단자로 출력하는 펄스 생성부(330)와, 상기 기준전압 발생수단으로부터 출력되는 보정 양극 전압 신호(VDD)를 입력받아, 상기 펄스 생성부(330)로부터 출력되는 신호의 값에 따라 충방전에 의한 신호를 생성하여 상기 연산증폭기(OP350)의 비반전 입력단자로 출력하는 충방전부(310)로 이루어져 있는 발진수단으로 구성되는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  2. 제1항에 있어서, 상기 전원 공급수단의 구성은, 양극 전원(VDD)의 일측단자로 입력되는 저항(R101)과, 양극 전원(VDD)이 소스로 입력되고 게이트와 드레인이 서로 연결되어 있는 제1피모스(MP102)와, 상기 저항(R101)의 타측단자가 소스로 연결되고 상기 제1피모스(MP102)의 게이트가 게이트로 연결되어 있는 제2피모스(MP103)와, 상기 제1피모스(MP102)의 드레인이 드레인으로 연결되고 상기 제2피모스(MP103)의 드레인이 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제1앤모스(MN104)와, 상기 제2피모스(MP103)의 드레인이 드레인과 게이트로 연결되고 음극 전원(VSS)이 소스로 연결되어 있는 제2앤모스(MN105)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  3. 제1항에 있어서, 상기 기준전압 발생수단은, 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아, 외부에서 입력되는 양극 전원(VDD)의 값과 상관없이 음극 전원(VSS)과 일정한 전위차를 가진 크기의 보정 양극 전압 신호(VDD2)를 생성하여 출력하는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  4. 제1항에 있어서, 상기 증폭부(210)의 구성은, 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로 입력되고 양극 전원(VDD)의 소스로 입력되는 제1피모스(MP211)와, 상기 제1피모스(MP211)의 드레인이 소스로 연결되고 상기 전원 공급수단으로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되는 제2피모스(MP212)와, 상기 제1피모스(MP211)의 드레인이 소스로 연결되고 있는 제3피모스(MP213)와, 상기 제2피모스(MP212)의 드레인이 게이트와 드레인으로 연결되어 있는 제1앤모스(MN214)와, 상기 제3피모스(MP213)의 드레인이 게이트와 드레인으로 연결되어 있는 제2앤모스(MN215)와, 상기 제2피모스(MP212)의 드레인이 게이트로 연결되고 상기 제1앤모스(MN214)의 소스가 드레인으로 연결되고 음극 전원(VSS)이 소스로 연결되어 있는 제3앤모스(MN216)와, 상기 제3피모스(MP213)의 드레인이 게이트로 연결되고 상기 제2앤모스(MN215)의 소스가 드레인으로 연결되고 음극 전원(VSS)이 소스로 연결되어 있는 제4앤모스(MN217)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정항 오실레이터.
  5. 제1항에 있어서, 상기 차동 증폭부(220)의 구성은, 양극 전원(VDD)이 소스로 입력되는 제1피모스(MP221)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP221)의 게이트가 게이트와 드레인으로 연결되어 있는 제2피모스(MP222)와, 상기 제1피모스(MP221)의 드레인이 드레인으로 연결되고 상기 증폭부(210)의 제2증폭 구동신호(VIN_N-)가 게이트로 입력되는 제1앤모스(MN223)와, 상기 제2피모스(MP222)의 드레인이 드레인으로 연결되고 상기 증폭부(210)의 제1증폭 구동신호(VIN_N+)가 게이트오 입력되고 상기 제1앤모스(MN223)의 소스가 소스로 연결되어 있는 제2앤모스(MN224)와, 상기 제1앤모스(MN223)의 소스가 드레인으로 연결되고 상기 전원 공급수단으로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제3앰모스(MN225)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  6. 제1항에 있어서, 상기 신호 출력부(230)의 구성은, 양극 전원(VDD)이 소스로 입력되고 상기 차동 증폭부(220)로부터 출력되는 신호가 게이트로 입력되고 드레인이 전압 출력단자로 연결되어 있는 제1피모스(MP231)와, 상기 제1피모스(MP231)의 드레인이 소스로 연결되고 상기 증폭부(210)로부터 출력되는 신호(BIAS_LL)가 게이트와 드레인으로 입력되는 제2피모스(MP232)와, 상기 제2피모스(MP232)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 저항(R233)과, 상기 제1피모스(MP231)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 커패시터(C234)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  7. 제1항에 있어서, 상기 충방전부(310)의 구성은, 상기 기준전압 발생수단으로부터 출력되는 보정 양극 전압 신호(VDD2)가 게이트로 입력되는 앤모스(MN311)와, 상기 앤모스(MN311)의 드레인이 소스로 연결되고 상기 앤모스(MN311)의 소스가 드레인으로 연결되고 음극 전원(VSS)이 게이트로 입력되는 피모스(MN312)와, 상기 앤모스(MN311)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 커패시터(C313)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  8. 제1항에 있어서, 상기 펄스 생성부(330)의 구성은, 상기 기준전압 발생수단으로부터 출력되는 보정 양극 전압 신호(VDD2)가 소스로 입력되고 상기 연산증폭기(OP350)의 출력신호(OSC)가 게이트로 입력되고 드레인을 통해 출력신호(OSC2)가 상기 충방전부(310)로 출력되는 피모스(MP331)와, 상기 피모스(MP331)의 드레인이 드레인으로 연결되고 상기 연산증폭기(OP350)의 출력신호(OSC)가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 앤모스(MN332)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  9. 제1항에 있어서, 상기 연산증폭기(OP350)의 구성은, 상기 충방전부(310)로부터 입력되는 신호와, 펄스 생성부(330)로부터 입력되는 신호의 값을 입력받아 증폭하여 그 신호를 출력하는 전압 증폭부(360)와 ; 상기 전압 증폭부(360)로부터 출력되는 신호를 입력받아 크기를 비교하여, 상기 전원 공급수단으로부터 출력되는 저전위 구동신호(BIAS_L)에 규격을 맞추어 출력하는 전압 비교부(370)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  10. 제9항에 있어서, 상기 전압 증폭부(360)의 구성은, 양극 전원(VDD)이 소스로 입력되고 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로입력되는 제1피모스(MP361)와, 상기 제1피모스(MP361)의 드레인이 소스로 연결되고 제1구동신호(VIN+)가 게이트로 입력되는 제2피모스(MP362)와, 상기 제1피모스(MP361)의 드레인이 소스로 연결되고 제2구동신호(VIN-)가 게이트로 입력되는 제3피모스(MP363)와, 상기 제2피모스(MP362)의 드레인이 드레인과 게이트로 연결되어 있는 제1앤모스(MN364)와, 상기 제3피모스(MP363)의 드레인인 드레인과 게이트로 연결되고 상기 제1앤모스(MN364)의 소스가 소스로 연결되어 있는 제2앤모스(MN365)와, 상기 제1앤모스(MN364)의 소스가 드레인으로 연결되고 상기 제1앤모스(MN364)의 게이트가 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제3앤모스(MN366)와, 상기 제2앤모스(MN365)의 소그가 드레인으로 연결되고 상기 제2앤모스(MN365)의 게이트가 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제4앤모스(MB367)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  11. 제9항에 있어서, 상기 전압 비교부(370)의 구성은, 양극 전원(VDD)이 소스로 입력되는 제1피모스(MP371)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP371)의 게이트가 게이트와 드레인으로 연결되어 있는 제2피모스(MP372)와, 상기 제1피모스(MP371)의 드레인이 드레인으로 연결되고 제1구동신호(VIN+)가 게이트로 입력되는 제1앤모스(MN373)와, 상기 제1피모스(MP371)의 드레인이 드레인으로 연결되고 상기 전압 증폭부(360)의 제2출력신호(OVIN_N-)가 게이트로 입력되고 상기 제1앤모스(MN373)의 소스가 소스로 연결되어 있는 제2앤모스(MN374)와, 상기 제2피모스(MP372)의 드레인이 연결되고 제2구동신호(VIN-)가 게이트로 입력되고 상기 제1앤모스(MN373)의 소스가 소스로 연결되어 있는 제3앤모스(MN375)와, 상기 제2피모스(MP372)의 드레인이 드레인으로 연결되고 상기 전압 증폭부(360)의 제1출력신호(OVIN_N+)가 게이트로 입력되고 상기 제1앤모스(MN373)의 소스가 소스로 연결되어 있는 제4앤모스(MN376)와, 상기 제1앤모스(MN373)의 소스가 드레인으로 연결되고 상기 전원 공급수단으로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 제5앤모스(MN377)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP371)의 드레인이 게이트로 연결되고 드레인이 출력단자인 제3피모스(MP378)와, 상기 제3피모스(MP378)의 드레인이 드레인으로 연결되고 상기 전원 공급수단으로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 제6앤모스(MN379)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  12. 제1항에 있어서, 상기 기준전압 발생수단은 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아, 일정한 크기의 전압을 가진 보정 음극 전압 신호(VSS2)를 생성하여 출력하는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  13. 제12항에 있어서, 상기 기준전압 발생수단의 구성은, 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 입력받아 증폭하여 증폭 구동신호(VIN_N+, VIN_N-)를 생성하여 출력하는 증폭수단(410)과 ; 상기 증폭수단(410)으로부터 출력되는 증포구 구동신호(VIN_N+, VIN_N-)를 입력받아 차동 증폭하여 출력하는 차동 증폭수단(420)과 ; 상기 증폭수단(410)과 차동 증폭수단(420)으로부터 출력되는 신호를 입력받아, 상기 발진수단에서 사용하기에 적당한 크기의 보정 음극 전압 신호(VSS2)를 생성하여 출력하는 신호 출력수단(430)으로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  14. 제13항에 있어서, 상기 증폭수단(410)의 구성은, 양극 전원(VDD)이 소스로 입력되는 제1피모스(MP411)와, 양극 전원(VDD)이 소스로 입력되고 상기 제1피모스(MP411)의 드레인이 드레인으로 연결되어 있는 제2피모스(MP412)와, 상기 제1피모스(MP411)의 드레인이 소스로 연결되고 상기 제1피모스(MP411)의 게이트가 게이트와 드레인으로 연결되어 있는 제3피모스(MP413)와, 상기 제2피모스(MP412)의 드레인이 소스로 연결되고 상기 제2피모스(MP412)의 게이트가 게이트와 드레인으로 연결되어 있는 제4피모스(MP414)와, 상기 제3피모스(MP413)의 드레인이 드레인으로 연결되고 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로 입력되는 제1앤모스(MN415)와, 상기 제4피모스(MP414)의 드레인이 드레인으로 연결되고 상기 제1앤모스(MN415)의소스가 소스로 연결되어 있는 제2앤모스(MN416)와, 상기 제1앤모스(MN415)의 소스가 드레인으로 연결되고 상기 전원 공급수단으로부터 출력되는 저전위 구동신호(BIAS_L)가 게이트로 입력되고 음극 전원(VSS)이 소스로 입력되는 제3앤모스(MN417)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  15. 제13항에 있어서, 상기 차동 증폭수단(420)의 구성은, 양극 전원(VDD)이 소스로 입력되고 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)가 게이트로 입력되는 제1피모스(MP421)와, 상기 제1피모스(MP421)의 드레인이 소스로 연결되고 상기 증폭수단(410)으로부터 출력되는 제2증폭 구동신호(VIN_N-)가 게이트로 입력되는 제2피모스(MP422)와, 상기 제1피모스(MP421)의 드레인이 소스로 연결되고 상기 증폭수단(410)으로부터 출력되는 제1증폭 구동신호(VIN_N+)가 게이트로 입력되는 제3피모스(MP423)오, 상기 제2피모스(MP422)의 드레인이 드레인으로 연결되고 상기 제3피모스(MP423)의 드레인이 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제1앤모스(MN424)와, 상기 제3피모스(MP423)의 드레인이 드레인과 게이트로 연결되고 음극 전원(VSS)이 소스로 입력되는 제2앤모스(MN425)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  16. 제13항에 있어서, 상기 신호 출력수단(430)의 구성은, 양극 전원(VDD)이 일측단자로 입력되고 상기 증폭수단(410)의 출력신호(BIAS_HH)가 타측단자로 입력되는 저항(R431)과, 상기 저항(R431)의 타측단자가 드레인과 게이트로 연결되고 소스가 전압 출력단자로 연결되어 있는 제1앤모스(MN432)와, 상기 제1앤모스(MN432)의 소스가 드레인으로 연결되고 상기 차동 증폭수단(420)의 출력신호가 게이트로 입력되는 제2앤모스(MN433)와, 양극 전원(VDD)이 일측단자로 입력되고 상기 제1앤모스(MN432)의 소스가 타측단자로 연결되어 있는 커패시터(C434)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  17. 제12항에 있어서, 상기 발진수단의 구성은, 상기 전원 공급수단으로부터 출력되는 고전위 구동신호(BIAS_H)와 저전위 구동신호(BIAS_L)를 전원 신호로 입력받아, 비반전 입력단자를 통해 입력되는 신호와 반전 입력단자를 통해 입력되는 신호에 따라 하이 또는 로우의 신호를 출력하는 연산증폭기(OP550)와, 상기 연산증폭기(OP550)로부터 출력되는 신호의 값에 따라 동작하여, 상기 기준전압 발생수단으로부터 출력되는 보정 음극 전압 신호(VSS2)의 규격에 따른 하이 또는 로우의 신호를 생성하여 상기 연산증폭기(OP550)의 반전 입력단자로 출력하는 펄스 생성수단(530)과 ; 상기 기준전압 발생수단으로부터 출력되는 보정 음극 전압 신호(VSS2)를 입력받아, 상기 펄스 생성수단(530)으로부터 출력되는 신호의 값에 따라 충방전에 의한 신호를 생성하여 상기 연산증폭기(OP550)의 비반전 입력단자로 출력하는 충방전수단(510)으로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  18. 제17항에 있어서, 상기 충방전수단(510)의 구성은, 양극 전원(VDD)의 게이트로 입력되는 앤모스(MN511)와, 상기 기준전압 발생수단으로부터 출력되는 보정 음극 전압 신호(VSS2)가 게이트로 입력되고 상기 앤모스(MN511)의 드레인이 소스로 연결되고 상기 앤모스(MN511)의소스가 드레인으로 연결되는 피모스(MP512)와, 상기 앤모스(MN511)의 드레인이 일측단자로 연결되고 음극 전원(VSS)이 타측단자로 입력되는 커패시터(C513)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
  19. 제17항에 있어서, 상기 펄스 생성수단(530)의 구성은, 양극 전원(VDD)이 소스로 입력되고 상기 연산증폭기(OP550)의 출력신호(OSC)가 게이트로 입력되고 드레인을 통해 출력신호(OSC2)가 상기 충방전수단(510)으로 출력되는 피모스(MP531)와, 상기 피모스(MP531)의 드레인이 드레인으로 연결되고 상기 연산증폭기(OP550)의 출력신호(OSC)가 게이트로 입력되고 상기 기준전압 발생수단으로부터 출력되는 보정 음극 전압 신호(VSS2)가 소스로 입력되는 앤모스(MN53)로 이루어져 있는 것을 특징으로 하는 발진 주파수가 일정한 오실레이터.
KR1019960021458A 1996-06-14 1996-06-14 발진 주파수가 일정한 오실레이터 KR100188126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960021458A KR100188126B1 (ko) 1996-06-14 1996-06-14 발진 주파수가 일정한 오실레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021458A KR100188126B1 (ko) 1996-06-14 1996-06-14 발진 주파수가 일정한 오실레이터

Publications (2)

Publication Number Publication Date
KR980006801A KR980006801A (ko) 1998-03-30
KR100188126B1 true KR100188126B1 (ko) 1999-06-01

Family

ID=19461890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021458A KR100188126B1 (ko) 1996-06-14 1996-06-14 발진 주파수가 일정한 오실레이터

Country Status (1)

Country Link
KR (1) KR100188126B1 (ko)

Also Published As

Publication number Publication date
KR980006801A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US7099167B2 (en) Step-down circuit, power supply circuit, and semiconductor integrated circuit
KR100240874B1 (ko) 반도체장치의내부전압발생회로
US20020050868A1 (en) Function generator with adjustable oscillating frequency
US4710647A (en) Substrate bias generator including multivibrator having frequency independent of supply voltage
US7729399B2 (en) Semiconductor laser driving circuit less susceptible to noise interference
KR20030069514A (ko) 온-칩 기준전류 발생회로 및 기준전압 발생회로
KR0126911B1 (ko) 기준전압 발생회로 및 발생방법
JP2553816B2 (ja) 半導体装置の内部電源発生回路
US7573302B2 (en) Differential signal comparator
KR100188126B1 (ko) 발진 주파수가 일정한 오실레이터
US6285242B1 (en) Reference voltage shifter
US5212460A (en) Crystal oscillation circuit with voltage regulating circuit
CN114640324A (zh) 一种低功耗周期脉冲产生电路
KR20030072527A (ko) 직류-직류 컨버터의 발진기
US10651831B2 (en) Oscillation circuit
KR20010004448A (ko) 고전압 출력 인버터
JPH09265329A (ja) バイアス発生回路およびレギュレータ回路
JP3511753B2 (ja) リングオシレータ及び発振方法
JP2006067497A (ja) 信号制御回路及びそれを搭載した装置
KR20070084879A (ko) 기판 바이어스 전압 검출기
JPWO2019077890A1 (ja) コンパレータを用いた発振器回路
JPH05234390A (ja) 半導体集積回路装置
KR100258858B1 (ko) 백바이어스전압레벨검출기
KR100475896B1 (ko) 고전압레귤레이션회로
KR100228770B1 (ko) 백 바이어스 전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee