KR100188000B1 - Method for forming well of semiconductor device - Google Patents
Method for forming well of semiconductor device Download PDFInfo
- Publication number
- KR100188000B1 KR100188000B1 KR1019950053376A KR19950053376A KR100188000B1 KR 100188000 B1 KR100188000 B1 KR 100188000B1 KR 1019950053376 A KR1019950053376 A KR 1019950053376A KR 19950053376 A KR19950053376 A KR 19950053376A KR 100188000 B1 KR100188000 B1 KR 100188000B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- forming
- oxide film
- nitride film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Abstract
본 발명은 씨모스 소자의 트윈-웰(Twin-Well) 형성시 N웰과 P웰 형성후 단차를 없앨 수 있도록 하는 반도체 소자의 웰 형성 방법에 관한 것으로서, 제1전도형의 반도체 기판 상에 필드산화막과 실리콘질화막을 형성하는 단계; 상기 실리콘 질화막 상에 액티브 영역 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 사용하여 선택적으로 상기 실리콘질화막을 하부 필드산화막이 노출되도록 식각하는 단계; 상기 결과물의 상부로부터 필드산화막에 필드 이온 주입하는 단계; 상기 포토레지스트 패턴을 제거한 후 필드 산화하여 식각 부분의 필드산화막을 성장시키는 단계; 상기 실리콘질화막을 제거하는 단계; 상기 결과물의 상부에 포토레지스트 패턴을 형성하고 실리콘 표면 근방에 제1전도형과 제2전도형의 불순물을 각각 선택적으로 주입하는 단계; 상기 필드 산화막을 제거하는 단계; 및 상기 주입 이온을 활성화시켜 제1전도형 및 제2전도형의 웰을 형성하는 단계를 포함하여 이루어진 반도체 소자의 웰 형성 방법을 제공하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a well of a semiconductor device that eliminates a step after forming N-well and P-well when forming a twin-well of a CMOS device. Forming an oxide film and a silicon nitride film; Forming a photoresist pattern for forming an active region on the silicon nitride film; Selectively etching the silicon nitride layer to expose a lower field oxide layer using the photoresist pattern as a mask; Implanting field ions into the field oxide film from the top of the resultant product; Removing the photoresist pattern and then field oxidation to grow a field oxide film of an etching portion; Removing the silicon nitride film; Forming a photoresist pattern on top of the resultant and selectively implanting impurities of a first conductivity type and a second conductivity type near a silicon surface; Removing the field oxide film; And activating the implanted ions to form wells of a first conductivity type and a second conductivity type.
Description
본 발명은 반도체 소자의 웰 형성방법에 관한 것으로, 보다 상세하게는 씨모스 소자의 트윈-웰(Twin-Well)을 형성할 때 N웰과 P웰의 실리콘 기판의 표면단차를 없앨 수 있도록 한 반도체 소자의 웰 형성방법에 관한 것이다.The present invention relates to a method of forming a well of a semiconductor device, and more particularly, to a semiconductor device capable of eliminating the surface difference between a silicon substrate of an N well and a P well when forming a twin-well of a CMOS device. It relates to a method for forming a well of an element.
제1도에 도시된 바와 같이, 종래의 씨모스(COMS)소자에서 구현되고 있는 트윈-웰 구조는 일반적으로 한번의 포토 공정으로 N웰(50)과 P웰(50a)을 동시에 형성하고 있으며, 이때 N웰(50)과 P웰(50a)의 경계면에서의 실리콘 기판(10)의 표면단차 A가 발생하므로 후속 공정시 얼라인을 할 수 있는 장점이 있다.As shown in FIG. 1, a twin-well structure implemented in a conventional CMOS device generally forms N wells 50 and P wells 50a simultaneously in one photo process. In this case, since the surface step A of the silicon substrate 10 occurs at the interface between the N well 50 and the P well 50a, there is an advantage in that alignment may be performed in a subsequent process.
상기 트윈-웰 구조의 형성 고정을 제2a도 내지 제2e도를 참조하여 설명하면 다음과 같다.The formation and fixing of the twin-well structure will be described with reference to FIGS. 2A through 2E.
제2a도에 도시된 바와 같이, 먼저, P형 실리콘 기판(10)상에 산화막(20)을 성장시키고 나서 산화막(20)상에 질화막(30)을 적층한다.As shown in FIG. 2A, first, the oxide film 20 is grown on the P-type silicon substrate 10, and then the nitride film 30 is laminated on the oxide film 20. As shown in FIG.
제2b도에 도시된 바와 같이, 이후 웰 형성을 위한 포토레지스트(40) 패턴을 형성하고 이를 식각 마스크로 사용하여 선택적으로 질화막(30)을 산화막920)이 노출되도록 식각한다.As shown in FIG. 2B, a pattern of the photoresist 40 for well formation is then formed and used as an etching mask to selectively etch the nitride film 30 to expose the oxide film 920.
제2c도에 도시된 바와 같이, 그런 다음, 포토레지스트(40) 및 질화막(30)을 마스크로 하여 실리콘 기판(10)의 표면 근방에 N형 불순물 이온, 예를 들어 비소이온을 이온주입한다.As shown in FIG. 2C, N-type impurity ions, for example, arsenic ions, are implanted near the surface of the silicon substrate 10 using the photoresist 40 and the nitride film 30 as masks.
제2d도에 도시된 바와 같이, 이어서, 포토레지스트(40)를 제거하고, 산화막(20)이 노출된 영역의 실리콘 기판(10)에 산화막(22)을 성장시킨다. 그 다음, 질화막(30)을 완전히 제거하고 P형 불순물 이온, 예를 들어 붕소 이온을 실리콘 기판(10)의 표면근방에 이온주입한다.As shown in FIG. 2D, the photoresist 40 is subsequently removed, and the oxide film 22 is grown on the silicon substrate 10 in the region where the oxide film 20 is exposed. Next, the nitride film 30 is completely removed and ion implanted near the surface of the silicon substrate 10 by P-type impurity ions, for example, boron ions.
제2e도에 도시된 바와 같이, 그리고 나서, 기 주입된 N,P형 불순물 이온을 활성화시켜 실리콘 기판(10)에 N웰(50)과 P웰(50a)을 각각 형성하고 산화막(20)을 완전히 제거한다.As shown in FIG. 2E, the N well 50 and the P well 50a are formed on the silicon substrate 10 by activating the pre-implanted N, P type impurity ions, and the oxide film 20 is formed. Remove it completely.
이와 같은 방법에 의해 CMOS 소자의 트윈-웰 구조의 특징은 P웰(50a)을 위한 이온 주입의 단계에서 산화막(22)이 마스크 역할을 하는 셀프얼라인 구조로서 산화막(22)을 제거하고 나면, N웰(50)과 P웰(50a)의 경계면에서 실리콘기판(10)의 표면 단차가 발생하므로 액티브 영역의 형성 공정에서 얼라인 키로 사용된다.The feature of the twin-well structure of the CMOS device by this method is that the self-aligned structure in which the oxide film 22 acts as a mask in the step of ion implantation for the P well 50a is removed. Since the surface step of the silicon substrate 10 occurs at the interface between the N well 50 and the P well 50a, it is used as an alignment key in the process of forming the active region.
그러나, 트윈-웰에서 마스크 역할을 하는 산화막(20)을 성장시키고, 제거할 때까지 산화막(20)의 성장, 질화막(30)의 적층, 질화막(30)의 부분 식각, 산화막(22)의 성장, 질화막(30)의 제거, 산화막(20) 및 산화막(22)의 제거 등에 단계가 추가되어 전체 공정이 복잡하고 얼라인에 이용되는 단차가 후속 공정에서도 그대로 남아 있어 콘택이나 비아홀의 형성을 위한 포토공저엥서 포커싱(Focusing)에 영향을 주고 금속 배선의 형성단계에서 콘택홀을 채우는데 어려움이 따른다.However, the growth of the oxide film 20, the deposition of the nitride film 30, the partial etching of the nitride film 30, the growth of the oxide film 22 until the oxide film 20 serving as a mask in the twin-well is grown and removed. In addition, steps such as removal of the nitride film 30 and removal of the oxide film 20 and the oxide film 22 are added, and the overall process is complicated, and the step used for the alignment remains in the subsequent process, so that a photo for forming a contact or via hole is maintained. It affects co-occuper focusing and has difficulty filling contact holes in the formation of metal lines.
따라서, 본 발명의 목적은 종래의 웰 형성 공정에 비해 공정이 간단하고 트윈-웰의 형성 후에 경계면에서 실리콘 기판의 표면 단차를 해소한 반도체 소자의 웰 형성 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for forming a well of a semiconductor device, which is simpler than a conventional well forming process and eliminates the surface step of the silicon substrate at the interface after the formation of the twin-well.
제1도는 종래 기수에 의한 씨모스 소자의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a CMOS device by a conventional radix.
제2a도 내지 제2e도는 제1도의 반도체 소자의 제조방법을 나타낸 공정도.2A to 2E are process drawings showing the manufacturing method of the semiconductor device of FIG.
제3도는 본 발명에 의한 반도체 소자의 웰 형성 방법에 의해 제조된 반도체소자의 웰을 나타낸 도면도.3 is a view showing a well of a semiconductor device manufactured by the method for forming a well of a semiconductor device according to the present invention.
제4a도 내지 제4f도는 본 발명에 의한 반도체 소자의 웰 형성 방법을 나타낸 공정도.4A to 4F are process drawings showing a well forming method of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 ; 실리콘 기판 20,22,24 : 산화막10; Silicon Substrate 20,22,24: Oxide Film
30 : 질화막 40 : 포토레지스트30 nitride film 40 photoresist
50 : N 웰 50a : P 웰50: N well 50a: P well
상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 웰 형성 방법은, 제2도전형의 반도체 기판 상에 산화막과 질화막을 형성하는 단계; 상기 질화막 상에 액티브 영역의 형성을 위한 포토레지스트의 패턴을 형성하는 단계; 상기 포토레지스트의 패턴을 마스크로 사용하여 선택적으로 상기 질화막을 상기 산화막이 노출되도록 식각하는 단계; 상기 감광막의 패턴을 제거하고 상기 산화막이 노출된 영역의 반도체 기판에 피드산화막을 형성하는 단계; 상기 질화막을 제거한 후 제1도전형 웰을 위한 영역의 상기 산화막 상에 포토레지스트의 패턴을 형성하고 이를 마스크로 하여 제2도전형 웰을 위한 영역의 반도체기판에 제2도전형 불순물 이온을 이온주입하는 단계; 상기 포토레지스트의 패턴을 제거하고 제1도전형 웰을 위한 영역의 반도체 기판에 제1도전형 웰을 형성하기 위해 상기 반도체 기판의 전면에 제1도전형 불순물 이온을 소정의 도즈량으로 이온주입하는 단계; 그리고 상기 이온주입된 제1,2 도전형 불순물 이온을 활성화시켜 상기 반도체기판에 제1,2도전형 웰을 형성하는 단계를 포함하는 것을 특징으로 한다.A well forming method of a semiconductor device according to the present invention for achieving the above object comprises the steps of: forming an oxide film and a nitride film on a semiconductor substrate of a second conductive type; Forming a pattern of photoresist for forming an active region on the nitride film; Selectively etching the nitride film to expose the oxide film using the pattern of the photoresist as a mask; Removing the pattern of the photosensitive film and forming a feed oxide film on the semiconductor substrate in the region where the oxide film is exposed; After removing the nitride film, a pattern of photoresist is formed on the oxide film in the region for the first conductive well, and the second conductive impurity ion is implanted into the semiconductor substrate in the region for the second conductive well using the mask as a mask. Doing; In order to remove the pattern of the photoresist and to form the first conductive well in the semiconductor substrate in the region for the first conductive well, the first conductive impurity ions are implanted at a predetermined dose in the entire surface of the semiconductor substrate. step; And activating the ion implanted first and second conductivity type impurity ions to form first and second conductive wells on the semiconductor substrate.
상기 웰들의 형성을 위한 드라이브인 공정에서 상기 반도체 기판 상에 불순물이 도핑되지 않은 산화막을 형성하여 오토-도핑을 방지하는 것이 바람직하다.In the drive-in process for forming the wells, it is preferable to form an oxide film not doped with impurities on the semiconductor substrate to prevent auto-doping.
이하, 본 발명에 의한 반도체 소자의 웰 형성방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method for forming a well of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명에 의한 반도체 소자의 웰 형성방법에 적용된 반도체소자의 웰 구조를 나타낸 단면도이고, 제4a도 내지 제4f도는 본 발명에 의한 반도체 소자의 웰 형성 방법을 나타낸 공정도이다.3 is a cross-sectional view showing a well structure of a semiconductor device applied to the method for forming a well of a semiconductor device according to the present invention, and FIGS. 4A to 4F are process charts showing the well formation method for a semiconductor device according to the present invention.
제3도에 도시된 바와 같이, 실리콘 기판(10)의 표면에 산화막(24)이 형성되고, P웰(50a)과 N웰(50)이 산화막(24)을 사이에 두고 이격되며 실리콘 기판(10)에 형성된다. P웰(50a)과 N웰(50)에서의 실리콘 기판(10)의 표면은 단차가 없이 평탄하다.As shown in FIG. 3, the oxide film 24 is formed on the surface of the silicon substrate 10, and the P well 50a and the N well 50 are spaced apart from each other with the oxide film 24 interposed therebetween. 10) is formed. The surface of the silicon substrate 10 in the P well 50a and the N well 50 is flat without a step.
이와 같이 구성되는 반도체 소자의 웰을 형성하는 방법을 제4a도 내지 제4f도를 참조하여 설명하면, 먼저 제4a도에 도시된 바와 같이, 제2도전형, 예를 들어 P형의 실리 기판(10)상에 산화막(20)을 성장시키고, 산화막(20)상에 질화막(30)을 적층한다.A method of forming a well of a semiconductor device configured as described above will be described with reference to FIGS. 4A through 4F. First, as shown in FIG. 4A, a second conductive type (eg, P-type) silicon substrate ( 10, an oxide film 20 is grown, and a nitride film 30 is laminated on the oxide film 20.
제4b도에 도시된 바와 같이, 이어서, 질화막(30)상에 필드산화막(22)을 위한 포토레지스트(40)의 패턴을 형성하고 이를 식각마스크로 사용하여 선택적으로 질화막(30)을 산화막(20)이 노출되도록 식각한다.As shown in FIG. 4B, a pattern of the photoresist 40 for the field oxide film 22 is then formed on the nitride film 30, and the nitride film 30 is selectively used as an etching mask to selectively form the oxide film 20. ) To be exposed.
제4c도에 도시된 바와 같이 그 다음 포토레지스트(40)의 패턴을 마시크로 하여 필드산화막(24)의 성장을 위해 기 노출된 산화막(20)의 아래의 실리콘 기판(10)에 이온을 주입한다. 이후, 기 노출된 산화막(20)의 아래의 실리콘 기판(10)에 필드산화막(24)을 성장시킨다.As shown in FIG. 4C, ions are then implanted into the silicon substrate 10 under the exposed oxide film 20 for growth of the field oxide film 24 using the pattern of the photoresist 40 as a marshmallow. . Thereafter, the field oxide film 24 is grown on the silicon substrate 10 under the exposed oxide film 20.
제4d도에 도시된 바와 같이, 그리고 나서, 질화막(30)을 제거하고 제1도전형인 N웰(50)을 위한 영역의 산화막(20)상에 감광막(60)의 패턴을 형성한다. 그런 다음, 감광막(60)의 패턴을 마스크로 하여 제2도전형인 P웰(50a)을 위한 영역의 실리콘 기판(10)에 P형 불순물 이온,예를들어 붕소 이온을 이온주입한다.As shown in FIG. 4D, the nitride film 30 is then removed and a pattern of the photosensitive film 60 is formed on the oxide film 20 in the region for the N well 50 of the first conductivity type. Then, P-type impurity ions, for example boron ions, are implanted into the silicon substrate 10 in the region for the second well-type P well 50a using the pattern of the photosensitive film 60 as a mask.
제4e도에 도시된 바와 같이, 감광막(60)의 패턴을 제거한 후 N웰(50)의 형성을 위해 실리콘기판(10)의 전면에 N형 불순물 이온, 예를 들어 비소 이온을 이온주입한다. 따라서, P웰(50a)이 형성될 영역의 실리콘 기판(10)에도 N형 불순물 이온이 이온주입되므로 이를 고려하여 N웰(50)을 위한 이온주입 단계에서 이온주입되는 도즈(dose)량을 조절해 주어야 한다.As shown in FIG. 4E, after removing the pattern of the photosensitive film 60, N-type impurity ions, for example, arsenic ions, are implanted into the entire surface of the silicon substrate 10 to form the N well 50. Therefore, since the N-type impurity ions are implanted into the silicon substrate 10 in the region where the P well 50a is to be formed, the amount of dose implanted in the ion implantation step for the N well 50 is adjusted in consideration of this. You must do it.
제4f도에 도시된 바와 같이, 그런 다음, 산화막(20)을 제거하고 실리콘 기판(10)상에 도핑되지 않은 산화막(undoped oxide)(도시안됨_을 적층한다. 그리고나서, N웰(50)과 P웰(50a)의 형성을 위해 드라이브인공정을 실시한다. 여기서, 도핑되지 않은 산화막을 적층하는 것은 N웰(50)과 P웰(50a)의 형성을 위해 드라이브 인공정을 실시할 때 이온주입된 산화막(20)에 의한 자동도핑(auto-doping)을 방지하기 위함이다.As shown in FIG. 4F, the oxide film 20 is then removed and an undoped oxide (not shown) is deposited on the silicon substrate 10. Then, the N well 50 And a drive-in process for the formation of the P well 50a, where the undoped oxide film is laminated to ion when driving the artificial well to form the N well 50 and the P well 50a. This is to prevent auto-doping by the injected oxide film 20.
마지막으로, 상기 도핑되지 않은 산화막을 제거하여 실리콘 기판(10)의 표면을 노출시킨다. 따라서, 본 발명에 의하면, N웰(50)과 P웰(50a)의 실리콘 기판(10)의 표면 단차가 제거된다.Finally, the undoped oxide film is removed to expose the surface of the silicon substrate 10. Therefore, according to the present invention, the surface level difference of the silicon substrate 10 of the N well 50 and the P well 50a is eliminated.
한편, N웰과 P웰의 형성시 이들 웰의 농도를 쉽게 조절하기 위해 N웰과 P웰의 형성을 위한 각각의 포토레지스트의 패턴을 형성한 후 이를 마스크로 하여 불순물 이온을 각각 주입할 수도 있다On the other hand, in order to easily control the concentration of these wells in the formation of the N well and P well, after forming a pattern of the respective photoresist for the formation of the N well and P well, impurity ions may be implanted using the mask as a mask.
이상에서 설명한 바와 같이, 본 발명은 반도체 기판 상에 액티브 영역을 형성한 후에 웰 형성 공정을 진행하므로서 기존 웰 형성 공정의 진행 후에 액티브영역의 형성공정을 진행함에 따른 여러 단계의 공정(필드산화막의 형성, 질화막의 침적, 질화막의 부분적 식각, 웰 산화, 질화막 전면 제거, 산화막 전면 제거)을 일부 삭제할 수 있어 공정 단순화를 이룰 수 있고, 액티브 영역을 위한 포토 공정에서 얼라인할 수 있는 얼라인 키도 형성할 수 있으며, 웰 형성 공정에 따른 N웰과 P웰의 경계에서 반도체 기판의 표면 단차 발생을 억제할 수있어 후속 공정을 안정하게 진행할 수 있다.As described above, in the present invention, since the well forming process is performed after the active region is formed on the semiconductor substrate, the process of forming the active region after the progress of the existing well forming process (the formation of the field oxide film) , Deposition of nitride film, partial etching of nitride film, well oxidation, removal of entire surface of nitride film, removal of entire surface of oxide film) can be removed to simplify the process and align key can be aligned in photo process for active area. In addition, the generation of the surface level difference of the semiconductor substrate can be suppressed at the boundary between the N well and the P well according to the well forming process, and the subsequent process can be stably performed.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053376A KR100188000B1 (en) | 1995-12-21 | 1995-12-21 | Method for forming well of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053376A KR100188000B1 (en) | 1995-12-21 | 1995-12-21 | Method for forming well of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052103A KR970052103A (en) | 1997-07-29 |
| KR100188000B1 true KR100188000B1 (en) | 1999-06-01 |
Family
ID=19442327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950053376A KR100188000B1 (en) | 1995-12-21 | 1995-12-21 | Method for forming well of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100188000B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480892B1 (en) * | 2002-07-11 | 2005-04-07 | 매그나칩 반도체 유한회사 | Gate forming method of dual gate logic element |
-
1995
- 1995-12-21 KR KR1019950053376A patent/KR100188000B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052103A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717683A (en) | CMOS process | |
| EP0051488B1 (en) | Method for manufacturing a semiconductor device | |
| US5573963A (en) | Method of forming self-aligned twin tub CMOS devices | |
| CA1228178A (en) | Cmos integrated circuit technology | |
| JP2663402B2 (en) | Method for manufacturing CMOS integrated circuit device | |
| US5716887A (en) | Method of manufacturing BiCMOS device | |
| KR940009997B1 (en) | Two-well manufacturing method without step for cmos | |
| KR100189739B1 (en) | Method of forming well for semiconductor wafer | |
| KR100203306B1 (en) | Manufacturing method of the semiconductor device | |
| KR100188000B1 (en) | Method for forming well of semiconductor device | |
| US5773336A (en) | Methods of forming semiconductor active regions having channel-stop isolation regions therein | |
| JP3018993B2 (en) | Method for manufacturing semiconductor device | |
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| JP3325692B2 (en) | Method for manufacturing semiconductor device | |
| KR0179823B1 (en) | Manufacture for semiconductor device | |
| EP0367729A2 (en) | Process for forming trench isolation structures in a silicon substrate for CMOS and NMOS devices | |
| JP3062597B2 (en) | Method for manufacturing semiconductor device | |
| KR0180134B1 (en) | Twin wall forming method | |
| US6297102B1 (en) | Method of forming a surface implant region on a ROM cell using a PLDD implant | |
| KR910008978B1 (en) | Manufacturing method of semiconductor device | |
| GB2218848A (en) | A method of fabricating semiconductor devices | |
| JP3057692B2 (en) | Method for manufacturing semiconductor device | |
| KR0157364B1 (en) | Method for forming burying layer of silicon transistor horizontal structure | |
| JPH0479336A (en) | Production of semiconductor device | |
| KR100221624B1 (en) | Well region making method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |