KR100187718B1 - Method of manufacturing semiconductor package lead frame to prevent back flash - Google Patents

Method of manufacturing semiconductor package lead frame to prevent back flash Download PDF

Info

Publication number
KR100187718B1
KR100187718B1 KR1019960039318A KR19960039318A KR100187718B1 KR 100187718 B1 KR100187718 B1 KR 100187718B1 KR 1019960039318 A KR1019960039318 A KR 1019960039318A KR 19960039318 A KR19960039318 A KR 19960039318A KR 100187718 B1 KR100187718 B1 KR 100187718B1
Authority
KR
South Korea
Prior art keywords
lead frame
plating
lead
frame
die pad
Prior art date
Application number
KR1019960039318A
Other languages
Korean (ko)
Other versions
KR19980020725A (en
Inventor
황기연
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960039318A priority Critical patent/KR100187718B1/en
Publication of KR19980020725A publication Critical patent/KR19980020725A/en
Application granted granted Critical
Publication of KR100187718B1 publication Critical patent/KR100187718B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 리드 프레임 뒷면의 도금 번짐 현상(Back Flash)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법에 관한 것으로서, 리드 프레임의 제조 공정 중에서 와이어 본딩성과 반도체 칩의 부착성을 좋게 하기 위하여 리드 프레임을 도금하는 과정에서 발생하는 리드 프레임 뒷면의 도금 번짐 현상 및 그로 인한 패키지의 크랙 불량을 방지하기 위한 방안이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor package lead frame for preventing plating flashing on the back side of a lead frame. The present invention relates to a method of manufacturing a lead frame in order to improve wire bonding and adhesion of semiconductor chips during a lead frame manufacturing process. It is a method for preventing the plating bleeding phenomenon on the back of the lead frame occurring during the plating process and the resulting crack failure of the package.

즉, 종래에 다이 패드가 가공·형성된 리드 프레임을 도금함으로써 도금 장치의 도금 베이스와 다이 패드 사이의 틈새로 도금액이 침투하여 리드 프레임 뒷면에 도금 번짐 현상이 발생하는 것을 방지하기 위하여, 본 발명은 1차로 리드들이 가공·형성된 리드 프레임에 도금을 실시하고, 도금이 완료된 리드 프레임을 가공하여 2차로 다이 패드 등을 형성함으로써, 도금시 도금 베이스와 다이 패드 사이의 틈새를 없애고 그로 인하여 도금 번짐 현상을 방지할 수 있을 뿐만 아니라 패키지 크랙 불량을 방지할 수 있는 리드 프레임의 제조 방법이다.That is, in order to prevent the plating liquid from penetrating into the gap between the plating base of the plating apparatus and the die pad by plating the lead frame in which the die pad has been processed and formed, the plating bleeding phenomenon occurs on the back side of the lead frame. By plating the lead frame where the leads are processed and formed by car, and processing the lead frame after the plating is completed, the die pad is formed secondly, eliminating the gap between the plating base and the die pad during plating, thereby preventing the plating bleeding phenomenon. Not only that, but also a method of manufacturing a lead frame that can prevent package crack failure.

Description

리드 프레임 뒷면의 도금 번짐 현상(Back Flash)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법Manufacturing method of semiconductor package lead frame to prevent back flash from behind of lead frame

본 발명은 리드 프레임 뒷면의 도금 번짐 현상(Back Flash)을 방지하기 위한 반도체 패키지 리드 프레임의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 패키지에 사용되는 리드 프레임을 제조하는 공정 중에서 리드 프레임의 도금 단계에서 발생하는 리드 프레임 뒷면의 도금 번짐 현상을 방지하기 위하여, 다이 패드를 가공하기 전에 도금 공정을 우선 실시하는 반도체 패키지 리드 프레임의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package lead frame for preventing plating flashing on the back side of a lead frame, and more particularly, to a plating step of a lead frame in a process of manufacturing a lead frame used in a semiconductor package. The present invention relates to a method for manufacturing a semiconductor package lead frame in which a plating process is first performed prior to processing a die pad in order to prevent plating bleeding from occurring on the back side of the lead frame.

반도체 패키지(Package)의 조립 공정에 사용되는 리드 프레임(Lead Frame)은 패키지의 골격을 이루며, 반도체 칩과 외부 기판과의 전기적 접속 경로인 동시에 열 방출 경로의 역할을 수행한다. 통상적인 리드 프레임은 크게 다이 패드(Die Pad), 타이-바(Tie-Bar) 및 복수개의 리드(Lead)들로 이루어진다. 상기 다이 패드는 반도체 칩이 부착되는 부위로서 리드 프레임의 중앙부에 있으며, 그 다이 패드를 지지해 주는 것이 타이-바이다. 그리고 상기 리드들은 각각 전기적 접속 경로의 역할을 담당하는 것으로서, 상기 다이 패드 주위에 연배열된 구조를 갖는다. 또한 상기 리드들은 댐-바(Dam-Bar)를 기준으로 하여 내부 리드(Inner Lead)와 외부 리드(Outer Lead)로 구성된다. 상기 내부 리드는 와이어 본딩(Wire Bonding)과 같은 방법으로 반도체 칩과 전기적 연결을 이루며, 반도체 칩과 함께 봉지 수지에 의하여 봉지된다. 상기 외부 리드는 봉지 영역 밖에 있는 부분으로서, 인쇄회로기판(PCB)과 같은 외부 기판에 전기적·기계적으로 연결된다. 이와 같은 리드 프레임의 재료는 일반적으로 철 계열 합금, 구리 계열 합금 등이 사용된다.The lead frame used in the assembly process of the semiconductor package forms a skeleton of the package, and serves as a heat dissipation path and an electrical connection path between the semiconductor chip and the external substrate. A typical lead frame is largely comprised of a die pad, tie-bar, and a plurality of leads. The die pad is a portion to which the semiconductor chip is attached and is located at the center of the lead frame. The die pad supports the die pad. The leads each play a role of an electrical connection path and have a structure arranged in series around the die pad. In addition, the leads are composed of an inner lead and an outer lead based on a dam-bar. The inner lead makes an electrical connection with the semiconductor chip by a method such as wire bonding, and is encapsulated with an encapsulation resin together with the semiconductor chip. The external lead is a portion outside the encapsulation area and is electrically and mechanically connected to an external substrate such as a printed circuit board (PCB). As a material of such a lead frame, iron-based alloys and copper-based alloys are generally used.

그런데 리드 프레임이 패키지 조립 공정에 투입되기에 앞서 우선적으로 도금 공정을 거치게 된다. 즉, 반도체 칩이 부착되는 다이 패드 부위와, 내부 리드 중에서 반도체 칩과 전기적으로 연결되는 부위는 원활한 부착 및 연결이 되도록 금, 은, 니켈 등이 도금 처리된다.However, the lead frame is first subjected to the plating process before being put into the package assembly process. That is, gold, silver, nickel, and the like are plated with a die pad portion to which the semiconductor chip is attached and a portion of the internal lead electrically connected to the semiconductor chip so as to be smoothly attached and connected.

이에 대하여 도면을 참조하면서 부연하자면 다음과 같다.This will be described in detail with reference to the drawings.

도 1 및 도 2는 종래 기술의 실시예에 따른 리드 프레임의 제조 방법 중에서 도금 공정에 사용되는 반제품 상태의 리드 프레임을 나타낸 평면도 및 단면도이다.1 and 2 are a plan view and a cross-sectional view showing a lead frame in a semi-finished state used in the plating process in the method of manufacturing a lead frame according to an embodiment of the prior art.

도 3은 도 1 및 도 2에 도시된 리드 프레임을 도금하는 과정을 나타낸 공정도이다.3 is a process chart illustrating a process of plating the lead frame illustrated in FIGS. 1 and 2.

도 1 내지 도 3을 참조하면, 리드 프레임(110)에 대한 도금은 전술한 바와 같이 반도체 칩(도 6의 130)과 내부 리드(114)와의 전기적 연결, 즉 와이어 본딩(도 6의 150)이 잘 이루어지도록, 그리고 다이 패드(112) 부위에 반도체 칩이 잘 부착되도록 실시하는 것이다. 따라서 패키지 조립 공정에 들어가기 전에 도금을 실시하게 되는데, 이 때의 리드 프레임(110)은 패키지(도 6의 100)에 조립되는 리드 프레임과는 약간 구조적인 차이가 있다. 즉, 금속 재질의 리드 프레임 원소재가 1차 가공을 거쳐서 다이 패드(112), 내부 리드(114), 외부 리드(도 6의 116), 댐-바(도시되지 않음), 타이-바(113)가 형성된 구조를 갖는다는 점에서는 두 리드 프레임 간에 차이가 없다. 단지 도금되기 전의 리드 프레임(110)에는 내부 리드 지지-바(115)가 형성되어 있다는 점이 다를 뿐이다. 상기 내부 리드 지지-바(115)는 내부 리드(114)의 끝단을 서로 연결시키는 부분으로서, 리드 프레임(110)의 제조 과정 중에서 내부 리드(114)의 변형을 방지하는 역할을 한다. 따라서 리드 프레임(110)의 제조가 끝나면 상기 내부 리드 지지-바(115)는 제거된다. 비록 상기 내부 리드 지지-바(115)가 형성된 리드 프레임(110)은 1차 가공이 완료된 반제품 상태로서 리드 프레임 완제품 구조와는 다소 다르지만, 이하에서 별 구분없이 리드 프레임(110)이라 부르기로 한다.1 to 3, plating of the lead frame 110 is performed by the electrical connection between the semiconductor chip 130 (FIG. 6) and the internal lead 114, that is, wire bonding (150 in FIG. 6). In order to achieve this, the semiconductor chip is attached to the die pad 112. Therefore, the plating is performed before entering the package assembly process, in which the lead frame 110 is slightly structurally different from the lead frame assembled in the package (100 of FIG. 6). That is, the metal lead frame raw material is subjected to the primary processing, the die pad 112, the inner lead 114, the outer lead (116 in Fig. 6), the dam-bar (not shown), tie-113 ), There is no difference between the two lead frames in that it has a formed structure. The only difference is that the inner lead support-bars 115 are formed in the lead frame 110 before being plated. The inner lead support-bar 115 is a portion connecting the ends of the inner lead 114 to each other, and serves to prevent deformation of the inner lead 114 during the manufacturing process of the lead frame 110. Accordingly, when the lead frame 110 is manufactured, the inner lead support bar 115 is removed. Although the lead frame 110 on which the inner lead support bar 115 is formed is a semi-finished state in which the primary processing is completed, the lead frame 110 is somewhat different from the structure of the finished lead frame, but will be referred to as a lead frame 110 in the following.

상기 리드 프레임(110)을 제조하는 가공법에는 포토 에칭(Photo Etching)에 의한 가공법 또는 스탬핑(Stamping)에 의한 가공법이 있는데, 주로 스탬핑에 의한 방법이 이용된다. 상기 스탬핑에 의한 방법은 릴(Reel) 형태로 감겨 있는 리드 프레임 원소재를 이송하면서 금형으로 찍어내는 가공법을 말한다. 이러한 리드 프레임(110)에 도금을 실시하려면 도 3에 도시된 것과 같은 도금 장치(200)에 의하여 행해진다. 상기 도금 장치(200)는 크게 고무 재질로 된 도금 베이스(220)와 도금 마스크(210)로 이루어지며, 도금하고자 하는 리드 프레임(110)을 상기 베이스(220)와 마스크(210) 사이에 삽입한다. 이 때 도금될 부위는 윗방향을 향하고, 마스크(210)가 도금될 부위를 제외한 나머지 영역을 압착하게 된다. 그리고 도금은 마스크(210) 사이의 개방된 영역을 통하여 도금액(230)을 투여함으로써 이루어진다. 도 3의 굵은 화살표 표시와 영문자 “P”는 마스크(210)가 리드 프레임(110)을 위에서 압착함을 뜻하며, 압착하는 이유는 리드 프레임(110)의 뒷면(이하, 도금 장치의 베이스(220)와 접하는 면을 ‘뒷면’이라 하기로 한다)에 도금액(230)이 번지는 현상을 방지하기 위해서이다. 그런데 이와 같은 도금 방식은 다음과 같은 문제점을 야기한다.The processing method for manufacturing the lead frame 110 includes a processing method by photo etching or a processing method by stamping, and a method by stamping is mainly used. The stamping method refers to a processing method in which a lead frame raw material wound in a reel form is taken out into a mold while being transferred. The plating on the lead frame 110 is performed by the plating apparatus 200 as shown in FIG. The plating apparatus 200 includes a plating base 220 and a plating mask 210 made of a rubber material, and inserts a lead frame 110 to be plated between the base 220 and the mask 210. . At this time, the portion to be plated is directed upward, and the mask 210 is pressed against the remaining regions except for the portion to be plated. The plating is performed by administering the plating liquid 230 through the open areas between the masks 210. The bold arrow and the letter “P” in FIG. 3 means that the mask 210 compresses the lead frame 110 from above, and the reason for pressing the mask 210 is the back side of the lead frame 110 (hereinafter, the base 220 of the plating apparatus). In order to prevent the spreading of the plating liquid 230 on the surface in contact with the 'back side'. However, such a plating method causes the following problems.

즉, 도금 장치(200)의 베이스(220)는 일반적으로 고무 재질로 되어 있기 때문에, 마스크(210)가 리드 프레임(110)을 압착할 때 다이 패드(112) 부위는 수직 방향으로의 지탱력이 약하므로 고무의 반작용에 의해 윗방향으로 약간 들뜨게 된다. 따라서 다이 패드(112) 부위와 고무 베이스(220) 사이에 틈새가 생기게 되며, 이를 통하여 도금액(230)이 침투하게 된다. 이와 같이 리드 프레임의 뒷면에 원하지 않았던 도금이 이루어지는 현상을 도금 번짐(Back Flash) 현상이라 하고, 그 영역을 도금 번짐 영역(도 4 및 도 5의 240)이라 한다. 이와 같은 도금 번짐 영역은 이후의 반도체 패키지의 조립 완료 후, 패키지의 신뢰성에 악영향을 미치게 된다.That is, since the base 220 of the plating apparatus 200 is generally made of a rubber material, when the mask 210 presses the lead frame 110, the die pad 112 has a support force in the vertical direction. As it is weak, it is slightly lifted upward by the reaction of rubber. Therefore, a gap is formed between the die pad 112 and the rubber base 220, and the plating solution 230 penetrates through the gap. The phenomenon in which unwanted plating is formed on the rear surface of the lead frame is referred to as a back flash phenomenon, and the region is referred to as a plating bleed area (240 in FIGS. 4 and 5). Such plating bleeding area adversely affects the reliability of the package after the assembly of the semiconductor package is completed.

이 점에 대해서 다음 도면을 참조하면서 좀 더 자세히 설명하겠다.This will be described in more detail with reference to the following drawings.

도 4 및 도 5는 도 3에 도시된 도금 공정이 완료된 후 발생하는 리드 프레임 뒷면의 도금 번짐 현상을 나타낸 평면도 및 단면도이다. 도 4에서 각 도면 부호에 “프라임(′)”이 붙어 있는 것은 각각 뒷면을 나타냄을 뜻하는 것이다.4 and 5 are a plan view and a cross-sectional view showing the plating bleeding phenomenon on the back of the lead frame occurs after the plating process shown in FIG. 3 is completed. In FIG. 4, the reference numeral “prime” is attached to each of the reference numerals to indicate the reverse side.

도 6은 도 4 및 도 5에 도시된 도금 번짐 현상에 의하여 발생하는 반도체 패키지의 크랙 불량을 나타낸 단면도이다.6 is a cross-sectional view illustrating a crack failure of a semiconductor package caused by plating bleeding phenomenon illustrated in FIGS. 4 and 5.

도 4 내지 도 6을 참조하면, 도금 영역(230)은 봉지 수지(160)와의 결합력이 약하기 때문에, 필요한 부위 외에는 최대한으로 도금 영역(230)을 줄여야만 한다. 즉, 와이어 본딩(150)이 이루어지는 내부 리드(114)의 끝단 부분(도 6의 A)과, 반도체 칩(130)이 부착되는 다이 패드(112)의 상부면(도 6의 B)을 제외한 부분에는 도금이 이루어져서는 안된다. 그러나 스탬핑에 의해 제조되는 리드 프레임(110)의 릴 도금 방식에서는 도금 장치의 구조상 전술한 바와 같이 도금 번짐(240) 현상이 나타나게 된다. 즉, 다이 패드의 뒷면(112′)과 타이-바의 뒷면(113′)의 일부에 도금 베이스(도 2의 220)와의 틈새로 도금액이 침투하여 도금 번짐(240) 현상이 발생하는 것이다. 이는 봉지 수지(160)와의 결합력이 약한 부분이 증가됨을 뜻하며, 그로 말미암아 패키지(100)의 조립 완료 후 박리(Delamination) 현상, 또는 크랙(170; Crack)이 쉽게 유발된다. 현재의 도금 장치와 조건으로는 상기와 같은 리드 프레임(110′)의 도금 번짐(240) 현상을 조정하기가 매우 어려운 상황이며, TQFP(Thin Quad Flat Package), TSOP(thin Small Outline Package)와 같이 높은 신뢰성이 요구되는 패키지(100)에 있어서는 심각한 문제점이 아닐 수 없다.4 to 6, since the plating region 230 has a weak bonding force with the encapsulation resin 160, the plating region 230 should be reduced to the maximum except for necessary portions. That is, the portions excluding the end portion (A of FIG. 6) of the inner lead 114 formed with the wire bonding 150 and the upper surface (B of FIG. 6) of the die pad 112 to which the semiconductor chip 130 is attached. No plating shall take place. However, in the reel plating method of the lead frame 110 manufactured by stamping, the plating bleed 240 occurs as described above due to the structure of the plating apparatus. That is, the plating liquid penetrates into a gap between the plating base (220 in FIG. 2) and a portion of the back surface 112 'of the die pad and the back surface 113' of the tie-bar, thereby causing the plating smear 240. This means that a portion having a weak bonding force with the encapsulation resin 160 is increased, thereby causing a delamination phenomenon or a crack 170 after the assembly of the package 100 is completed. Under the current plating apparatus and conditions, it is very difficult to adjust the plating bleeding 240 phenomenon of the lead frame 110 'as described above, such as thin quad flat package (TQFP) and thin small outline package (TSOP). This is a serious problem in the package 100 that requires high reliability.

따라서 본 발명은 상기한 문제점들을 해결하기 위하여, 리드 프레임의 도금 공정에서 도금 장치의 도금 베이스와 리드 프레임의 다이 패드 사이의 틈새를 없애 그 사이로 도금액이 침투하지 못하도록 함으로써 도금 번짐 현상을 방지하는데 그 목적이 있다.Therefore, in order to solve the above problems, the present invention eliminates the gap between the plating base of the plating apparatus and the die pad of the lead frame in the plating process of the lead frame to prevent the plating liquid from penetrating therebetween, thereby preventing the plating bleeding phenomenon. There is this.

또한 본 발명은 리드 프레임 뒷면의 도금 번짐 현상을 방지함으로써 반도체 패키지의 크랙 불량을 방지하는데 그 목적이 있다.In addition, an object of the present invention is to prevent crack failure of the semiconductor package by preventing the plating bleeding phenomenon on the back of the lead frame.

도 1 및 도 2는 종래 기술의 실시예에 따른 리드 프레임의 제조 방법 중에서 도금 공정에 사용되는 반제품 상태의 리드 프레임을 나타낸 평면도 및 단면도.1 and 2 are a plan view and a cross-sectional view showing a lead frame in a semi-finished state used in the plating process of the lead frame manufacturing method according to the embodiment of the prior art.

도 3은 도 1 및 도 2에 도시된 리드 프레임을 도금하는 과정을 나타낸 공정도.3 is a process diagram illustrating a process of plating the lead frame illustrated in FIGS. 1 and 2.

도 4 및 도 5는 도 3에 도시된 도금 공정이 완료된 후 리드 프레임 뒷면에 발생하는 도금 번짐 현상을 나타낸 평면도 및 단면도.4 and 5 are a plan view and a cross-sectional view showing a plating bleeding phenomenon occurring on the back of the lead frame after the plating process shown in FIG. 3 is completed.

도 6은 도 4 및 도 5에 도시된 도금 번짐 현상에 의하여 발생하는 반도체 패키지의 크랙 불량을 나타낸 단면도.FIG. 6 is a cross-sectional view illustrating crack failure of a semiconductor package caused by plating bleeding phenomenon illustrated in FIGS. 4 and 5.

도 7은 본 발명의 실시예에 따른 리드 프레임의 제조 방법 중에서 도금 공정에 사용되는 반제품 상태의 리드 프레임을 나타낸 평면도.7 is a plan view showing a lead frame in a semi-finished state used in the plating process of the lead frame manufacturing method according to an embodiment of the present invention.

도 8은 도 7에 도시된 리드 프레임을 도금하는 과정을 나타낸 공정도.8 is a process chart showing a process of plating the lead frame shown in FIG. 7.

도 9는 도 8에 도시된 도금 공정이 완료된 후의 리드 프레임 뒷면을 나타낸 평면도.FIG. 9 is a plan view illustrating a rear surface of a lead frame after the plating process illustrated in FIG. 8 is completed.

도 10 및 도 11은 도 9에 도시된 리드 프레임이 가공된 후의 리드 프레임 반제품을 나타낸 평면도 및 단면도.10 and 11 are plan and cross-sectional views showing a lead frame semifinished product after the lead frame shown in FIG. 9 has been processed.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 패키지 110, 110′, 120, 120′ : 리드 프레임100: semiconductor package 110, 110 ', 120, 120': lead frame

112, 112′, 122 : 다이 패드 113, 113′, 123, 123′ : 타이-바112, 112 ', 122: die pads 113, 113', 123, 123 ': tie-bar

114, 114′, 124, 124′ : 내부 리드 115, 115′, 125 : 내부 리드 지지-바114, 114 ', 124, 124': Internal lead 115, 115 ', 125: Internal lead support-bar

116 : 외부 리드 126, 126′ : 프레임 중앙부116: external lead 126, 126 ': center of the frame

127 : 가공 영역 130 : 반도체 칩127: processing region 130: semiconductor chip

140 : 접착제 150 : 본딩 와이어140: adhesive 150: bonding wire

160 : 봉지 수지 170 : 크랙160: bag resin 170: crack

200 : 도금 장치 210 : 도금 마스크200: plating apparatus 210: plating mask

220 : 도금 베이스 230 : 도금액220: plating base 230: plating solution

240 : 도금 번짐 영역240 plating bleeding area

상기 목적을 달성하기 위하여, 본 발명은 (1) 리드 프레임 원소재를 준비하는 단계; (2) 상기 리드 프레임 원소재를 1차 가공하여, 프레임 중앙부와, 상기 프레임 중앙부와 일체형으로 형성되며 사방으로 연배열된 복수개의 리드들과, 그 리드들을 서로 연결하며 내부 리드· 외부 리드를 구분짓는 댐-바를 형성하는 단계; (3) 상기 프레임 중앙부의 상부면과, 상기 내부 리드 중에서 프레임 중앙부와 인접한 부분의 상부면을 도금하는 단계; (4) 상기 부분 도금된 리드 프레임을 2차 가공하여, 다이 패드 및 타이-바를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of (1) preparing a lead frame raw material; (2) The lead frame raw material is primarily processed, and a plurality of leads formed integrally with the frame center portion and the frame center portion and arranged in all four directions are connected to each other, and the leads are separated from each other to distinguish the inner lead and the outer lead. Forming a dam-bar to build; (3) plating an upper surface of the center portion of the frame and an upper surface of a portion of the inner lead adjacent to the center portion of the frame; (4) secondary processing the partially plated lead frame to form a die pad and tie-bar; providing a method for manufacturing a lead frame of a semiconductor package, comprising: a.

또한 상기 목적을 달성하기 위하여, 본 발명은 (1) 리드 프레임 원소재를 준비하는 단계; (2) 상기 리드 프레임 원소재를 1차 가공하여, 프레임 중앙부와, 상기 프레임 중앙부와 일체형으로 형성되며 사방으로 연배열된 복수개의 리드들과, 그 리드들을 서로 연결하며 내부 리드· 외부 리드를 구분짓는 댐-바를 형성하는 단계; (3) 상기 프레임 중앙부의 상부면과, 상기 내부 리드 중에서 프레임 중앙부와 인접한 부분의 상부면을 도금하는 단계; (4) 상기 부분 도금된 리드 프레임을 2차 가공하여, 다이 패드 및 타이-바를 형성하는 단계; (5) 상기 다이 패드에 반도체 칩이 부착되며, 상기 반도체 칩과 내부 리드 간에 와이어 본딩이 이루어지는 단계; (6) 봉지 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of (1) preparing a lead frame raw material; (2) The lead frame raw material is primarily processed, and a plurality of leads formed integrally with the frame center portion and the frame center portion and arranged in all four directions are connected to each other, and the leads are separated from each other to distinguish the inner lead and the outer lead. Forming a dam-bar to build; (3) plating an upper surface of the center portion of the frame and an upper surface of a portion of the inner lead adjacent to the center portion of the frame; (4) secondary processing the partially plated lead frame to form a die pad and tie-bar; (5) attaching a semiconductor chip to the die pad and performing wire bonding between the semiconductor chip and an internal lead; (6) a sealing step; provides a method of manufacturing a semiconductor package comprising a.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 7은 본 발명의 실시예에 따른 리드 프레임의 제조 방법 중에서 도금 공정에 사용되는 반제품 상태의 리드 프레임을 나타낸 평면도이다.7 is a plan view illustrating a lead frame in a semi-finished state used in a plating process in a method of manufacturing a lead frame according to an embodiment of the present invention.

도 8은 도 7에 도시된 리드 프레임 반제품을 도금하는 과정을 나타낸 공정도이다.FIG. 8 is a process chart illustrating a process of plating a lead frame semifinished product illustrated in FIG. 7.

도 9는 도 8에 도시된 도금 공정이 완료된 후의 리드 프레임 뒷면을 나타낸 평면도이다. 도 4와 마찬가지로 각 도면 부호에 “프라임(′)”이 붙어 있는 것은 각각 뒷면을 나타냄을 뜻하는 것이다.FIG. 9 is a plan view illustrating a rear surface of a lead frame after the plating process illustrated in FIG. 8 is completed. As shown in Fig. 4, the reference numeral “prime (')” denotes a back surface of each reference numeral.

도 10 및 도 11은 도 9에 도시된 리드 프레임이 가공된 후의 리드 프레임 반제품을 나타낸 평면도 및 단면도이다.10 and 11 are plan and cross-sectional views showing a lead frame semifinished product after the lead frame shown in FIG. 9 is processed.

도 7 내지 도 11을 참조하면, 본 발명의 리드 프레임(120, 120′) 제조 방법은 다음과 같다.7 to 11, the manufacturing method of the lead frame 120, 120 ′ of the present invention is as follows.

우선 복수개의 연배열된 리드(124, 124′)들과 타이-바(123, 123′)의 일부가 형성되도록 리드 프레임 원소재를 1차 가공한다. 상기 리드(124, 124′)들은 내부 리드, 외부 리드 및 댐-바를 포함하며, 도면에는 내부 리드만이 도시되었다. 따라서 도면 부호 124 및 124′은 편의상 내부 리드를 지칭하는 것으로 한다. 상기 내부 리드(124, 124′)들이 일체로 연결되는 부분은 프레임 중앙부(126, 126′)이다. 상기 프레임 중앙부(126, 126′)는 다이 패드(122)와 내부 리드 지지-바(125) 및 타이-바(123, 123′)의 일부가 도금이 이루어진 후 2차 가공에서 형성될 부분이다. 이는 종래의 경우 다이 패드와 타이-바 및 내부 리드 지지-바가 도금이 이루어지기 전 1차 가공시 미리 형성되던 것과는 확연히 다르다.First, the lead frame raw material is first processed to form a plurality of lead arrayed leads 124 and 124 'and a part of tie-bars 123 and 123'. The leads 124 and 124 'include an inner lead, an outer lead and a dam-bar, only the inner lead is shown in the figure. Accordingly, reference numerals 124 and 124 'refer to internal leads for convenience. The inner leads 124 and 124 'are integrally connected to the frame center portions 126 and 126'. The frame center portions 126 and 126 'are the portions to be formed in the secondary processing after the die pad 122, the inner lead support-bar 125 and the tie-bars 123 and 123' are plated. This is significantly different from conventional die pads and tie-bars and internal lead support-bars that were previously formed during primary processing before plating.

이와 같이 리드 프레임의 1차 가공이 완료되면 도금 공정이 이어진다. 이 때의 리드 프레임(도 7의 120)은 상기와 같은 구조를 갖고 있기 때문에, 종래와 같은 도금 장치(200)에서 도금이 이루어지더라도 도금 번짐 현상이 발생하지 않는다. 즉, 본 발명의 도 8과 종래의 도 3을 비교해 보면, 본 발명의 경우는 도금 마스크(210)가 리드 프레임의 내부 리드(124) 부분을 압착하더라도 프레임 중앙부(126)와 내부 리드(124)가 일체형으로 형성되어 있기 때문에, 종래와 같이 다이 패드(도 3의 112) 부위가 도금 베이스(220)의 반작용에 의하여 위로 들뜨는 현상이 발생하지 않는다. 따라서 도금 번짐 현상 또한 발생하지 않는 것이다. 도금이 완료된 리드 프레임의 뒷면(120′)을 도 9에 보이고 있다. 도금 번짐 현상이 발생한 종래의 도 4와 비교해 보기 바란다. 도 9에서 도면 부호 127은 이후의 2차 가공에서 제거될 부위이다.In this way, the plating process is continued when the primary processing of the lead frame is completed. At this time, since the lead frame (120 in FIG. 7) has the above structure, even if plating is performed in the conventional plating apparatus 200, the plating bleeding phenomenon does not occur. That is, when comparing FIG. 8 of the present invention and FIG. 3 of the related art, in the case of the present invention, even if the plating mask 210 compresses a portion of the inner lead 124 of the lead frame, the frame center portion 126 and the inner lead 124 may be pressed. Since the is integrally formed, the phenomenon in which the die pad (112 in FIG. 3) is lifted up by the reaction of the plating base 220 does not occur as in the related art. Therefore, the plating bleeding phenomenon also does not occur. The back surface 120 ′ of the lead frame having completed plating is shown in FIG. 9. Compare with the conventional FIG. 4 in which plating bleeding occurred. In FIG. 9, reference numeral 127 denotes a portion to be removed in subsequent secondary processing.

도금이 완료되면 2차 가공에 의하여 다이 패드(122)와 내부 리드 지지-바(125) 및 타이-바(123)의 일부가 형성된다. 이와 같이 도금이 완료되고 2차 가공까지 끝난 리드 프레임의 형상이 도 10 및 도 11에 도시되었다. 도금 영역(230)이 리드 프레임(120)의 상부면에만 형성된다. 종래의 도 1 및 도 2와 비교해 보면, 도금이 이루어지고 이루어지지 않은 차이를 제외하고는 그 구조가 동일하다.When the plating is completed, a part of the die pad 122, the inner lead support bar 125, and the tie bar 123 are formed by secondary processing. Thus, the shape of the lead frame in which plating was completed and finished until secondary processing is shown in FIG. 10 and FIG. The plating region 230 is formed only on the upper surface of the lead frame 120. Compared with the prior art 1 and 2, the structure is the same except for the difference that the plating is made and not made.

이후 내부 리드 지지-바(125)가 제거되고, 다이 패드(122)에 반도체 칩이 부착되고, 반도체 칩과 내부 리드(124) 간에 와이어 본딩이 이루어지며, 봉지 수지에 의해 봉지되는 일련의 패키지 제조 공정이 이어진다. 이는 통상적인 제조 공정과 동일하므로 도면에의 도시 및 설명을 생략한다. 또한 본 발명의 리드 프레임 제조 방법 중 리드 프레임의 1차, 2차 가공은 종래의 경우와 마찬가지로 스탬핑 방법에 의하여 실시하며, 리드 프레임의 원소재는 철계 합금 또는 구리계 합금이고, 도금은 금, 은, 니켈 중의 어느 하나로서 이루어진다.After that, the inner lead support-bar 125 is removed, the semiconductor chip is attached to the die pad 122, wire bonding is made between the semiconductor chip and the inner lead 124, and a series of packages manufactured by the encapsulating resin are manufactured. The process follows. Since it is the same as a conventional manufacturing process, illustration and description in the drawings are omitted. In the lead frame manufacturing method of the present invention, the primary and secondary processing of the lead frame is performed by a stamping method as in the conventional case, and the raw material of the lead frame is an iron alloy or a copper alloy, and the plating is gold, silver And nickel.

이상 설명한 바와 같이 본 발명의 방법에 따르면, 리드 프레임을 도금하기 전에 다이 패드 등을 가공·형성하던 방법 대신 리드 프레임을 도금한 후에 다이 패드 등을 가공·형성하는 제조 방법을 채택함으로써, 리드 프레임의 뒷면에 불필요한 도금 번짐 현상이 발생하지 않고 그로 인하여 패키지 조립 완료 후 크랙 불량 등이 발생하지 않는 효과가 있다.As described above, according to the method of the present invention, instead of the method of processing and forming the die pad before plating the lead frame, the method of manufacturing the lead frame is adopted by adopting a manufacturing method of processing and forming the die pad after plating the lead frame. Unnecessary plating bleeding phenomenon does not occur on the back side, and thus there is an effect that crack failure does not occur after package assembly is completed.

Claims (8)

(1) 리드 프레임 원소재를 준비하는 단계;(1) preparing a lead frame raw material; (2) 상기 리드 프레임 원소재를 1차 가공하여, 프레임 중앙부와, 상기 프레임 중앙부와 일체형으로 형성되며 사방으로 연배열된 복수개의 리드들과, 그 리드들을 서로 연결하며 내부 리드· 외부 리드를 구분짓는 댐-바를 형성하는 단계;(2) The lead frame raw material is primarily processed, and a plurality of leads formed integrally with the frame center portion and the frame center portion and arranged in all four directions are connected to each other, and the leads are separated from each other to distinguish the inner lead and the outer lead. Forming a dam-bar to build; (3) 상기 프레임 중앙부의 상부면과, 상기 내부 리드 중에서 프레임 중앙부와 인접한 부분의 상부면을 도금하는 단계;(3) plating an upper surface of the center portion of the frame and an upper surface of a portion of the inner lead adjacent to the center portion of the frame; (4) 상기 부분 도금된 리드 프레임을 2차 가공하여, 다이 패드 및 타이-바를 형성하는 단계;(4) secondary processing the partially plated lead frame to form a die pad and tie-bar; 를 포함하는 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법.Lead frame manufacturing method of a semiconductor package comprising a. 제 1 항에 있어서, 상기 (2), (4)의 리드 프레임 가공은 스탬핑(Stamping)에 의하여 이루어지는 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법.The method for manufacturing a lead frame of a semiconductor package according to claim 1, wherein the lead frame processing of (2) and (4) is performed by stamping. 제 1 항에 있어서, 상기 리드 프레임 원소재는 철계 합금 또는 구리계 합금인 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법.The method according to claim 1, wherein the lead frame raw material is an iron alloy or a copper alloy. 제 1 항에 있어서, (3)의 도금은 금, 은, 니켈 중의 어느 하나로서 이루어지는 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법.The method for manufacturing a lead frame of a semiconductor package according to claim 1, wherein the plating of (3) is performed as one of gold, silver, and nickel. 제 1 항에 있어서, 상기 내부 리드들은 내부 리드 지지-바에 의하여 서로 연결되는 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법.The method of claim 1, wherein the inner leads are connected to each other by an inner lead support bar. (1) 리드 프레임 원소재를 준비하는 단계;(1) preparing a lead frame raw material; (2) 상기 리드 프레임 원소재를 1차 가공하여, 프레임 중앙부와, 상기 프레임 중앙부와 일체형으로 형성되며 사방으로 연배열된 복수개의 리드들과, 그 리드들을 서로 연결하며 내부 리드· 외부 리드를 구분짓는 댐-바를 형성하는 단계;(2) The lead frame raw material is primarily processed, and a plurality of leads formed integrally with the frame center portion and the frame center portion and arranged in all four directions are connected to each other, and the leads are separated from each other to distinguish the inner lead and the outer lead. Forming a dam-bar to build; (3) 상기 프레임 중앙부의 상부면과, 상기 내부 리드 중에서 프레임 중앙부와 인접한 부분의 상부면을 도금하는 단계;(3) plating an upper surface of the center portion of the frame and an upper surface of a portion of the inner lead adjacent to the center portion of the frame; (4) 상기 부분 도금된 리드 프레임을 2차 가공하여, 다이 패드 및 타이-바를 형성하는 단계;(4) secondary processing the partially plated lead frame to form a die pad and tie-bar; (5) 상기 다이 패드에 반도체 칩이 부착되며, 상기 반도체 칩과 내부 리드 간에 와이어 본딩이 이루어지는 단계;(5) attaching a semiconductor chip to the die pad and performing wire bonding between the semiconductor chip and an internal lead; (6) 봉지 단계;(6) encapsulation step; 를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.Method of manufacturing a semiconductor package comprising a. 제 6 항에 있어서, 상기 내부 리드들은 내부 리드 지지-바에 의하여 서로 연결되는 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법.7. The method of claim 6, wherein the inner leads are connected to each other by an inner lead support bar. 제 7 항에 있어서, 상기 내부 리드 지지-바는 상기 리드 프레임의 2차 가공 후에 제거되는 것을 특징으로 하는 반도체 패키지의 리드 프레임 제조 방법.8. The method of claim 7 wherein the inner lead support-bar is removed after secondary processing of the lead frame.
KR1019960039318A 1996-09-11 1996-09-11 Method of manufacturing semiconductor package lead frame to prevent back flash KR100187718B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960039318A KR100187718B1 (en) 1996-09-11 1996-09-11 Method of manufacturing semiconductor package lead frame to prevent back flash

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039318A KR100187718B1 (en) 1996-09-11 1996-09-11 Method of manufacturing semiconductor package lead frame to prevent back flash

Publications (2)

Publication Number Publication Date
KR19980020725A KR19980020725A (en) 1998-06-25
KR100187718B1 true KR100187718B1 (en) 1999-06-01

Family

ID=19473363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039318A KR100187718B1 (en) 1996-09-11 1996-09-11 Method of manufacturing semiconductor package lead frame to prevent back flash

Country Status (1)

Country Link
KR (1) KR100187718B1 (en)

Also Published As

Publication number Publication date
KR19980020725A (en) 1998-06-25

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
JP4173346B2 (en) Semiconductor device
US8674487B2 (en) Semiconductor packages with lead extensions and related methods
US9136247B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
CN100517682C (en) Semiconductor device and its producing method
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US9196504B2 (en) Thermal leadless array package with die attach pad locking feature
US20050037618A1 (en) Singulation method used in leadless packaging process
JP2002076228A (en) Resin-sealed semiconductor device
US9966326B2 (en) Lead frames with wettable flanks
KR20000048011A (en) A semiconductor device
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US20020149090A1 (en) Lead frame and semiconductor package
US20140162409A1 (en) Method for fabricating quad flat non-leaded semiconductor package
KR20030076199A (en) Semiconductor Device and Method of Manufacturing the Same
KR101070890B1 (en) Method for manufacturing the semiconductor package of multi-row lead type
JP2000077596A (en) Lead frame, manufacturing method therefor, and resin sealed semiconductor device and manufacturing method therefor
JP4243270B2 (en) Manufacturing method of semiconductor device
JP2008113021A (en) Manufacturing method of semiconductor device
JP2011142337A (en) Method of manufacturing semiconductor device
KR100187718B1 (en) Method of manufacturing semiconductor package lead frame to prevent back flash
GB2290660A (en) Resin-sealed semiconductor device
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP4747188B2 (en) Manufacturing method of semiconductor device
KR100819799B1 (en) Method for manufacturing the semiconductor package of multi-row lead type

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee