KR100187488B1 - Method and apparatus for expanding i2c bus - Google Patents

Method and apparatus for expanding i2c bus Download PDF

Info

Publication number
KR100187488B1
KR100187488B1 KR1019960007745A KR19960007745A KR100187488B1 KR 100187488 B1 KR100187488 B1 KR 100187488B1 KR 1019960007745 A KR1019960007745 A KR 1019960007745A KR 19960007745 A KR19960007745 A KR 19960007745A KR 100187488 B1 KR100187488 B1 KR 100187488B1
Authority
KR
South Korea
Prior art keywords
picture
microcomputer
output port
com
data
Prior art date
Application number
KR1019960007745A
Other languages
Korean (ko)
Other versions
KR970066896A (en
Inventor
유기섭
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019960007745A priority Critical patent/KR100187488B1/en
Publication of KR970066896A publication Critical patent/KR970066896A/en
Application granted granted Critical
Publication of KR100187488B1 publication Critical patent/KR100187488B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 데이터 버스(I2C BUS) 확장방법 및 장치에 관한 것으로서, 종래의 I2C BUS 확장방법은 마이컴으로 동일한 클록과 어드레스를 사용하는 두개의 IC를 제어할 경우 두개의 IC를 독립적으로 제어하기 위해 마이컴에 별도의 출력포트를 구성하여야 하기 때문에 회로설계 구성이 매우 복잡하고, 또한 별도의 출력포트 구성에 의한 원가상승으로 제품의 가격이 필요이상으로 상승하는 문제점이 있었다.The present invention relates to a data bus (I 2 C BUS) expansion method and apparatus, the conventional I 2 C BUS expansion method is a microcomputer to control two ICs using the same clock and address independently of the two ICs Since a separate output port must be configured in the microcomputer for control, the circuit design configuration is very complicated, and the cost of the product increases more than necessary due to the cost increase by the separate output port configuration.

따라서, 상기 문제점을 해결하기 위한 본 발명은 마이컴으로 동일 클록과 어드레스를 사용하는 두개의 IC를 제어할 경우 마이컴에 별도의 출력포트를 설정하지 않고서도 두개의 IC를 제어할 수 있도록 하여 회로구성이 매우 간단해지고, 또한 별도의 출력포트를 구성하지 않아도 됨으로 인해 제품의 가격을 대폭 절감시킬 수 있도록 한 데이터 버스 확장방법 및 장치이다.Accordingly, the present invention to solve the above problems is to control the two ICs using the same clock and address with the microcomputer to control the two ICs without setting a separate output port to the microcomputer circuit configuration is It is a data bus expansion method and device that can greatly reduce the price of the product because it is very simple and does not need to configure a separate output port.

Description

데이터 버스 확장방법 및 장치Data bus expansion method and device

제1도는 별도의 확장버스 포트를 사용한 종래의 블록 구성도.1 is a conventional block diagram using a separate expansion bus port.

제2도는 별도의 확장버스 포트를 사용하지 않고서도 디바이스 확장이 용이하게 한 본 발명의 블록 구성도.2 is a block diagram of the present invention to facilitate device expansion without using a separate expansion bus port.

제3도의 (a), (b)는 I2C 버스의 프로토콜(Protocol)의 스타트(Start)와 스톱(Stop) 컨디션(Condition)으로서, (a)는 스타트 컨디션이고, (b)는 스톱 컨디션을 각각 나타낸다.(A) and (b) of FIG. 3 are start and stop conditions of the protocol of the I 2 C bus, (a) is a start condition, and (b) is a stop condition. Respectively.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 20 : 디바이스/픽처인픽처 μ-COM : 마이 컴10, 20: Device / Picture in Picture μ-COM: My Com

본 발명은 데이터 버스(I2C BUS) 확장방법 및 장치에 관한 것으로서, 특히 마이컴(μ-COM)의 출력 포트(Port)가 부족한 경우 마이컴에 별도의 I2C BUS 확장포트를 구성하지 않고서도 데이터 버스의 확장이 용이하도록 한 데이터 버스 확장방법 및 그 장치에 관한 것이다.The present invention relates to a method and a device for expanding a data bus (I 2 C BUS), and in particular, when the output port of the microcomputer (μ-COM) is insufficient, without configuring a separate I 2 C BUS expansion port in the microcomputer. A data bus extension method and apparatus for facilitating expansion of a data bus are provided.

별도의 확장버스 포트를 사용한 종래의 블록 구성도를 제1도에 도시하였다.A conventional block diagram using a separate expansion bus port is shown in FIG.

별도의 확장버스 포트를 사용한 종래의 장치는 제1도에 도시한 바와같이, 마이컴(μ-COM)에 두개의 클록신호 출력단자(SCL1, SCL2)와 두개의 데이터 출력단자(SDA1, SDA2)가 구성되고, 마이컴(μ-COM)에 구성된 한쌍의 출력단자(SDA1, SDA2)에는 제1디바이스/픽처 인픽처(10)가 접속되고, 마이컴(μ-COM)에 구성된 다른 한쌍의 출력단자(SDA1, SDA2)에는 제2디바이스/픽처인픽처(20)가 접속되어 있다.In the conventional apparatus using a separate expansion bus port, as shown in FIG. 1, two clock signal output terminals SCL1 and SCL2 and two data output terminals SDA1 and SDA2 are provided in a microcomputer (μ-COM). The first device / picture in-picture 10 is connected to the pair of output terminals SDA1 and SDA2 configured in the microcomputer μ-COM, and the other pair of output terminals SDA1 configured in the microcomputer μ-COM. , SDA2) is connected with a second device / picture in picture 20.

이와같이 구성된 종래의 장치는 다음과 같이 동작한다.The conventional apparatus configured as described above operates as follows.

마이컴(μ-COM)은 SCL1 출력포트로 클록신호를 출력하고, SDA1 출력포트로 데이터를 출력하여 제1디바이스/픽처인픽처(10)의 동작을 제어하고, 또한 SCL2와 SDA2 출력포트로 클록신호와 데이터를 출력하여 제2디바이스/픽처인픽처(20)의 동작을 제어한다.The microcomputer (μ-COM) outputs a clock signal to the SCL1 output port, and outputs data to the SDA1 output port to control the operation of the first device / picture-in-picture 10, and also a clock signal to the SCL2 and SDA2 output ports. And data are output to control the operation of the second device / picture in picture 20.

상기 설명에서 제1디바이스/픽처인픽처(10)와 제2디바이스/픽처인픽처(20)는 동일 클록과 어드레스(Address)를 사용한다.In the above description, the first device / picture in picture 10 and the second device / picture in picture 20 use the same clock and address.

따라서, 제1 및 제2디바이스/픽처인픽처(10), (20)는 마이컴(μ-COM)과 동일 포트에 의해 접속될 수 없다.Therefore, the first and second devices / picture-in-pictures 10 and 20 cannot be connected by the same port as the microcomputer (μ-COM).

즉, 제1 및 제2디바이스/픽처인픽처(10), (20)가 마이컴(μ-COM)의 동일 출력포트에 접속되어 있다면, 동일한 클록과 어드레스를 사용하는 제1 및 제2디바이스/픽처인픽처(10), (20)는 마이컴(μ-COM)에 의해 개별적으로 제어되지 않게 되는 것이다.That is, if the first and second devices / picture-in-pictures 10 and 20 are connected to the same output port of the microcomputer, the first and second devices / pictures using the same clock and address are used. The in-pictures 10 and 20 are not individually controlled by the microcomputer (COM-COM).

상기 설명에서와 같이 종래의 I2C BUS 확장방법은 마이컴으로 동일한 클록과 어드레스를 사용하는 두개의 IC를 제어할 경우 두 개의 IC를 독립적으로 제어하기 위해 마이컴에 별도의 출력포트를 구성하여야 하기 때문에 회로설계 구성이 매우 복잡하고, 또한 별도의 출력포트 구성에 의한 원가상승으로 제품의 가격이 필요이상으로 상승하는 문제점이 있었다.As described above, in the conventional I2C BUS expansion method, when controlling two ICs using the same clock and address as the microcomputer, a separate output port must be configured in the microcomputer to independently control the two ICs. The configuration is very complicated, and there is a problem that the price of the product rises more than necessary due to the cost increase by the separate output port configuration.

따라서, 상기 문제점을 해결하기 위한 본 발명은 마이컴으로 동일 클록과 어드레스를 사용하는 두개의 IC를 제어할 경우 마이컴에 별도의 출력포트를 설정하지 않고서도 두개의 IC를 제어할 수 있도록 하여 회로구성이 매우 간단해지고, 또한 별도의 출력포트를 구성하지 않아도 됨으로 인해 제품의 가격을 대폭 절감시킬 수 있도록 한 데이터 버스 확장방법 및 장치를 제공함을 목적으로 한다.Accordingly, the present invention to solve the above problems is to control the two ICs using the same clock and address with the microcomputer to control the two ICs without setting a separate output port to the microcomputer circuit configuration is It is an object of the present invention to provide a data bus expansion method and apparatus that can greatly reduce the price of the product because it becomes very simple and does not require a separate output port.

상기 목적달성을 위한 본 발명은, 제1디바이스/픽처인픽처의 클록라인(SCL1)에 제2디바이스/픽처인픽처의 데이터라인(SDA2)을 접속하고, 제1디바이스/픽처인픽처의 데이터라인(SDAl)에 제2디바이스/픽처인픽처의 클록라인(SCL2)을 접속하여 마이컴에 구성된 두개의 출력포트를 이용하여 제1 및 제2디바이스/픽처인픽처를 독립적으로 제어할 수 있도록 한 것을 특징으로 한다.According to the present invention for achieving the above object, the data line (SDA2) of the second device / picture-in-picture is connected to the clock line (SCL1) of the first device / picture-in-picture, and the data line of the first device / picture-in-picture The second device / picture-in-picture clock line (SCL2) is connected to (SDAl) to independently control the first and second device / picture-in-picture using two output ports configured in the microcomputer. It is done.

이를 첨부도면에 따라 본 발명을 상세히 설명하면 다음과 같다.This will be described in detail the present invention according to the accompanying drawings as follows.

도면 제2도는 별도의 확장버스 포트를 사용하지 않고서도 데이터 버스의 확장이 용이하게 한 본 발명의 일실시예를 도시한 것으로서, 두개의 출력포트(P1, P2)를 갖고 제어대상에 따라 각 출력포트(P1, P2)로 클록신호 또는 데이터를 출력하는 마이컴(μ-C0M)과, 상기 마이컴(μ-COM)의 출력포트(P1)와 클록라인(SCL1)이 접속되고, 마이컴(μ-COM)의 출력포트(P2)와 데이터 라인(SDAl)이 접속되어 마이컴(μ-COM)의 제어에 따라 일정 동작을 수행하는 제1디바이스/픽처인픽처(10)와, 상기 마이컴(μ-COM)의 출력포트(P1)와 데이터라인(SDA2)이 접속되고, 마이컴(μ-COM)의 출력포트(P2)와 클록라인(SCL2)이 접속되어 마이컴(μ-COM)의 제어에 따라 일정 동작을 수행하는 제2디바이스/픽처인픽처(20)로 구성된다. 그리고 상기 마이컴(μ-C0M)에는 제어대상에 따라 클록신호와 데이터가 출력포트(P1) 또는 출력포트(P2)를 통해 출력되도록 스위칭 동작하는 스위칭 수단(미도시되었음)을 구성하는 것이 바람직하다.Figure 2 shows an embodiment of the present invention that facilitates the expansion of the data bus without using a separate expansion bus port, having two output ports (P1, P2) each output according to the control target A microcomputer (μ-C0M) for outputting a clock signal or data to the ports (P1, P2), the output port (P1) and the clock line (SCL1) of the microcomputer (μ-COM) is connected, the microcomputer (μ-COM) A first device / picture-in-picture 10 connected to an output port P2 of the < RTI ID = 0.0 >) < / RTI > and a data line SDAl and performing a predetermined operation under the control of the microcomputer COM, and the microcomputer COM. Output port P1 and data line SDA2 are connected, and output port P2 and clock line SCL2 of microcomputer COM are connected to perform a certain operation under the control of microcomputer COM. It consists of a second device / picture-in-picture 20 to perform. In addition, the microcomputer μ-C0M may be configured with switching means (not shown) for switching operation such that the clock signal and the data are output through the output port P1 or the output port P2 according to the control object.

이와같이 구성된 본 발명의 일실시예의 동작을 도면 제2도와 제3도를 참고하여 설명하면 다음과 같다.The operation of one embodiment of the present invention configured as described above will be described with reference to FIGS. 2 and 3.

먼저, 제1디바이스/픽처인픽처(10)의 동작을 제어할 경우를 설명하면, 제1디바이스/픽처인픽처(10)를 제어하고자 할 때 미도시된 스위칭 수단을 제어하여 클록신호를 출력포트(P1)로 출력하고, 다른 출력포트(P2)로 데이터가 출력되도록 한다.First, a case of controlling the operation of the first device / picture in picture 10 will be described. When the first device / picture in picture 10 is to be controlled, a clock signal is output by controlling switching means not shown. Output to (P1) and output data to other output port (P2).

즉, 제1디바이스/픽처인픽처(10)의 클록라인(SCL1)이 마이컴(μ-COM)의 P1출력포트와 접속되어 있고, 제1디바이스/픽처인픽처(10)의 데이터 라인(SDA1)이 마이컴(μ-COM)의 P2 출력포트와 접속되어있기 때문에, 마이컴(μ-COM)은 제1디바이스/픽처인픽처(10)를 제어하기위해 P1 출력포트로 클록신호를, P2 출력포트로 데이터를 출력하는 것이다.That is, the clock line SCL1 of the first device / picture in picture 10 is connected to the P1 output port of the microcomputer (μ-COM), and the data line SDA1 of the first device / picture in picture 10 is connected. Because it is connected to the P2 output port of the microcomputer (μ-COM), the microcomputer (μ-COM) supplies a clock signal to the P1 output port and a P2 output port to control the first device / picture-in-picture 10. To output the data.

상기 설명과 같이 마이컴(μ-COM)에서 출력포트(P1, P2)를 통해 클록신호와 데이터가 출력되면, 이를 입력받은 제1디바이스/픽처인픽처(10)가 그 데이터에 따른 동작을 수행하는 것이다.As described above, when the clock signal and the data are output from the microcomputer (μ-COM) through the output ports P1 and P2, the first device / picture-in-picture 10 receiving the input signal performs an operation according to the data. will be.

이때, 제2디바이스/픽처인픽처(20)는 상기 제1디바이스/픽처인픽처(10)의 클록라인(SCLl)에 데이터 라인(SDA2)이 접속되어 있고, 제1디바이스/픽처인픽처(10)의 데이터 라인(SDA1)에 클록라인(SCL2)이 접속되어 있기 때문에 제2디바이스/픽처인픽처(20)는 마이컴(μ-COM)에서 출력되는 데이터를 인식하지 못하게 되어 제1디바이스/픽처인픽처(10) 만이 독립적으로 제어되는 것이다.In this case, in the second device / picture in picture 20, a data line SDA2 is connected to the clock line SCL1 of the first device / picture in picture 10, and the first device / picture in picture 10 is connected. Since the clock line SCL2 is connected to the data line SDA1 of FIG. 2), the second device / picture-in-picture 20 does not recognize data output from the microcomputer (μ-COM), and thus the first device / picture-in Only the picture 10 is independently controlled.

한편, 마이컴(μ-COM)이 제2디바이스/픽처인픽처(20)를 제어하는 경우를 설명하면, 제2디바이스/픽처인픽처(20)를 제어하고자 할 때 마이컴(μ-COM)은 미도시된 스위칭 수단을 제어하여 클록신호를 출력포트(P2)로 출력하고 다른 출력포트(P1)로 클록신호를 출력한다.In the meantime, when the microcomputer (μ-COM) controls the second device / picture-in-picture 20, the microcomputer (μ-COM) is not used when the second device / picture-in-picture 20 is to be controlled. By controlling the illustrated switching means, the clock signal is output to the output port P2 and the clock signal is output to the other output port P1.

즉, 제2디바이스/픽처인픽처(20)의 클록라인(SCL2)이 마이컴(μ-COM)의 P2출력포트와 접속되어 있고, 제2디바이스/픽처인픽처(20)의 데이터 라인(SDA2)이 마이컴(μ-COM)의 P1 출력포트와 접속되어있기 때문에 마이컴(μ-COM)은 제2디바이스/픽처인픽처(20)를 제어하기 위해 P2 출력포트로 클록신호를, P1 출력포트로 데이터를 출력하는 것이다.That is, the clock line SCL2 of the second device / picture in picture 20 is connected to the P2 output port of the microcomputer (μ-COM), and the data line SDA2 of the second device / picture in picture 20 is connected. Because it is connected to the P1 output port of the microcomputer (micro-COM), the microcomputer (micro-COM) supplies a clock signal to the P2 output port and data to the P1 output port to control the second device / picture-in-picture 20. Will print

상기 설명과 같이 마이컴(μ-COM)에서 출력포트(P2)를 통해 클록신호가 출력되고, 출력포트(P1)를 통해 데이터가 출력되면, 이를 입력받은 제2디바이스/픽처인픽처(20)가 그 데이터에 따른 동작을 수행하는 것이다.As described above, when the clock signal is output through the output port P2 from the microcomputer (COM) and the data is output through the output port P1, the second device / picture-in-picture 20 that receives this is To perform an operation based on that data

이때, 제1디바이스/픽처인픽처(10)는 상기 제2디바이스/픽처인픽처(20)의 클록라인(SCL2)에 데이터라인(SDA1)이 접속되어 있고, 제2디바이스/픽처인픽처(20)의 데이터라인(SDA2)에 클록라인(SCL1)이 접속되어 있기 때문에 제1디바이스/픽처인픽처(10)는 마이컴(μ-C0M)에서 출력되는 데이터를 인식하지 못하게 되어 제2디바이스/픽처인픽처(20)만이 독립적으로 제어되는 것이다.In this case, in the first device / picture in picture 10, a data line SDA1 is connected to the clock line SCL2 of the second device / picture in picture 20, and the second device / picture in picture 20 is connected. Since the clock line SCL1 is connected to the data line SDA2 of the first and second devices, the picture-in-picture 10 does not recognize the data output from the microcomputer μ-C0M. Only the picture 20 is independently controlled.

도면 제3도의 (a), (b)는 I2C 버스의 프로토콜(Protoco1)의 스타트(Start)와 스톱(Stop) 컨디션(Condition)을 도시한 것으로서, 제3도의 (a)는 스타트 컨디션이고, 제3도의 (b)는 스톱 컨디션을 각각 나타낸다.(A) and (b) of FIG. 3 show the start and stop conditions of the protocol (Protoco1) of the I2C bus, and (a) of FIG. 3 is the start condition. (B) of FIG. 3 shows a stop condition, respectively.

상기 제3도에 의하면 클록신호와 데이터의 스타트 포지션과 스톱 포지션이 소정의 위상치(Q1, Q2)를 갖고 있는 것을 알 수 있으며, 이 위상치에 의해 클록라인으로 데이터가 입력되거나 데이터라인으로 클록신호가 입력되면 해당 디바이스는 입력되는 신호를 인식하지 못하게 되는 것이다.According to FIG. 3, it can be seen that the start position and the stop position of the clock signal and the data have predetermined phase values Q1 and Q2. The phase values input data into the clock line or clock the data line. When a signal is input, the device does not recognize the input signal.

이상에서 설명한 바와같이 본 발명은 마이컴으로 동일 클록과 어드레스를 사용하는 두개의 IC를 제어할 경우 마이컴에 별도의 출력포트를 설정하지 않고서도 두개의 IC를 제어할 수 있도록 하여 회로구성이 매우 간단해지고, 또한 별도의 출력포트를 구성하지 않아도 됨으로 인해 제품의 가격을 대폭 절감시킬 수 있도록 한 데이터 버스 확장방법 및 장치이다.As described above, in the present invention, when controlling two ICs that use the same clock and address as the microcomputer, the circuit configuration becomes very simple by allowing two ICs to be controlled without setting a separate output port in the microcomputer. In addition, it is a data bus expansion method and device that can significantly reduce the price of the product by not having to configure a separate output port.

Claims (3)

두개의 출력포트(P1, P2)를 갖는 마이컴으로 동일 클록과 어드레스를 사용하는 두개의 IC를 제어하는 방법에 있어서, 제1디바이스/픽처인픽처의 클록라인(SCL1)에 제2디바이스/픽처인픽처의 데이터라인(SDA2)을 접속하고, 제1디바이스/픽처인픽처의 데이터라인(SDA1)에 제2디바이스/픽처인픽처의 클록라인(SCL2)을 접속하여 마이컴에 구성된 두개의 출력포트(P1, P2)로 클록신호 또는 데이터를 선택적으로 출력하여 제1 및 제2디바이스/픽처인픽처를 독립적으로 제어할 수 있도록 한 것을 특징으로 하는 데이터 버스 확장방법.A method of controlling two ICs using the same clock and address with a microcomputer having two output ports P1 and P2, wherein the second device / picture is a clock line SCL1 of the first device / picture in picture. Two output ports P1 configured in the microcomputer by connecting the data line SDA2 of the picture and connecting the clock line SCL2 of the second device / PIC to the data line SDA1 of the first device / PIC. And selectively outputting a clock signal or data to P2) to independently control the first and second devices / pictures. 제1항 또는 제2항에 있어서, 상기 마이컴은 제1디바이스/픽처인픽처를 제어할 경우 P1 출력포트로 클록신호를 출력하고, P2 출력포트로 데이터를 출력하며, 제2디바이스/픽처인픽처를 제어할 경우 P1 출력포트로 데이터를 출력하고, P2 출력포트로 클록신호를 출력하는 것을 특징으로 하는 데이터 버스 확장방법.The apparatus of claim 1 or 2, wherein the microcomputer outputs a clock signal to the P1 output port, outputs data to the P2 output port, and controls the second device / picture in picture when controlling the first device / picture in picture. And a data output to the P1 output port and a clock signal to the P2 output port. 두개의 출력포트(P1, P2)를 갖고 제어대상에 따라 각 출력포트(P1, P2)로 클록신호 또는 데이터를 출력하는 마이컴(μ-COM)과, 상기 마이컴(μ-COM)의 출력포트(P1)와 클록라인(SCL1)이 접속되고, 마이컴(μ-COM)의 출력포트(P2)와 데이터 라인(SDA1)이 접속되어 마이컴(μ-COM)의 제어에 따라 일정 동작을 수행하는 제1디바이스/픽처인픽처와, 상기 마이컴(μ-COM)의 출력포트(P1)와 데이터라인(SDA2)이 접속되고, 마이컴(μ-COM)의 출력포트(P2)와 클록라인(SCL2)이 접속되어 마이컴(μ-COM)의 제어에 따라 일정 동작을 수행하는 제2디바이스/픽처인픽처로 구성된 것을 특징으로 하는 데이터 버스 확장장치.A microcomputer (mu-COM) having two output ports (P1, P2) and outputting a clock signal or data to each output port (P1, P2) according to the control object, and an output port of the microcomputer (μ-COM) ( P1) and the clock line SCL1 are connected, the output port P2 of the microcomputer (μ-COM) and the data line SDA1 are connected to perform a predetermined operation under the control of the microcomputer (μ-COM). The device / picture-in-picture, the output port P1 of the microcomputer (μ-COM) and the data line SDA2 are connected, and the output port P2 and the clock line SCL2 of the microcomputer (μ-COM) are connected. And a second device / picture-in-picture which performs a predetermined operation under the control of the microcomputer (COM).
KR1019960007745A 1996-03-21 1996-03-21 Method and apparatus for expanding i2c bus KR100187488B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007745A KR100187488B1 (en) 1996-03-21 1996-03-21 Method and apparatus for expanding i2c bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007745A KR100187488B1 (en) 1996-03-21 1996-03-21 Method and apparatus for expanding i2c bus

Publications (2)

Publication Number Publication Date
KR970066896A KR970066896A (en) 1997-10-13
KR100187488B1 true KR100187488B1 (en) 1999-05-15

Family

ID=19453632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007745A KR100187488B1 (en) 1996-03-21 1996-03-21 Method and apparatus for expanding i2c bus

Country Status (1)

Country Link
KR (1) KR100187488B1 (en)

Also Published As

Publication number Publication date
KR970066896A (en) 1997-10-13

Similar Documents

Publication Publication Date Title
EP1344140B1 (en) I?2 c bus control for isolating selected ic's for fast i?2 bus communication
US8607081B2 (en) Power control for PXI express controller
KR970078452A (en) Cameras, accessories, and camera systems forming a communication system
KR960042413A (en) Data processing system
JPH04359642A (en) Power supply device
KR100187488B1 (en) Method and apparatus for expanding i2c bus
KR100452721B1 (en) display apparatus and controlling method thereof
US5533202A (en) Apparatus using a binary coded decimal switch and a programmable logic array for selectively coupling terminals of a controller chip to data bus lines
US6185694B1 (en) Dynamic clock distribution
KR100296465B1 (en) Multi camera output selection controller
JPH06167362A (en) Master-slave switching type measuring instrument
JP2847957B2 (en) Extension system
KR100294211B1 (en) Apparatus for controlling system by bus stop mode of inter-integrated circuit
KR960013811B1 (en) Extension card for dual bus
JP3278516B2 (en) Video system controller
KR100236522B1 (en) Image memory device
KR950013626B1 (en) Controlling method of computer-controlled tv receiver through communication port
KR0116004Y1 (en) External input/output switching system of television system
KR100186321B1 (en) Memory control module
JPH0554153A (en) Semiconductor integrated circuit device
JPH02121049A (en) Input/output device
JPH0496451A (en) Reset circuit for double power sources
JPH01296364A (en) Expansion system
JPH03233720A (en) External display interface control circuit
KR19990066596A (en) Parallel port interface circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee