KR0185835B1 - 시스톨릭 어레이 구조를 갖는 적응 벡터 양자화기 - Google Patents

Abstract

본 발명은 적응 벡터 양자화기에 관한 것으로, 같이 코드벡터(CODE)를 저장하고 있는 코드벡터 레지스터(11); 입력벡터(input)와 자신이 가지고 있는 코드벡터의 차를 계산하여 왜곡치를 산출하는 계산부(12); 제어 신호에 따라 이전 프로세싱 엘리먼트로부터 입력된 인덱스(idx)번호나 자신의 인덱스(idx)번호중 하나를 선택하는 멀티플랙서(14); 자신의 인덱스값을 저장하고 있는 인덱스저장부(15); 엔드(end)신호가 입력되지 않으면 상기 계산부(12)의 출력을 소정의 허용오차치와 비교하여 허용오차치 안에 있는 경우에는 상기 인덱스 저장부(15)의 인덱스 번호를 선택하도록 상기 멀티플랙서(14)를 제어함과 아울러 엔드(end)신호를 발생하며, 허용오차치를 벗어나면 계산부(12)가 입력벡터를 그대로 출력하게 제어신호를 발생하고, 이전 프로세싱 엘리먼트로부터 엔드(end)신호가 입력되면 이전의 프로세싱 엘리먼트로부터 입력받은 인덱스(idx)를 출력하도록 상기 멀티플랙서(14)를 제어함과 아울러 엔드(end)신호를 출력하는 비교 및 제어기(13)로 구성한다.

Description

시스톨릭 어레이 구조를 갖는 적응 벡터 양자화기

제1도는 일반적인 벡터양자화기를 도시한 블록도.

제2도는 본 발명에 따른 적응벡터 양자화기를 도시한 블록도.

제3도는 제2도에 도시된 프로세싱 엘리먼트를 도시한 세부 블럭도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 엔코더 2 : 엔코더 코드북

3 : 디코더 4 : 디코더 코드북

5 : 코드벡터 저장부 6 : 시스템 제어기

10-1∼10-n: 프로세싱 엘리먼트 11: 코드벡터 레지스터

12: 계산부 13: 비교 및 제어부

14: 멀티플랙서 15: 인덱스 저장부

PE: 프로세싱 엘리먼트

본 발명은 적응 벡터 양자화기(AVQ)에 관한 것으로, 특히 벡터양자화를 수행하는 프로세싱 엘리먼트(PE)들을 시스톨릭 어레이구조로 배열하여 파이프라인 프로세싱을 가능하게 하는 적응 벡터 양자화기에 관한 것이다.

일반적으로 벡터 양자화(VQ:Vector Quantization)는 K 공간의 벡터를 유한개의 부호책(codebook)에 매핑(mapping)시키는 방식으로서, 영상신호의 압축에 효율적인 방법중의 하나로 HDTV, MPEG등에 대한 관심의 고조와 함께 많이 연구되고 있고 특히, 복호기(Deocoder)의 구조가 간단하고 1 bpp(bit per pixel)이하의 낮은 비트율에서 성능이 뛰어나다는 평가를 받고 있다.

이러한 벡터 양자화(VQ)는 K 공간의 벡터를 유한개의 부호책으로 매핑시키는 것으로, 다음 식1과 같이 표현된다.

상기 식1에서 k-1....N이고, min^-1은 왜곡치를 최소화하는 부호책(codebook)상의 X_k를 나타내며, d는 왜곡계수(distortion measure)를 나타낸다.

이와 같은 벡터 양자화를 구현하는 개념적인 예는 제1도에 도시된 바와 같이 엔코더 코드북(2); 입력벡터(X)와 상기 코드북(2)에 있는 코드벡터를 비교하여 왜곡치가 가장 적은 코드벡터에 대한 인덱스(index)를 찾아 출력하는 엔코더(1); 상기 엔코더 코드북(2)과 동일한 코드벡터를 갖는 디코더 코드북(4); 상기 인덱스를 수신한 후 상기 디코더 코드북(4)으로부터 해당 코드벡터를 찾아 출력벡터()로서 출력하는 디코더(3)로 구성되어 벡터양자화를 구현한다.

여기서, 상기 VQ 엔코더(1)는 상기 식1과 같이 입력벡터 X에 대해 부호책으로부터 왜곡치가 최소인 부호벡터 X_k를 찾아(search) 입력벡터 X나 부호벡터 X_k를 표시하는 지표(INDEX)를 송신하여 고도의 압축을 이룩하게 되고, 수신측의 VQ 디코더(3)에서는 수신된 지표(INDEX)로부터 룩업링크드 리스트를 사용하여 송신측과 동일한 부호책(4)으로부터 해당 부호벡터 X_k를 찾아 원래의 정보를 복원하게 된다.

이때, VQ 엔코더(1)는 입력벡터 X로부터 왜곡치가 최소인 부호벡터 X_k를 찾기 위한 과정이 복잡하나 VQ 디코더(3)는 지표(INDEX)로부터 해당 부호를 꺼내기만 하므로 간단하게 구현될 수 있다.

한편, 상기 식1로 주어지는 벡터양자화(VQ)의 부호책(codebook)을 만드는 일반적인 방법으로는 LBG(Linde, Buzo 및 Gray: 인명임)알고리즘이 널리 사용되는데, LBG알고리즘의 개요는, 부호벡터는 입력벡터에 가장 가까운(distortion 측면에서) 부호벡터이어야 한다는 조건(nearest neighbor condition)과 같은 부호벡터로 부호화되는 벡터들의 중심점(distortion 측면에서)이 부호벡터이어야 한다는 조건(controid condition)의 두가지 제한 조건에 따라 반복적으로 부호책을 만들어 나가는 것이다.

이와 같이 만들어지는 부호책은 입력벡터의 모든 조건을 충족시키기 위해서는 코드벡터의 양이 너무 많아지게 되고 이에 따라 서치하는데 시간이 많이 걸리므로 통상 적당한 크기를 갖도록 코드북을 제한한다. 그런데 이와 같이 제한된 하나의 코드북에 의해 벡터 양자화를 수행할 경우 입력벡터와의 왜곡치가 증가하여 화질이 저하되는 문제점이 있기 때문에, 이러한 문제점을 해결하기 위하여 적당한 코드벡터가 없을 경우에는 입력벡터를 코드벡터로 이용하는 적응벡터 양자화(AVQ)방법이 이용된다. 이러한 적응벡터양자화기는 가지고 있는 부호책으로 양자화했을 경우 입력벡터와 코드벡터간의 차가 클경우에 입력벡터를 새로운 코드벡터로 받아들이고, 코드벡터의 마지막에 존재하는 코드벡터를 버린다.

그런데 상기와 같은 종래의 적응벡터 양자화기는 입력벡터를 그대로 코드벡터로 사용하므로, 입력신호의 특성에 따라 코드벡터의 처리속도가 달라져 벡터양자화에 시간이 많이 걸리는 문제점이 있다.

이에 본 발명은 동일한 구조를 가지고 벡터 양자화를 수행하는 프로세싱 엘리먼트들을 시스톨릭 어레이 구조로 배열하여 벡터양자화하므로써 파이프라인 프로세싱이 가능하게 하여 처리속도를 향상시킨 적응벡터 양자화기를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는 다수개의 프로세싱 엘리먼트들이 시스톨릭 어레이 구조로 결합되고, 초기화시에 상기 프로세싱 엘리먼트들에 코드벡터를 제공하기 위한 코드벡터 저장부가 연결됨, 상기 코드벡터의 초기화 및 업데이트를 제어하는 시스템 제어기로 구성되고,

상기 각 프로세싱 엘리먼트는 코드벡터를 저장하고 있는 코드벡터 레지스터; 입력벡터와 자신이 가지고 있는 코드벡터의 차를 계산하여 왜곡치를 산출하는 계산부; 제어신호에 따라 이전 프로세싱 엘리먼트로부터 입력된 인덱스번호나 자신의 인덱스번호중 하나를 선택하는 멀티플랙서; 자신의 인덱스값을 저장하고 있는 인덱스저장부; 엔드신호가 입력되지 않으면 상기 계산부의 출력을 소정의 허용오차치와 비교하여 허용오차치 안에 있는 경우에는 상기 인덱스 저장부의 인덱스 번호를 선택하도록 상기 멀티플랙서를 제어함과 아울러 엔드신호를 발생하며, 허용오차치를 벗어나면 계산부가 입력벡터를 그대로 출력하게 하고, 엔드신호가 입력되면 이전의 프로세싱 엘리먼트로부터 입력받은 인덱스를 출력하도록 상기 멀티플랙서를 제어함과 아울러 엔드신호를 출력하는 비교 및 제어기로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다.

먼저, 시스톨릭 어레이(systolic array) 구조란 VLSI기술을 이용하여 특정한 알고리즘의 수행속도를 향상시키기 위해 최대한 동시실행(concurrency)을 이룬 전용 하드웨어로서, 모듈성(modularity), 규칙성(regularity), 국부적 연결성(local interconnection), 고도의 종속 연결성(pipellining), 잘 동기된 다중처리(multiprocessing)등을 특징으로 한다.

본 발명에 따른 적응벡터 양자화기는 제1도에 도시된 바와 같이 코드벡터수 만큼의 프로세싱 엘리먼트(PE:10-1∼10-n)가 직렬로 배열되어 있으며, 초기화시에 상기 프로세싱 엘리먼트에 코드벡터값을 제공하기 위한 코드벡터 저장부(5)가 연결되어 있고, 상기 프로세싱 엘리먼트가 코드벡터를 초기화하거나 업데이트할 수 있도록 제어클럭을 제공하는 시스템 제어기(6)로 구성되어 있다.

먼저, 초기화 과정에서 각 프로세싱 엘리먼트들은 자신의 코드벡터값을 코드벡터 저장부(5)로부터 입력받아 내부에 저장하고 있다가, 벡터 양자화가 개시되어 입력벡터(input)가 입력되면 자신의 내부에 저장된 코드벡터와 입력벡터의 차를 구한 후, 허용치안에 들면 엔드(end)신호를 발생함과 아울러 자신의 인덱스(idx)를 출력하고, 허용오차를 벗어날 경우에는 이전 프로세싱 엘리먼트로부터 엔드(end)신호가 있으면 이전 프로세싱 엘리먼트의 인덱스(idx)를 그대로 출력하고 (end)신호가 없으면 다음 프로세싱 엘리먼트로 입력벡터(input)를 넘겨준다.

이와 같이 초기화 과정에서 코드벡터는 코드벡터저장부(5)로부터 순차적으로 화살표방향에 따라 이동하고, 초기화완료 후 정상 작동시 입력벡터(input)는 제1 프로세싱 엘리먼트(10-1)로부터 순차적으로 다른 프로세스 엘리먼트들을 지나 마지막 프로세싱 엘리먼트(10-n)에 이른다.

입력벡터(input)가 마지막 프로세싱 엘리먼트(10-n)에 이를 경우에 다음과 같은 3가지의 경우가 발생한다.

첫째, 이전의 프로세싱 엘리먼트의 코드값과 입력벡터가 허용오차 범위안에서 일치할 경우에, 해당 프로세싱 엘리먼트의 인덱스(idx)번호가 엔드(end)신호와 함께 전달되거나,

둘째, 이전 프로세싱 엘리먼트(10-(n-1))로부터 엔드(end)신호가 없고 마지막 프로세싱 엘리먼트에서 허용오차치보다 작아 엔드(end)신호와 마지막 프로세싱 엘리먼트의 인덱스(idx)가 출력되거나,

셋째, 마지막 프로세싱 엘리먼트에 이르도록 허용오차에 이르지 못한 경우가 있다.

이때, 첫 번째 경우에는 해당 프로세싱 엘리먼트의 인덱스가 벡터양자화된 코드로서 출력되고, 두 번째 경우에는 마지막 프로세싱 엘리먼트의 인덱스가 코드로서 출력된다.

그런데, 세 번째 경우와 같이 마지막 프로세싱 엘리먼트에서도 허용오차 범위안에 들지 못하면 코드벡터값을 조정할 필요가 있는 바, 적응벡터 양자화기에서는 입력벡터를 코드벡터로 사용한다. 이를 위하여, 세 번째 경우에는 마지막 프로세싱 엘리먼트가 입력벡터(input)를 첫 번째 프로세싱 엘리먼트(10-1)의 코드(CODE)입력단으로 출력하여 첫 번째 프로세싱 엘리먼트의 코드벡터 레지스터에 입력벡터가 저장되고, 초기화 과정에서와 같이 순차적으로 시프트되어 마지막 프로세싱 엘리먼트의 코드벡터는 버려지게 된다.

이와 같이 입력벡터에 맞는 코드벡터값이 없을 경우에는 입력벡터를 코드벡터로 사용하여 코드벡터 테이블을 업데이트하므로써, 입력벡터에 적응하여 벡터부호화하므로써 화질을 개선시킬 수 있고, 다수의 프로세싱 엘리먼트를 시스톨릭 어레이 구조로 배열하므로써 파이프라인 프로세싱이 가능하여 처리속도를 향상시킬 수 있다.

본 발명에 따른 프로세싱 엘리먼트는 제2도에 도시된 바와 같이 코드벡터(CODE)를 저장하고 있는 코드벡터 레지스터(11); 입력벡터(input)와 자신이 가지고 있는 코드벡터의 차를 계산하여 왜곡치를 산출하는 계산부(12); 제어신호에 따라 이저 프로세싱 엘리먼트로부터 입력된 인덱스(idx)번호나 자신의 인덱스(idx)번호중 하나를 선택하는 멀티플랙서(14); 자신의 인덱스값을 저장하고 있는 인덱스 저장부(15); 엔드(end)신호가 입력되지 않으면 상기 계산부(12)의 출력을 소정의 허용오차치와 비교하여 허용오차치 안에 있는 경우에는 상기 인덱스 저장부(15)의 인덱스번호를 선택하도록 상기 멀티플랙서(14)를 제어함과 아울러 엔드(end)신호를 발생하며, 허용오차치를 벗어나면 계산부(12)가 입력벡터를 그대로 출력하게 제어신호를 발생하고, 이전 프로세싱 엘리먼트로부터 엔드(end)신호가 입력되면 이전의 프로세싱 엘리먼트로부터 입력받은 인덱스(idx)를 출력하도록 상기 멀티플랙서(14)를 제어함과 아울러 엔드(end)신호를 출력하는 비교 및 제어기(13)로 구성된다.

이어서, 상기와 같이 구성되는 본 발명의 장치가 동작하는 것을 살펴보면 다음과 같다.

본 발명에 따른 프로세싱 엘리먼트들은 각각 하나의 코드벡터값을 코드벡터 레지스터에 조장하고 있다가 이전 프로세싱 엘리먼트로부터 입력벡터(input)가 입력되면 계산부(12)가 상기 입력벡터와 코드벡터 레지스터의 코드벡터를 비교하여 왜곡치를 계산하고, 상기 계산된 왜곡치는 비교 및 제어부(13)로 입력되어 소정의 기준치와 비교된다.

이때 비교 및 제어(13)는 이전 프로세싱 엘리먼트로부터 엔드(end)신호를 입력받아 상기 엔드신호가 있으면 상기 이전 프로세싱 엘리먼트로부터 입력되는 인덱스(idx)를 멀티플랙서(14)가 선택하도록 제어신호를 발생하고, 엔드(end)신호가 없으면 상기 계산된 왜곡치가 기준 허용치 범위안에 들면 상기 멀티플랙서(14)가 인덱스 저장부(15)에 저장된 자신의 인덱스를 선택하도록 제어신호를 발생함과 동시에 엔드신호를 발생하며, 왜곡치가 허용치를 벗어나면 입력벡터를 다음 프로세싱 엘리먼트에 출력하도록 제어신호를 발생한다.

멀티플랙서(14)는 비교 및 제어부(13)의 제어에 따라 해당 인덱스를 선택하여 다음 프로세싱 엘리먼트로 출력하고, 계산부(12)는 비교 및 제어부(13)의 제어신호에 따라 입력벡터를 다음 프로세싱 엘리먼트로 출력한다.

이와 같이 동작되는 프로세싱 엘리먼트들이 코드벡터 수만큼 직렬 연결되어 하나의 적응 벡터양자화기를 구성하는데, 상기 프로세싱 엘리먼트의 코드벡터 레지스터에 초기 코드벡터값을 제공하기 위한 코드벡터저장부(5)가 제1 프로세싱 엘리먼트에 연결된다.

그리고 마지막 프로세싱 엘리먼트에 이를 때까지 왜곡치가 허용범위안에 들지 않으면 입력벡터를 제1 프로세싱 엘리먼트(10-1)의 코드벡터로 로딩하고, 이어서 제1 프로세싱 엘리먼트의 코드벡터는 제2 프로세싱 엘리먼트로 시프트되고, 순차적으로 이러한 시프트 동작이 일어나 마지막 프로세싱 엘리먼트(10-n)의 코드벡터는 버려지게 된다.

이때, 시스템 제어기(6)가 코드벡터의 초기화 및 업데이트시에 프로세싱 엘리먼트들에 제어클럭을 제공한다.

이상에서 살펴본 바와 같이 본 발명에 따른 적응벡터 양자화기는 동일한 구조를 갖는 프로세싱 엘리먼트를 시스톨릭 어레이 구조로 연결하여 입력벡터를 파이프 라인 프로세싱 방식으로 처리하므로써 벡터 양자화 속도를 향상시킬 수 있는 효과가 있다.

Claims (2)

1. 코드벡터수 만큼의 프로세싱 엘리먼트(PE:10-1∼10-n)가 직렬로 배열되어 있고, 초기화시에 상기 프로세싱 엘리먼트에 코드벡터값을 제공하기 위한 코드벡터저장부(5)가 상기 프로세싱 엘리먼트에 연결되어 있으며, 코드벡터를 초기화하거나 업데이트할 수 있도록 상기 프로세싱 엘리먼트에 제어클럭을 제공하는 시스템 제어기(6)로 구성되어 있는 것을 특징으로 하는 시스톨릭 어레이 구조를 갖는 적응벡터 양자화기.
2. 제1항에 있어서, 상기 프로세싱 엘리먼트는 코드벡터(CODE)를 저장하고 있는 코드벡터 레지스터(11); 입력벡터(input)와 자신이 가지고 있는 코드벡터의 차를 계산하여 왜곡치를 산출하는 계산부(12); 제어신호에 따라 이전 프로세싱 엘리먼트로부터 입력된 인덱스(idx)번호나 자신의 인덱스(idx)번호중 하나를 선택하는 멀티플랙서(14); 자신의 인덱스값을 저장하고 있는 인덱스저장부(15); 및 엔드(end)신호가 입력되지 않으면 상기 계산부(12)의 출력을 소정의 허용오차치와 비교하여 허용오차치 안에 있는 경우에는 상기 인덱스 저장부(15)의 인덱스번호를 선택하도록 상기 멀티플랙서(14)를 제어함과 아울러 엔드(end)신호를 발생하며, 허용오차치를 벗어나면 계산부(12)가 입력벡터를 그대로 출력하게 제어신호를 발생하고, 이전 프로세싱 엘리먼트로부터 엔드(end)신호가 입력되면 이전의 프로세싱 엘리먼트로부터 입력받은 인덱스(idx)를 출력하도록 상기 멀티플랙서(14)를 제어함과 아울러 엔드(end)신호를 출력하는 비교 및 제어기(13)로 구성되는 것을 특징으로 하는 시스톨릭 어레이 구조를 갖는 적응 벡터 앙자화기.