KR0183832B1 - 비터비 복호기의 지로 평가량 할당 장치 - Google Patents
비터비 복호기의 지로 평가량 할당 장치 Download PDFInfo
- Publication number
- KR0183832B1 KR0183832B1 KR1019960007727A KR19960007727A KR0183832B1 KR 0183832 B1 KR0183832 B1 KR 0183832B1 KR 1019960007727 A KR1019960007727 A KR 1019960007727A KR 19960007727 A KR19960007727 A KR 19960007727A KR 0183832 B1 KR0183832 B1 KR 0183832B1
- Authority
- KR
- South Korea
- Prior art keywords
- branch
- evaluation
- odd
- viterbi decoder
- state
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 비터비 복호기의 지로 평가량 할당 장치에 관한 것으로, 특히 디지탈 데이타 송수신시 잡음에 따른 오류를 보정해주는 비터비 복호기의 지로 평가량 할당 장치에 관한 것이다.
본 발명의 목적을 위하여 길쌈 부호화되어 전송된 데이타를 수신하여 복구개의 지로 평가량을 계산하는 지로 평가량 연산부, 지로 평가량 연산부에서의 복구개의 지로 평가량을 짝수 상태의 지로 평가량 및 홀수 상태의 지로 평가량으로 할당하는 지로 평가량 할당부, 지로 평가량 할당부의 짝수 상태의 지로 평가량을 가산 비교 선택 연산하여 가장 짧은 거리를 갖는 경로를 선택하는 제1, 제2비교 가산 선택부, 지로 평가량 할당부의 홀수 상태의 지로 평가량을 가산 비교 선택 연산하여 가장 짧은 거리를 갖는 경로를 선택하는 제3, 제4비교 가산 선택부로 구성됨이 바람직하다.
본 발명에 의하면 복수개의 가산 비교 선택기를 구비한 비터비 복호기에 있어서, 순서에 따라 지로 평가량을 복수개의 가산 비교 선택기에 할당함으로서 복호 속도를 빠르게 하여 많은 수의 채널을 하나의 비터비 복호기의 처리 할수 있다.
Description
제1도는 종래의 비터비 복호기의 지로 평가량 할당 장치의 구성을 보이는 블럭도.
제2도는 본 발명에 따른 비터비 복호기의지로 평가량 할당 장치를 보이는 블럭도.
제3도는 제2도의지로 평가량 할당부의 상세한 구성을 보이는 블럭도.
본 발명은 비터비 복호기의 지로 평가량 할당 장치에 관한 것으로, 특히 디지탈 데이타 송수신시 잡음에 따른 오류를 보정해주는 비터비 복호기의 지로 평가량 할당 장치에 관한 것이다.
일반적으로 비터비 복호기는 길쌈 부호화된 수신 부호어를 복호함에 있어서 최우 복호(maximum likelihood decoding)법인 비터비 알고리듬을 사용하는 복호기를 말한다.
비터비 알고리듬은 이미 알고 있는 복수의 부호 계열(code suquence)과 수신된 부호 계열을 비교하여 그 부호 거리(code distance)가 가장 짧은 경로를 최우 경로(maximum likelihood path)로 선택하고, 선택된 경로에 대응되는 복호 데이타(decoded data)를 얻는 방식으로 오류 정정 능력이 높아서 위성 통신, 지상망 통신, 이동 통신등에 널리 이용되고 있다.
제1도는 종래의 비터비 복호기의 지로 평가량 할당 장치의 구성을 보이는 블럭도이다.
무선 통신 시스템에서 이용되고 있는 부호 분할 다중 접속(CDMA: Code Division Multiple Access) 방식에 사용하기 위한 종래의 비터비 복호기에서는 지로 평가량(BMU, BML)을 지로 평가량 기억 소자(110)에 저장하였다가 수신된 신호(R0, R1, R3)에 따라 읽어서 가산 비교 선택부(120)로 전송한다.
제1도에 도시된 바와 같이 종래의 비터비 복호기에서 사용되는 지로 평가량 할당 방법은 가산 비교 선택부(120)가 하나만 사용되기 때문에 복수개의 가산 비교 선택기를 사용하는 비터비 복호기에 그대로 적용할 수 없는 단점이 있었다.
따라서 본 발명의 목적은 복수개의 가산 비교 선택기를 사용하는 비터비 복호기에 있어서, 순서에 따라 지로 평가량을 할당하는 장치를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명은 길쌈 부호화된 부호어를 수신하여 그에 포함된 오류를 정정하기 위한 비터비 복호기에 있어서, 상기 길쌈 부호화된 부호어를 수신하여 복수개 의지로 평가량을 계산하는 지로 평가량 연산부; 상기 지로 평가량 연산부에서의 복수개의 지로 평가량을 짝수 상태의 지로 평가량 및 홀수 상태의 지로 평가량으로 할당하는 지로 평가량 할당부; 상기 지로 평가량 할당부의짝수 상태의 지로 평가량을 비교 선택 연산하여 해밍 거리가 가장 짧은 거리를 갖는 경로를 선택하는 제1, 제2비교 가산 선택부; 상기 지로 평가량 할당부의 홀수 상태의 지로 평가량을 가산 비교 선택 연산하여 가장 짧은 거리를 갖는 경로를 선택하는제3, 제4비교 가산 선택부를 포함하는 것을 특징으로 하는 비터비 복호기의 지로 평가량 할당 장치이다.
이하에서 첨부한 도면을 참조하여 부호비가 1/3인 경우에 대한 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명에 따른 비터비 복호기의 지로 평가량 할당 장치를 보이는 블럭도이다.
제2도는 수신 부호(R0, R1, R2)를 입력하여 이로 부터 각 지로 평가량(branch metric)을 계산하여 8개의 지로 평가량(BM0, BM1, BM2, BM3, BM4, BM5, BM6, BM7)을 출력하는 지로 평가량 연산부(210)와, 지로 평가량 연산기(210)에서의 지로 평가량을4개(EBMU, EBML, OBMU, OBML)로 할당하는 지로 평가량 할당부(220)와, 상기 지로 평가량 할당부(220)에서 출력되는 지로 평가량을 가산 비교하여 가장 짧은 거리를 갖는 경로를 선택하는 제1, 제2, 제3, 제4가산 비교 선택부(230, 240, 250, 260)로 구성된다.
제3도는 제2도의 지로 평가량 할당부(220)의 상세한 구성을 보이는 블럭도이다.
제3도는 상태 계수기(316)와 짝수 상태 선택 신호 발생기(312) 및 홀수 상태 선택 신호 발생기(314)를 구비하고 클럭과 리셋 신호가 인가되어 짝수 상태 선택 신호(EC0, EC1, EC2) 및 홀수 상태 선택 신호(OC0, OC1, OC2)를 출력하는 제어부(310)와, 상기 제어부(310)에서 출력되는 상태 선택 신호에 의해 지로 평가량(BM0, BM1, BM2, BM3, BM4, BM5, BM6, BM7)들로 부터 필요한 신호들만을 선택하여 출력하는 짝수 다중화부(320) 및 홀수 다중화부(330)로 구성된다.
제2도 및 제3도의 구성에 의하여 본 발명의 작용 및 효과를 설명하면 다음과 같다.
제2도 및 제3도는 부호 분할 다중 접속 방식 시스템의 기지국에서 사용하는 구속장 K=9, 부호비 R=1/3인 비터비 복호기에 대한 예이다.
구속장이 9인 경우 상태수는 29-1= 256개이다. 상태수를 N이라고 하면 N=256이 된다.
제2도에 도시된 바와 같이 지로 평가량 연산부(210)는 수신 부호(R0, R1, R2)를 입력하여 이로 부터 각 지로 평가량(branch metric)을 계산하여 각각 복수의 비트로 이루어진 8개의 지로 평가량(BM0, BM1, BM2, BM3, BM4, BM5, BM6, BM7)을 출력한다.
지로 평가량 할당부(220)에서의 짝수 지로 평가량(EBMU, EBML: 여기서 첨자 U는 Upper이며, L은 Low이다.) 출력은 제1가산비교 선택기(230) 및 제2가산비교 선택기(240)로 입력된다. 또한 지로 평가량 할당부(220)에서의 홀수 지로 평가량(OBMU, OBML) 출력은 제3가산비교 선택기(250) 및 제4가산비교 선택기(260)로 입력된다.
제1가산비교 선택기(230)와 제2가산비교 선택기(240)는 짝수 상태에 대한 가산 비교 선택 연산을 수행하여 해밍 거리가 가장 짧은 거리를 갖는 경로를 선택하며, 제3가산비교 선택기(250)와 제4가산비교 선택기(260)는 홀수 상태에 대한 가산 비교 선택 연산을 수행하여 해밍 거리가 가장 짧은 거리를 갖는 경로를 선택한다. 즉, 구속장(K) = 9(N=256)일 경우에 제1가산비교 선택기(230)는 0, 2, 4, ........., 126 상태에 대한 가산 비교 선택 연산을 수행하고, 제2가산비교 선택기(240)는 129, 130, 132, .........., 254 상태에 대한 가산 비교 선택 연산을 수행한다.
또한 제3가산비교 선택기(250)는 1, 3, 5, .........., 127 상태에대한 가산 비교 선택 연산을 수행하고, 제4가산 비교 선택기(260)는 128, 131,133, ..........., 255 상태에 대한 가산 비교 선택 연산을 수행한다.
제1, 제2, 제3, 제4가산비교 선택기(230, 240, 250,260)는 병렬 처리로서 동시에 연산을 수행함으로 (0,128, 1, 129), (2, 130, 3, 131), .........., (126, 254, 127, 255) 순서로 가산 비교 선택 연산이 수행된다.
제1가산비교 선택기(230)의 입력 BMU및 제2가산비교 선택기(240)의 입력 BML에는 0, 4, 8, ..........., 240, 244, 248, 252 상태에서 각각 0, 2,4,6, ..........., 120, 122, 124, 126 상태로 천이되는 지로에 대한 평가량이 입력되고, 제1가산 비교 선택기(230)의 입력 BML및 제2가산비교 선택기(240)의 입력 BMU에는 0, 4, 8, ........., 240, 244, 248, 252 상태에서 각각 128, 130,132, ............, 248, 250, 252, 254 상태로 천이되는 지로에 대한 평가량이 입력된다.
제2도의 지로 평가량 할당부(220)에서 출력되는 짝수 지로 평가량(EBMU, EBML)과 홀수 지로 평가량(OBMU, OBML)은 제3도 제어부(310)에서 출력되는 짝수 제어 신호(EC0, EC1, EC2) 및 홀수 제어 신호(OC0, OC1, OC2)를 각각 선택 제어 신호로 사용하는 짝수 다중화기(320) 및 홀수 다중화기(330)에 의해 제2도의 지로 평가량 연산기(210)에서 출력되는 지로 평가량(BM0, BM1, BM2, BM3, BM4, BM5, BM6, BM7)중에서 2개씩 쌍으로 선택된다.
제3도의 짝수 다중화기(320) 및 홀수 다중화기(330)는 표1과 같이 동작한다. 여기서 C0, C1, C2는 EC0, EC1, EC2 또는 OC0, OC1, OC2이며, (BMU, BML)은 (EBMU, EBML) 또는 (OBMU, OBML)이다.
짝수 다중화기(320) 및 홀수 다중화기(330)의 선택 신호로 사용되기 위한 짝수 제어 신호(EC0, EC1, EC2) 및 홀수 제어 신호(OC0, OC1, OC2)는 제어부(310)내부의 짝수 상태 선택 신호 발생부(312) 및 홀수 상태 선택 신호 발생부(314)로 부터 각각 출력된다.
짝수 상태 선택 신호 발생부(312) 및 홀수 상태 선택 신호 발생부(314)는 상태 계수부(316)의 값을 사용하여 길쌈 부호기(도시 안됨)의 생성 다항식에 따라 각각의 부호어를 출력한다.
상술한 바와 같이 본 발명에 의하면, 복수개의 가산 비교 선택기를 구비한 비터비 복호기에 있어서, 순서에 따라 지로 평가량을 복수개의 가산 비교 선택기에 할당함으로써 복호 속도를 빠르게 하여 많은 수의 채널을 하나의 비터비 복호기로 처리 할수 있다.
Claims (5)
- 길쌈 부호화되어 전송된 데이타를 수신하여 그에 포함된 오류를 정정하기 위한 비터비 복호기에 있어서, 상기 길쌈 부호화되어 전송된 데이타를 수신하여 복수개의 지로 평가량을 계산하는 지로 평가량 연산부; 상기 지로 평가량 연산부에서의 복수개의지로 평가량을 짝수 상태의 지로 평가량 및 홀수 상태의 지로 평가량으로 할당하는 지로 평가량 할당부; 상기 지로 평가량 할당부의 짝수 상태의 지로 평가량을 가산 비교 선택 연산하여 해밍 거리가 가장 짧은 거리를 갖는 경로를 선택하는 제1, 제2가산 비교 선택부; 상기 지로 평가량 할당부의 홀수 상태의 지로 평가량을 가산 비교 선택 연산하여 해밍 거리가 가장 짧은 거리를 갖는 경로를 선택하는 제3, 제4가산 비교 선택부를 포함하는 것을 특징으로 하는 비터비 복호기 의지로 평가량 할당 장치.
- 제1항에 있어서, 상기 제1, 제2가산비교 선택부 및 제3, 제4가산비교 선택부는 동시에 연산을 수행하는 것을 특징으로 하는 비터비 복호기의 지로 평가량 할당 장치.
- 제1항에 있어서, 상기 지로 평가량 할당부는 상태 계수의 값을 사용하여 짝수 상태 선택 신호 및 홀수 상태 선택 신호를 발생하는 제어부; 상기 제어부의 짝수 상태 선택 신호에 따라서 상기 복수개의 지로 평가량중에서 짝수 상태의 지로 평가량을 선택하는 제1다중화부; 상기 제어부의 홀수 상태 선택 신호에 따라서 상기 복수개의 지로 평가량중에서 홀수 상태의 지로 평가량을 선택하는 제2다중화부를 포함하는 것을 특징으로 하는 비터비 복호기의 지로 평가량 할당 장치.
- 제3항에 있어서, 상기 제어부는 클럭과 리세트 신호를 입력으로 하고, 상태값을 계산하는 상태 계수기, 및 짝수 상태 선택 신호 및 홀수 상태 선택 신호를 발생하는 상태 선택 신호 발생기를 구비하는 것을 특징으로 하는 비터비 복호기의 지로 평가량 할당 장치.
- 제3항에 있어서, 상기 제어부는 짝수 상태와 홀수 상태를 개별적으로 제어하기 위해 하나의 상태 계수기 및 2개의 상태 선택 신호 발생기를 구비하는 것을 특징으로 하는비터비 복호기의 지로 평가량 할당 장치.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960007727A KR0183832B1 (ko) | 1996-03-21 | 1996-03-21 | 비터비 복호기의 지로 평가량 할당 장치 |
US08/814,828 US5881075A (en) | 1996-03-18 | 1997-03-11 | Viterbi decoder |
CN97103020A CN1099165C (zh) | 1996-03-18 | 1997-03-11 | 维特比译码器 |
GB9705479A GB2311447B (en) | 1996-03-18 | 1997-03-17 | Viterbi decoder |
RU97104359A RU2127944C1 (ru) | 1996-03-18 | 1997-03-17 | Декодер витерби |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960007727A KR0183832B1 (ko) | 1996-03-21 | 1996-03-21 | 비터비 복호기의 지로 평가량 할당 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970068194A KR970068194A (ko) | 1997-10-13 |
KR0183832B1 true KR0183832B1 (ko) | 1999-04-15 |
Family
ID=19453619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960007727A KR0183832B1 (ko) | 1996-03-18 | 1996-03-21 | 비터비 복호기의 지로 평가량 할당 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0183832B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100532283B1 (ko) * | 2002-11-15 | 2005-11-29 | 삼성전자주식회사 | 비터비 복호기의 가산비교선택 연산 장치 및 방법 |
-
1996
- 1996-03-21 KR KR1019960007727A patent/KR0183832B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970068194A (ko) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5881075A (en) | Viterbi decoder | |
US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
US5446747A (en) | Error-correction coding method with at least two systematic convolutional codings in parallel, corresponding iterative decoding method, decoding module and decoder | |
EP0967730B1 (en) | Convolutional decoder with modified metrics | |
US7127664B2 (en) | Reconfigurable architecture for decoding telecommunications signals | |
KR940010435B1 (ko) | 비터비 복호기의 경로기억장치 | |
UA63024C2 (en) | Turbo coder; method and device for interleaving data elements | |
EP0155110A2 (en) | Viterbi decoder comprising a majority circuit in producing a decoded signal | |
US5982822A (en) | Viterbi decoder | |
KR100437697B1 (ko) | 다수준 격자부호변조방식의 복호 방법 및 장치 | |
KR20030036845A (ko) | 트렐리스에 기초한 채널 부호화를 위한 복호기 | |
KR0183832B1 (ko) | 비터비 복호기의 지로 평가량 할당 장치 | |
JP3259725B2 (ja) | ビタビ復号装置 | |
CN111277830B (zh) | 一种编码方法、解码方法及装置 | |
KR100230911B1 (ko) | 고화질 텔레비젼의 격자 복호기 | |
US7594162B2 (en) | Viterbi pretraceback for partial cascade processing | |
KR100470010B1 (ko) | 상이한 인코딩 레이트들을 사용하는 셀루러 시스템간의 소프트 핸드오프 방법 및 장치 | |
EP0851591B1 (en) | Data processor and data processing method | |
US6411663B1 (en) | Convolutional coder and viterbi decoder | |
KR19990071594A (ko) | 수신된 정보 신호를 디코딩하기 위해서 비터비 디코더 내의비트 메트릭들을 조건적으로 결합하기 위한 방법 및 장치 | |
CN1656695B (zh) | 用于增强对网格的搜索的方法和装置 | |
US8583998B2 (en) | System and method for Viterbi decoding using application specific extensions | |
JPS63299412A (ja) | シ−ケンシャル復号装置 | |
KR100333336B1 (ko) | 비터비 복호기의 역추적 방법 | |
JPH02170725A (ja) | ビタビ復号回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071129 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |