KR0183762B1 - Output error position shared generation circuit of rs decoder - Google Patents
Output error position shared generation circuit of rs decoder Download PDFInfo
- Publication number
- KR0183762B1 KR0183762B1 KR1019950045829A KR19950045829A KR0183762B1 KR 0183762 B1 KR0183762 B1 KR 0183762B1 KR 1019950045829 A KR1019950045829 A KR 1019950045829A KR 19950045829 A KR19950045829 A KR 19950045829A KR 0183762 B1 KR0183762 B1 KR 0183762B1
- Authority
- KR
- South Korea
- Prior art keywords
- error
- error position
- generating
- generator
- video
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 에러정정용 RS디코더에서, 오디오 및 비디오아웃터로 부호화된 신호를 에러위치다항식여기서 V는 발생할 에러갯수]에 적용시켜, 상기 부호화된 신호에 포함된 에러위치를 발생시키는 에러위치발생회로에 있어서, 오디오 및 비디오아웃터로 부호화된 신호에 포함된 에러위치를 공유하여 계산하기 위한 α-j를 발생하는 제1α-j발생기와, 상기 제1α-j발생기에서 발생시키지 않은 비디오아웃터로 부호화된 신호에만 포함된 에러위치를 계산하기 위한 α-j를 발생하는 제2α-j발생기를 포함하여, 상기 에러위치다항식의 Z에 대입시킬 α-j을 발생시키는 α-j발생기를 포함하여, 오디오아웃터코드와 비디오아웃터코드에 각각 적용하던 에러위치를 발생회로를 하나의 에러위치발생회로로 공유함으로써, 회로의 규모가 약 1/2까지 줄일 수 있는 효과를 갖는다.The present invention is an error position polynomial of a signal encoded with an audio and video output in an RS decoder for error correction. Here, in the error position generating circuit for generating the error position included in the encoded signal by applying V to the number of errors to occur, α for sharing and calculating the error position included in the signal encoded by the audio and video output. It comprises a first generator and -j 1α, 2α claim -j generator for generating the first to α -j for calculating the error position comprises only a signal encoded with 1α -j video that are not generated in the generator for generating an outer -j And sharing the generation circuit with one error location generation circuit, including the α -j generator for generating α -j to be substituted into Z of the error location polynomial. As a result, the scale of the circuit can be reduced to about 1/2.
Description
제1도는 종래기술의 에러위치 발생회로를 보이는 도면이다.1 is a view showing an error position generating circuit of the prior art.
제2도는 본 발명에 따른 에러위치 발생회로를 나타낸 전체 블럭도이다.2 is an overall block diagram showing an error position generating circuit according to the present invention.
제3도는 제2도의 α-j발생기의 내부구조를 나타낸 도면이다.3 is a diagram showing the internal structure of the α- j generator of FIG.
제4도는 제3도의 A0 내지 A5블럭의 내부구조를 보이는 도면이다.4 is a view showing the internal structure of the A0 to A5 blocks of FIG.
제5도는 제3도의 B0 내지 B4 블럭의 내부구조를 보이는 도면이다.5 is a view showing the internal structure of the B0 to B4 blocks of FIG.
제6도는 체인 서치방법을 하드웨어로 구현한 도면이다.6 is a diagram of hardware implementation of the chain search method.
본 발명은 디지털 VCR시스템에서 에러를 정정하여 원신호를 복원하는 RS디코더의 에러위치 발생회로에 관한 것으로서, 더욱 상세하게는 하나의 회로를 통해 오디오 및 비디오 아웃터코드(outer code)된 신호에 포함된 에러신호의 위치를 발생시키는 에러위치 공유 발생회로에 관한 것이다.The present invention relates to an error position generating circuit of an RS decoder which corrects an error in a digital VCR system to restore an original signal. More particularly, the present invention relates to an audio and video outer coded signal through one circuit. An error position sharing generating circuit for generating a position of an error signal.
아웃터코드란 부호화방법으로, 비디오테이프에서 비디오/오디오 섹터 중에서 부호화하는 방향에 따라 명명하는 것의 하나로서, 가로축을 따라 부호화하는 것을 인너코드(inner code)라 하고, 세로축을 따라 부화하는 것을 아웃터코드라고 한다.The outer code is an encoding method, which is named according to a direction of encoding among video / audio sectors on a video tape. The encoding along the horizontal axis is called an inner code, and the incubation along the vertical axis is called an outer code. do.
첨부된 제1도는 종래기술의 에러위치 발생회로를 보이는 도면으로서, 각각 별개의 에러위치발생기. 즉, 비디오 에러위치발생기(10)와 오디오 에러위치발생기(12)를 이용하여 비디오 및 오디오 아웃터코드된 신호에 포함된 에러신호의 위치를 발생시킨다.1 is a view showing an error position generating circuit of the prior art, each of which is a separate error position generator. That is, the video error position generator 10 and the audio error position generator 12 are used to generate the positions of the error signals included in the video and audio outcoded signals.
이와 같이 각각의 에러위치 발생기를 사용함으로써 회로의 규모가 커지는 문제점이 있다.Thus, there is a problem in that the size of the circuit becomes large by using each error position generator.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 디지털 VCR에서 RS코드된 신호에 포함된 에러신호를 정정하여 원신호를 복원할 때, 하나의 공유회로에서 비디오 및 오디오 아웃터코드된 신호의 에러위치를 발생시키는 회로를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention has been made to solve the above-described problem, and when a digital VCR recovers an original signal by correcting an error signal included in an RS coded signal, a video and audio outcoded signal is shared by one shared circuit. It is an object of the present invention to provide a circuit for generating an error position of.
상기의 목적을 달성하기 위한 에러정정용 RS디코더에서, 오디오 및 비디오 아웃터로 부호화된 신호를 에러위치다항식여기서 V는 발생할 에러갯수]에 적용시켜, 상기 부호화된 신호에 포함된 에러 위치를 발생시키는 에러위치발생회로에 있어서, 오디오 및 비디오아웃터로 부호화된 신호에 포함된 에러위치를 공유하여 계산하기 위한 α-j를 발생하는 제1α-j발생기와, 상기 제1α-j발생기에서 발생시키지 않은 비디오아웃터로 부호화된 신호에만 포함된 에러위치를 계산하기 위한 α-j를 발생하는 제2α-j발생기를 포함하여, 상기 에러위치다항식의 Z에 대입시킬 α-j을 발생시키는 α-j발생기를 포함하는 것으로 특징으로 한다.In the error correction RS decoder for achieving the above object, an error position polynomial of a signal encoded by audio and video Here, in the error position generating circuit for generating an error position included in the encoded signal by applying V to the number of errors to occur, α for sharing and calculating the error position included in the signal encoded by the audio and video output. It comprises a first generator and -j 1α, 2α claim -j generator for generating the first to α -j for calculating the error position comprises only a signal encoded with 1α -j video that are not generated in the generator for generating an outer -j And an α- j generator for generating α −j to be substituted into Z of the error position polynomial.
상기 제1α-j발생기는 소정의 제어신호에 따라, 오디오 또는 비디오아웃터로 부호화된 신호의 에러위치를 발생하기 위한 α-j을 발생시킴을 특징으로 한다.Wherein the 1α -j generator is characterized by generating a Sikkim, α -j for generating a position error of a signal encoded in the audio or video Outerwear according to a predetermined control signal.
이하, 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings in more detail as follows.
디지털 VCR에서 사용중인 RS디코더에서 에러위치를 계산하기 위해 체인서치방법(chain search method)을 이용한다. 이 체인서치방법은 에러위치를 구하기 위한 하기 에러위치다항식(1)에 α-j(0≤j≤n-1)를 대입하여 그 결과값이 0이 되면, α-j가 에러위치임을 나타내는 방법이다.The chain search method is used to calculate the error location in the RS decoder used in the digital VCR. This chain search method substitutes α −j (0 ≦ j ≦ n−1) into the following error position polynomial (1) to find an error position, and when the result is 0, it indicates that α −j is an error position. to be.
즉, 에러위치는 에러위치다항식의 근이고, 이 근들을 찾기 위한 방법은 다음과 같다.That is, the error position is the root of the error position polynomial, and the method for finding these roots is as follows.
σ(Z)=σ0+σ1Z1+σ2Z2+...., σVZV, 여기서 V는 발생할 에러갯수 --다항식(1).σ (Z) = σ 0 + σ 1 Z 1 + σ 2 Z 2 + ...., σ V Z V where V is the number of errors to occur-polynomial (1).
이 다항식(1)에 α-j을 대입하여 0이 되면 에러위치는 α-j가 되고, 0이 아니면 에러가 없음을 나타낸다.Substituting α -j into the polynomial (1) results in zero, the error position is α -j , and nonzero indicates that there is no error.
예를 들어, 에러위치 다항식이 Σ(X)=X3+α10X2+α4X+α13일 때, X에 모든 가능한 값을 대입하면 다음과 같은 결과를 얻을 수 있다.For example, if the error-position polynomial is Σ (X) = X 3 + α 10 X 2 + α 4 X + α 13 , substituting all possible values for X yields the following results.
따라서, 에러위치는 α12, α11, α5이다.Therefore, the error positions are α 12 , α 11 , α 5 .
여기서 α-j는 GF(24)의 요소로 그 범위는 α0내지 α254까지이며, -부호는 에러위치를 찾기 위한 부호이다.[Alpha] -j is an element of GF (2 4 ) whose range is from [alpha] 0 to [alpha] 254 , and -sign is a code for finding an error position.
σ(α-j)=σ0(α-j)+σ1(α-j)+σ2(α-j)2+..., σv(α-j)v=0σ (α -j ) = σ 0 (α -j ) + σ 1 (α -j ) + σ 2 (α -j ) 2 + ..., σ v (α -j ) v = 0
GF(28)에서 α-j의 범위는 0≤j≤254이다.The range of α- j in GF (2 8 ) is 0 ≦ j ≦ 254.
첨부한 제2도, 제3도 및 제4도는 디지털 VCR에서 RS(149, 138)인 비디오아웃터코드와 RS(14, 9)인 오디오 아웃터코드된 신호에 포함된 에어위치를 찾기 위한 에러위치 공유발생회로를 나타낸 도면이다.2, 3, and 4 show error location sharing for finding air positions contained in video outcodes RS (149, 138) and audio outcoded signals RS (149, 138) in a digital VCR. A diagram showing a generation circuit.
제2도는 본 발명에 따른 에러위치 공유발생회로를 나타낸 전체블럭도이다.2 is an overall block diagram showing an error location sharing generating circuit according to the present invention.
제2도에 보이는 바와 같이, 에러위치를 구하기 위해 다항식(1)에 대입할 α-j값을 출력하는 α-j발생기(20), 에러위치 다항식의 계수인 σ1내지 σ11와 상기 α-j발생기(20)의 출력을 입력하여 에러위치를 계산하는 에러위치계산회로(22)로 구성된다. 여기서, α-j발생기(20)는 오디오 및 비디오아웃터로 부호화된 신호에 포함된 에러위치를 공유하여 계산하기 위한 α-j를 발생하는 제1α-j발생기와, 상기 제1α-j발생기에서 발생시키지 않은 비디오아웃터로 부호화된 신호에만 포함된 에러위치를 계산하기 위한 α-j를 발생하는 제2α-j발생기를 포함한다. 또한, 비디오아웃터코드에서의 j범위는 0≤j≤148이며, 오디오아웃터코드에서의 j범위는 0≤j≤13이다.The As can be seen in Figure 2, to obtain an error location α -j for outputting a value to be assigned to the polynomial (1) α -j generator 20, the coefficient of the error locator polynomial σ 1 to σ 11 and the α - It consists of an error position calculation circuit 22 which inputs the output of the j generator 20 to calculate an error position. Here, the α -j generator 20 is generated by the first α -j generator for generating α -j for calculating and sharing the error position included in the signal encoded by the audio and video output, and the first α -j generator And a second α- j generator for generating α −j for calculating an error position included only in a signal encoded by the video outer. Also, the j range in the video outer code is 0 ≦ j ≦ 148, and the j range in the audio outer code is 0 ≦ j ≦ 13.
에러위치계산회로(22)로 입력되는 에러위치를 구하기 위한 다항식(1)의 계수는 전단으로부터 구해지며, 비디오아웃터코드된 신호는 σ1내지 σ11까지의 범위내에서, 오디오아웃터코드된 신호는 σ1내지 σ6까지의 범위내에서 에러위치를 결정한다. 단, σ0은 보통 1이기 때문에 생략한다.The coefficient of the polynomial (1) for obtaining the error position input to the error position calculating circuit 22 is obtained from the front end, and the video outer coded signal is within the range of σ 1 to σ 11 , and the audio outer coded signal The error position is determined within the range of? 1 to? 6 . However, since sigma 0 is usually 1, it is omitted.
에러위치계산회로(22)에서는 α-j와 σ을 이용하여 에러위치를 계산한다.The error position calculating circuit 22 calculates the error position using α- j and σ.
제3도는 제2도의 α-j발생기의 내부구조를 나타낸 도면으로서, 이 α-j발생기가 에러위치발생회로를 공유하기 위한 핵심부분이다. 즉, 에러위치를 계산하기 위해 필요한 α-j의 값은 비디오아웃터코드된 신호에서 α-j, (α-j)2, ..., (α-j)11까지이며, 오디오아웃터코드된 신호에서 α-j, (α-j)2, ..., (α-j)6까지이다.20. A view showing the internal structure of the second-degree α -j generator 3 degrees, the α -j generator is a key part for the sharing of the error position generating circuit. That is, the values of α -j necessary for calculating the error position are α -j , (α -j ) 2 , ..., (α -j ) 11 in the video outcoded signal, and the audio outcoded signal. At α -j , (α -j ) 2 , ..., (α -j ) 6 .
제3도에 보이는 바와 같이, 비디오아웃터코드는 A0 내지 A5블럭과, B0 내지 B4블럭을 모두 사용하고, 오디오아웃터코드는 A0 내지 A5블럭만 사용한다. 즉, A0 내지 A5 블록은 비디오 및 오디오아웃터코드된 신호에 포함된 에러신호의 위치를 발생하기 위해 공유된다.As shown in FIG. 3, the video outer code uses both A0 to A5 blocks and the B0 to B4 blocks, and the audio outer code uses only A0 to A5 blocks. That is, the A0 through A5 blocks are shared to generate the location of the error signal included in the video and audio outcoded signals.
제4도는 제3도의 A0 내지 A5블럭의 내부구조를 보이는 도면으로서, 제1멀티플렉서(30), 제2멀티플렉서(32), D-플립플롭(34)으로 구성된다.4 is a view showing the internal structure of the A0 to A5 blocks of FIG. 3, and includes a first multiplexer 30, a second multiplexer 32, and a D-flip flop 34.
제5도는 제3도의 B0 내지 B4블럭의 내부구조를 보이는 도면으로서, 제3멀티플렉서(50) 및 D-플립플롭(52)로 구성된다.5 is a view showing the internal structure of the B0 to B4 blocks of FIG. 3, and is composed of a third multiplexer 50 and a D-flip flop 52. As shown in FIG.
제4도와 제5도를 참조하여 동작을 살펴보면, 비디오아웃터코드와 오디오아웃터코드에 따라 입력을 선택하게 되어 있다. 선택신호가 1이면, 오디오아웃터코드용 에러위치를 발생하기 위한 α-j를 출력한다. 또한 제4도와 제5도에 제2멀티플렉서와 제3멀티플렉서에서 신호선택은 첫 번째 블록에 1의 입력을 선택하고, 두 번째 클럭부터는 사이클이 끝날 때까지는 0의 입력을 선택하도록 되어 있다.Referring to FIG. 4 and FIG. 5, the operation is selected according to the video outer code and the audio outer code. If the selection signal is 1,? -J is output for generating an error position for the audio outer code. In the second and third multiplexers of FIG. 4 and FIG. 5, the signal selection selects an input of 1 in the first block and an input of 0 from the second clock until the end of the cycle.
예를 들어, A0 블록의 출력을 보면, 비디오아웃터코드용으로 사용될 때에는 α-148, α-147, α-146, ..., α-0가 연속적으로 출력되며, 오디오아웃터코드용으로 사용될 때에는 α-13, α-12, α-11, ..., α-0가 연속적으로 출력된다.For example, the output of the A0 block shows that when used for video outcode , α -148 , α -147 , α -146 , ..., α -0 are output continuously, and when used for audio outcode . α -13 , α -12 , α -11 , ..., α -0 are continuously output.
제6도는 체인서치방법을 하드웨어로 구현하는 도면으로서, 비디오아웃터코드인 경우에는 회로전체가 에러위치계산에 0이 사용되지만, 오디오일 경우에는 σ6입력단까지의 계산결과만 사용된다.FIG. 6 is a diagram of hardware implementation of the chain search method. In the case of video outcode, the entire circuit uses 0 for error position calculation. However, in case of audio, only calculation results up to sigma 6 input stage are used.
상술한 바와 같이 본 발명에 따른 에러위치 공유회로는 오디오아웃터코드와 비디오아웃터코드에 각각 적용하던 에러위치 발생회로를 하나의 에러위치발생회로로 공유함으로써, 회로의 규모가 약 1/2까지 줄일 수 있는 효과를 갖는다.As described above, the error position sharing circuit according to the present invention can share the error position generating circuits applied to the audio outer code and the video outer code to one error position generating circuit, thereby reducing the circuit size to about 1/2. Has the effect.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045829A KR0183762B1 (en) | 1995-11-30 | 1995-11-30 | Output error position shared generation circuit of rs decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045829A KR0183762B1 (en) | 1995-11-30 | 1995-11-30 | Output error position shared generation circuit of rs decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029625A KR970029625A (en) | 1997-06-26 |
| KR0183762B1 true KR0183762B1 (en) | 1999-04-15 |
Family
ID=19437195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950045829A KR0183762B1 (en) | 1995-11-30 | 1995-11-30 | Output error position shared generation circuit of rs decoder |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183762B1 (en) |
-
1995
- 1995-11-30 KR KR1019950045829A patent/KR0183762B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029625A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697248A (en) | Arithmetic circuit for obtaining the vector product of two vectors | |
| US4751704A (en) | Method and apparatus for decoding BCH code | |
| US6211806B1 (en) | Efficient error correction in pipelined analog-to-digital converters | |
| US4130818A (en) | Analog threshold decoding | |
| EP1146652B1 (en) | High speed coding apparatus for convolutional codes | |
| KR0183762B1 (en) | Output error position shared generation circuit of rs decoder | |
| EP0136292A1 (en) | Burst error correction using cyclic block codes | |
| KR20040081366A (en) | Method and device for decoding reed-solomon code or extended reed-solomon code | |
| KR940011663B1 (en) | Error correcting system | |
| KR100189267B1 (en) | Device for establishing cell boundaries in a bit stream and crc calculation | |
| KR100281946B1 (en) | Syndrome calculation device | |
| JP3351413B2 (en) | Parallel processing Reed-Solomon encoding circuit and parallel processing Reed-Solomon encoding method used therefor | |
| US6145113A (en) | Series reed-solomon decoder synchronized with bit clock signal | |
| US5329534A (en) | "System, devices and algorithms for the error correction in digital transmission" | |
| JPH01265332A (en) | Production of determinant of crc parallel arithmetic circuit | |
| KR0162605B1 (en) | Common circuit of rs decode syndrome generator for digital vcr system | |
| JP3310186B2 (en) | Reed-Solomon decoding circuit | |
| JP3099890B2 (en) | Error correction device for BCH code | |
| KR100298528B1 (en) | Digital operation circuit | |
| JP2858538B2 (en) | Re-syndrome check method | |
| KR0166153B1 (en) | Error position detecting circuit of error correction system | |
| JP2637256B2 (en) | Error correction device | |
| JPH0151096B2 (en) | ||
| RU2282307C2 (en) | Method for syndrome decoding for convolution codes | |
| KR950008489B1 (en) | Decoder for erasor correction under lying 2 symbol |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071129 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |