KR0182976B1

KR0182976B1 - A high speed time code reader

Info

Publication number: KR0182976B1
Application number: KR1019960046532A
Authority: KR
Inventors: 이태연
Original assignee: 삼성전자주식회사
Priority date: 1996-10-17
Filing date: 1996-10-17
Publication date: 1999-04-15
Also published as: KR19980027684A

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야 : 본 발명은 디지탈/아날로그 비디오 재생/녹음기에 관한 것으로, 특히 외부의 비디오 테이프 레코더 및 디지탈 비디오 디스크 레코더로 부터 재생되는 영상신호를 녹음할 시 영상신호들 사이에 포함된 시간코드를 고속으로 처리할 수 있는 시간코드 리드기에 관한 것이다.end. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / analog video reproducing / recording apparatus, and more particularly to a digital / analog video reproducing / recording apparatus, And a time code reader capable of processing an included time code at high speed.

나. 발명이 해결하려고 하는 기술적 과제 : 종래의 시간코드 리드기는 일종의 콘트롤러로서 필수적으로 내부에 시스템 제어를 위한 소프트웨어가 필요하기 때문에 상기 소프트웨어를 설계하는 사용자 입장에서 볼 때 번거러웠던 문제점과, 상기 중앙처리장치와 시간코드리드기가 상기 피포메모리에 제어신호를 인가할 시 동일한 제어버스를 사용하기 때문에 제어신호간의 충돌이 발생했던 문제점을 해결한다.I. The conventional time code reader is a type of controller, and since software for controlling the system is indispensably required in the system, it is troublesome in view of the user designing the software. In addition, And the time code reader use the same control bus when applying the control signal to the pile memory.

다. 발명의 해결방법의 요지All. The point of the solution of the invention

고속의 시간코드를 하드웨어적으로 처리 가능하도록 하는 시간코드 리드기를 제공한다.And provides a time code reader for enabling a high-speed time code to be processed in hardware.

라. 발명의 중요한 용도la. Important Uses of the Invention

고속의 시간코드 리드기High-speed time code readers

Description

High-speed time code readers

본 발명은 디지탈/아날로그 비디오 재생/녹음기에 관한 것으로, 특히 외부의 비디오 테이프 레코더 및 디지탈 비디오 디스크 레코더로 부터 재생되는 영상신호를 녹음할 시 영상신호들 사이에 포함된 시간코드를 고속으로 처리할 수 있는 시간코드 리드기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital / analog video reproducing / recording apparatus, and more particularly, to a digital / analog video reproducing / recording apparatus capable of processing a time code included in a video signal at high speed when recording video signals reproduced from an external video tape recorder and a digital video disc recorder Lt; / RTI >

통상적으로 디지탈/아날로그 비디오 재생/녹음기는 외부로부터의 영상신호를 녹음 및 재생하는 장치로서, 크게 아날로그형태로 영상신호를 테이프에 자기적으로 기록하여 재생하는 비디오 테이프 레코더(video tape recorder : 이하 VTR이라 함)와 아날로그 형태의 영상신호를 디지탈형태로 변환하여 자기디스크에 자기적으로 기록하여 재생하는 디지탈 비디오 디스크 레코더(dightal video disk recorder : 이하 DVDR이라 함)로 나뉘어 진다. 그러한, 상기 VTR 혹은, DVDR장치를 연계한 화상기록/재생시스템에서 외부화상 관련기기를 통한 기록 및 재생을 위해 서로 통신선을 연결하고, 그에 따른 화상간의 동기를 맞추거나 편집의 용이성을 위해 삽입되는 시간코드의 제어는 필수적이라 할 수 있다. 그러므로, 상기 시간코드를 제어하는 종래의 시간코드 리드기를 도 1을 통해 상세히 설명한다. 중앙처리장치(10)은 시스템내부의 전반적인 제어를 담당하며, 제어버스(40)을 통해 피포(PIPO)메모리(30)에 큐 메시지를 인가하여 일시 저장된 시간코드 데이터를 리드해 내어 정확한 영상정보를 재생한다. 그리고, 시간코드리드기(20)은 일종의 콘트롤러(controller)로서 영상정보 사이에 기록된 시간코드가 분리되어 입력되는 시리얼(serial)한 데이타를 패러리얼(paraller)한 데이터로 변형시키고, 상기 중앙처리장치(10)와 공용으로 사용하는 제어버스(40)을 통해 상기 피포메모리(30)에 콘트롤신호를 입력하여 상기 변형된 패러리얼 시간코드 데이터를 저장한다.BACKGROUND ART A digital / analog video reproducing / recording apparatus is a device for recording and reproducing video signals from the outside, and is a video tape recorder (VTR) for recording and reproducing video signals magnetically on a tape in analog form And a dightal video disk recorder (hereinafter referred to as a DVDR) that magnetically records and reproduces an analog video signal into a digital form on a magnetic disk. In such an image recording / reproducing system in which the VTR or the DVDR device is connected, a communication line is connected to each other for recording and reproduction through an external image-related device, and a time code Can be said to be essential. Therefore, a conventional time code reader for controlling the time code will be described in detail with reference to FIG. The central processing unit 10 takes charge of overall control of the system and applies a cue message to the PIPO memory 30 via the control bus 40 to read temporally stored time code data to obtain accurate picture information Playback. The time code reader 20 is a kind of controller that transforms serial data, into which time codes recorded between video information are separately input, into paralled data, A control signal is input to the decipher memory 30 via a control bus 40 used in common with the device 10 to store the modified paralic time code data.

하지만, 상기와 같은 시간코드 리드기는 일종의 콘트롤러로서 필수적으로 내부에 시스템 제어를 위한 소프트웨어가 필요하기 때문에 상기 소프트웨어를 설계하는 사용자 입장에서 볼 때 번거러운 문제점이 있었다.However, since the above-mentioned time code reader is a type of controller and software for system control is indispensable inside, it is troublesome in view of the user who designs the software.

그리고, 다른 문제점으로서, 상기 중앙처리장치와 시간코드리드기가 상기 피포메모리에 제어신호를 인가할 시 동일한 제어버스를 사용하기 때문에 제어신호 간의 충돌이 발생하는 문제점이 있었다.Another problem is that the central processing unit and the time code reader use the same control bus when applying a control signal to the pile memory, resulting in a conflict between control signals.

그리고, 또다른 문제점으로서, 상기 콘트롤러형태의 시간코드리드기의 가격이 고가이므로 제품의 단가를 늘리는 문제점이 있었다.As another problem, since the price of the controller type time code reader is expensive, there is a problem of increasing the unit price of the product.

따라서, 본 발명의 목적은 고속의 시간코드를 하드웨어적으로 처리 가능하도록 하는 시간코드 리드기를 제공함에 있다.Accordingly, it is an object of the present invention to provide a time code reader that enables a high-speed time code to be processed in hardware.

상기와 같은 목적을 달성하기 위한 본 발명은 외부 화상관련기기와 통신선을 연결하여 전송되는 화상을 재생/편집하기 위한 고속의 시간코드 리드장치에 있어서, 상기 외부 화상관련기기로 부터 전송된 화상정보 중 분리된 시리얼한 인코딩 시간코드 데이타를 입력받아 디코딩한 후 패러리얼한 순수 시간코드 만을 피포메모리에 일시 저장하는 시간코드 리드부와, 시스템 내부의 모든제어를 담당하며, 전송된 화상을 재생할 시 피포메모리에 일시 저장된 시간코드를 리드하여 정확한 영상정보를 출력하도록 제어하는 중앙처리장치와, 상기 시간코드 리드부와 상기 중앙처리장치에 각각의 우선순위를 부과하여 해당 제어클럭신호를 발생하는 제어신호 발생부를 구비함을 특징으로 한다.According to an aspect of the present invention, there is provided a high-speed time code reading apparatus for reproducing / editing an image transmitted by connecting an external image-related device and a communication line, A time code read unit for receiving and decoding separated serial encoded time code data and temporarily storing only a paralyzed pure time code in the decipher memory; a time code read unit for taking charge of all control within the system, And a control signal generating unit for generating a control clock signal by applying a priority to each of the time code reading unit and the central processing unit .

도 1은 종래의 일반적인 시간코드리드기의 블록구성도 이다.1 is a block diagram of a conventional conventional time code reader.

도 2는 본 발명의 실시예에 따른 시간코드 리드기의 블록구성도이다.2 is a block diagram of a time code reader according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 시간코드리드기내의 타이밍도이다.3 is a timing diagram in a time code reader according to an embodiment of the present invention.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used for the same reference numerals even though they are shown in different drawings. In the following description, numerous specific details are set forth, such as specific circuit components and the like, which are provided for a better understanding of the present invention. It is to be understood that the present invention may be practiced without these specific details, It will be self-evident to those who have knowledge. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 2는 본 발명의 실시예에 따른 시간코드 리드기의 블록구성도로서, 먼저 중앙처리장치(10)은 시스템내부의 전반적인 제어를 담당하며, 피포 메모리(30)내에 일시 저장된 시간코드 데이타를 리드하도록 제어신호발생부(140)에 제어신호를 인가 시킨다. 상기 제어신호발생부(140)는 하드웨어적으로 구성된 시간코드리드부(100)내에 영상정보로 부터 분리된 시간코드가 입력될 시 모든모듈에 기준클럭을 주어 동작시키고, 상기 중앙처리부(10)로 부터 발생된 피포메모리(30) 리드명령에 의해 상기 피포메모리(30)로 리드클럭을 발생한다. 이때, 상기 제어신호발생부(160)는 상기 시간코드리드부(100)를 상기 중앙처리부(10)보다 우선순위를 부여하여 상기 영상정보로 부터 분리된 시간코드가 입력될 시 상기 중앙처리부(10)에 인터럽트를 발생하여 시간코드리드부(100)내의 모듈로 기준클럭을 공급하도록 한다. 그리고, 상기 시간코드리드부(100)내에 있는 디코더부(decorder)(110)는 영상정보로부터 분리되어 입력되는 맨채스터 인코딩(manchester encording)된 시간코드의 시리얼한 데이터 비트순을 NRZ(Non-Return to Zero)방식으로 부호화한다. 또한, 상기 디코더부(110)에 뒤이어지는 타임코드추출기(120)는 상기 디코더부(110)로 부터 출력된 신호를 입력받아 그 신호들에 섞여있는 프레임간의 구분용인 동기비트를 제거하고, 전송도중의 데이터에 에러발생 시 그 에러를 정정한 후 순수한 시간코드를 출력한다. 그리고 마지막으로 상기 타임코드추출기(120)에 뒤이어지는 S/P컨버터(serial to paraller converter)(130)는 상기 타임코드추출기(120)로 부터 출력되는 시리얼한 시간코드 데이타를 패러리얼한 시간코드 데이타로 변환한 후 상기 제어신호발생부(140)으로 부터의 제어클럭에 동기되어 상기 피포메모리(30)에 일시 저장한다.FIG. 2 is a block diagram of a time code reader according to an embodiment of the present invention. First, the central processing unit 10 takes charge of overall control of the system, and temporarily stores time code data stored in the decipher memory 30 A control signal is applied to the control signal generating unit 140. [ When the time code separated from the video information is inputted into the hardware time code reading unit 100, the control signal generating unit 140 operates all the modules by giving a reference clock to the central processing unit 10 A read clock is generated in the chip memory 30 by a read command of the chip memory 30 generated from the chip memory 30. In this case, the control signal generator 160 gives priority to the time code reading unit 100 to the central processing unit 10, and when the time code separated from the image information is input, So as to supply the modulo reference clock in the time code read unit 100. [ The decorder 110 in the time code reading unit 100 converts a serial data bit sequence of a manchester encoded time code separated from the image information into NRZ to Zero method. The time code extractor 120 following the decoder unit 110 receives the signal output from the decoder unit 110, removes a sync bit for discrimination between frames mixed in the signals, Corrects the error, and outputs a pure time code. Finally, the S / P converter (serial to paral converter) 130 following the time code extractor 120 generates serial time code data output from the time code extractor 120 as paralistic time code data And temporarily stores the result in the decipher memory 30 in synchronism with the control clock from the control signal generator 140.

상기와 같은 구성을 가진 시간코드리드기의 동작을 도3의 타이밍도를 통해 상세히 설명한다. 도 3은 본 발명의 실시예에 따른 시간코드리드기의 타이밍도이다. 본 타이밍도에서 제시된 일 예는 12시 36분 57초를 나타내는 타이밍으로서 29번째 프레임을 나타낸 것이며, 총 40비트를 가진다. 상기 40비트의 구성을 보면 프레임과 프레임을 구분하기 위한 동기비트 수가 8비트, 시간(hour)을 나타내는 비트 수가 8비트, 분(min)을 나타내는 비트 수가 8비트, 초(sec)를 나타내는 비트 수가 8비트, 마지막으로 프레임 순서가 8비트로 구성되어 진다.The operation of the time code reader having the above configuration will be described in detail with reference to the timing chart of FIG. 3 is a timing diagram of a time code reader in accordance with an embodiment of the present invention. One example shown in this timing diagram is the 29th frame as a timing representing 12:36:57, and has a total of 40 bits. In the 40-bit configuration, the number of synchronous bits for identifying a frame and a frame is 8 bits, the number of bits representing a time (hour) is 8 bits, the number of bits representing a minute (min) is 8 bits, 8 bits, and finally the frame order is 8 bits.

그러므로, 먼저 외부로 부터 (a)파형과 같이 시리얼한 데이터 비트순으로 디코더부(110)에 입력된 맨채스터 인코딩방식의 시간코드는 데이터복원을 위해 NRZ방식으로 부호화 하여 (b)파형과 같이 출력된다. 이때, 상기 맨채스터 인코딩방식은 비트구간의 중앙을 기준으로 데이터가 1일 시 하이레벨에서 로우레벨로 전환하도록 하고, 0일 시 이와 반대로 로우레벨에서 하이레벨로 전환하도록 하는 부호펄스이며, 상기 NRZ방식은 데이타의 변환(즉, 0 → 1로 혹은, 1 → 0으로 변환)이 있을때만 펄스를 반전하도록 한 부호펄스이다.Therefore, the time code of the Mansfield encoding scheme input from the outside to the decoder unit 110 in the order of (a) waveform and serial data bit is encoded by the NRZ scheme for data restoration, and (b) do. In this case, the mastosterl encoding scheme is a code pulse for switching data from a high level to a low level at a time of one day based on the center of a bit interval, and conversely switching from a low level to a high level at the time of 0 day, Method is a code pulse that inverts the pulse only when data is converted (that is, 0 → 1 or 1 → 0).

그러므로, 상기와 같이 NRZ방식으로 부호화 되어 출력된 시리얼한 데이터는 뒤이어지는 타임코드추출기(120)에 입력된다. 이때, 상기 타임코드추출기(120)는 상기 입력된 시리얼한 시간코드 데이터중 프레임과 프레임간의 화상구분을 위해 존재하는 동기패턴을 제거하고, 전송도중 발생될 수 있는 에러를 정정하는 비트에러체크하여 (c)파형과 같은 순수한 시간코드만을 뒤이어 지는 S/P컨버터(130)에 출력한다. 이때, 상기 S/P컨버터(130)에 입력된 신호는 아직 시리얼한 비트 스트림이기 때문에 패러리얼한 데이터 즉, 시간코드 1개의 디지트당 4비트씩의 BCD코드로 변환한다. 그런후, 상기 S/P컨버터(130)는 상기 제어신호발생부(140)로 부터 인가되는 (ㅂ)신호에 의해 상기 페리리얼한 4비트의 시간코드를 상기 피포메모리(30)에 출력시켜 저장한다. 그런후, 최종적으로 상기 중앙처리장치(10)은 제어신호발생부(140)에 통해 상기 피포메모리(30)에 저장된 시간코드값을 리드 할 수 있도록 제어신호(ㄴ)를 발생한다. 하지만, 상기 중앙처리장치(10)는 상기 하드웨어적구성인 시간코드리드부(100) 보다 낮은 우선순위가 주어지기 때문에 만일 상기 중앙처리장치(!0)가 상기 피포메모리(30)를 리드하기 위한 동작중일 시 외부로부터 시리얼한 시간코드데이타가 상기 시간코드리드부(100)로 입력되는 경우 상기 제어신호발생부(140)는 상기 중앙처리장치(10)에 인터럽트(ㅅ)을 발생하여 동작을 중지시키고, 상기 시간코드리드부(100)를 동작하도록 한다.Therefore, the serial data encoded and output by the NRZ method as described above is input to the time code extractor 120 that follows. At this time, the time code extractor 120 removes a sync pattern existing for dividing an image between a frame and a frame among the inputted serial time code data, and performs a bit error check for correcting an error that may occur during transmission c) output only a pure time code such as a waveform to the following S / P converter 130. At this time, since the signal input to the S / P converter 130 is still a serial bit stream, the signal is converted into parity data, that is, BCD code of 4 bits per one time code. Then, the S / P converter 130 outputs the peripherally 4-bit time code to the deciphered memory 30 by a signal applied from the control signal generator 140 . Finally, the central processing unit 10 generates a control signal (b) through the control signal generator 140 so that the time code value stored in the deciphered memory 30 can be read. However, since the central processing unit 10 is given a lower priority than the time code reading unit 100, which is a hardware configuration, the central processing unit 10 is not required to read the pile memory 30 When the time code data serialized from the outside is input to the time code reading unit 100, the control signal generating unit 140 generates an interrupt to the central processing unit 10 to stop the operation And causes the time code reading unit 100 to operate.

본 발명의 목적은 고속의 시간코드를 하드웨어적으로 처리 가능하도록 하는 시간코드 리드기를 제공함으로서, 가격대 성능비가 우수한 시간코드리드기를 설계할 수 있고, 고속의 녹음재생이 필요한 방송기기 뿐만 아니라 민생용 디지탈 비디오 재생기/녹음기의 경우 배속에 독립적인 속도제어를 내부 모듈의 간단한 교체만으로도 구현할 수 있는 잇점이 있다.It is an object of the present invention to provide a time code read unit for enabling a high speed time code to be processed in hardware so that it is possible to design a time code read unit having excellent price ratio performance, In the case of a video player / recorder, there is an advantage that speed control independent of speed can be implemented by simple replacement of the internal module.

Claims

A high-speed time code read device for reproducing / editing an image transmitted by connecting an external image-related device and a communication line,

A time code reading unit for receiving and decoding separated serialized encoding time code data of image information transmitted from the external image related device and temporarily storing only a paralyzed pure time code in the decode memory,

A central processing unit which is responsible for all the control within the system and which reads the time code temporarily stored in the pit memory when reproducing the transmitted image and outputs correct video information,

And a control signal generator for generating a control clock signal by applying a priority to each of the time code read unit and the central processing unit.

The apparatus as claimed in claim 1, wherein the time code lead unit comprises:

A decoder unit which is synchronized by a control clock signal generated from the control signal generator and receives and decodes separated serialized encoding time code data of image information transmitted from the external image related device,

A time code extractor which is synchronized by a control clock signal generated from the control signal generator, removes a frame synchronization bit included in decoded serial time code data subsequent to the decoder and corrects an error generated during transmission, Wow,

And a serial / parallel converter synchronized by a control clock signal generated from the control signal generator and outputting only a 4-bit pure time code following the time code extractor and serializing the time code data. Speed time code read device.