KR0179586B1

KR0179586B1 - Atm-mss에 있어서 노드 정합 모듈의 시험 방법

Info

Publication number: KR0179586B1
Application number: KR1019960011587A
Authority: KR
Inventors: 곽준호
Original assignee: 유기범; 대우통신주식회사
Priority date: 1996-04-17
Filing date: 1996-04-17
Publication date: 1999-05-15

Abstract

본 발명은 ATM-MSS에 있어서 노드 정합모듈의 시험방법에 관한 것으로, 본 발명의 방법은 노드 정합모듈을 초기와 하는 제100단계(S100)와; 시스템 운용자의 요구에 의해 주기적으로 IPC 테스트 셀을 발생하여 타노드 정합 모듈로 전송하는 제200단계(S200); 타노드 정합모듈로부터 수신된 IPC 테스트 셀이 최종적으로 자신에게 수신되는 셀이면 셀 분실 및 파손을 검사하고, 상기 타노드 정합모듈로 다시 재전송해야 할 셀이면 루프백하는 제300단계(S300); 및 외부로부터 사용자 셀이 제대로 입력되고 있는가를 체크하는 제400단계(S400)를 순차적으로 동작함으로써, 노드 접합모듈이 타노드 정합모듈로 IPC 테스트 셀을 전송한 후 재수신받아 상기 전송한 셀과 수신된 셀을 비교하여 IPC 테스트 셀이 분실 혹은 파손되는가를 검사함으로써, 노드 접합모듈이 타노드 정합모듈로 셀을 전송하는데 있어 투명하게 전송되고 있는가를 주기적으로 시험할 수 있다는데 그 효과가 있다.

Description

ATM-MSS에 있어서 노드 정합 모듈의 시험 방법

제1도는 ATM-MSS의 전체 구성도.

제2도는 ATM-MSS의 세부 구성도.

제3도의(a)는 본 발명에 따른 ATM-MSS의 노드 정합 모듈 시험방법을 도시한 흐름도.

(b)는 본 발명에 따른 제200단계를 도시한 흐름도.

(c)는 본 발명에 따른 제240단계를 도시한 흐름도.

(d)는 본 발명에 따른 제300단계를 도시한 흐름도.

(e)는 본 발명에 따른 제330단계를 도시한 흐름도.

제4도는 ATM-MSS의 노드 정합 모듈에 대한 블록도.

제5도는 IPC 테스트 셀의 구조를 도시한 포맷도이다.

본 발명은 ATM-MSS(ATM-MAN Switching System)내에서 각 노드를 인터페이스 해주는 노드 정합 모듈의 시험 방법에 관한 것으로, 특히 주기적으로 IPC 테스트 셀을 생성하여 타노드 정합 모듈로 전송한 후 다시 상기 셀을 재수신 받아 상기 전송한 셀과 수신된 셀을 비교하여 IPC 테스트 셀이 분실 혹은 파손되는가를 시험하는 ATM-MSS에 있어서 노드 정합 모듈의 시험 방법에 관한 것이다.

정보화 사회의 급격한 발전으로 사용자의 통신 서비스 요구가 급증하여 차세대 통신망으로 B-ISDN 이 출현하는 바, B-ISDN에서는 협대역 뿐만 아니라 광대역의 다양한 서비스들을 대역 및 속도에 관계없이 모두 수용할 수 있도록 비동기 전달 모드인 ATM 방식을 기본 전달 수단으로 하고 있다.

이러한 ATM 망을 구축하는데는 막대한 투자와 시간이 소요되므로 현재의 사용자 요구를 만족하면서 B-ISDN으로 용이하게 발전될 수 있는 MAN을 통해 광대역 정보 통신의 응용 영역을 넓혀가고 있다.

여기서 ATM(Asynchronous Transfer Mode : 비동기 전송 모드)이란 전송하려는 정보를 셀(Cell)이라고 불리는 고정 길이가 짧은 패킷 단위로 분할하여 비동기로 고속 전송하는 방식을 말하며, MAN(Metropolitan Area Network : 지역 정보 통신망)이란 도시내 혹은 도시간에 구축되는 네트워크 시스템으로, 직경 50km 정도의 지역에서 수만명이 이용할 수 있으며 문자뿐만 아니라 음성, 영상 등도 다루는 멀티 미디어 시스템으로 구상되고 있다.

이에 따라 향후 본격적으로 구축될 B-ISDN과의 정합성을 최대한 보존하기 위해서 ATM 기술을 채택한 ATM-MAN이 개발되고 있다.

일반적으로, ATM-MSS(ATM-MAN Switching System)란 ATM 방식을 채용한 MAN 스위칭 시스템을 말한다.

제1도는 ATM-MSS의 전체 구성도로서, 제1도에 도시된 바와 같이 ATM-MSS는 가입자와 연결되어 있는 다수개의 원격 교환 노드(Remote Switcing Node : 이하 RSN이라 칭한다)와 상기 다수개의 RSN을 상호 연결하는 허브 교환 노드(Hub Switcing Node 이하 HSN이라 칭한다) 및 상기 HSN에 연결되어 있어 전체 시스템의 운용 및 유지 보수를 담당하는 요소 관리 시스템(Element Management System : 이하 EMS라 칭한다)으로 이루어져 있다.

HSN과 RSN의 연결은 제1도에 도시된 바와 같이, HSN과 RSN이 각각 점대점으로 연결되어 있는 이중 링크 구조의 스타 토플로지 방식(a)과, 역시 이중 링크 구조의 링 토플로지 방식(b)이 있다.

여기서 RSN은 가입자로부터 입력되는 트래픽(Traffic)을 모아 HSN으로 전송하거나 HSN에서 입력되는 트래픽을 가입자로 전송한다.

또한 상기 HSN은 다수개의 RSN간을 상호 연결하여 ATM 셀을 교환하는 한편, 타 ATM 또는 ATM-MSS 교환기와 셀을 교환한다.

제2도는 HSN과 RSN, 교환기, 가입자와의 연결 관계를 도시한 ATM-MSS의 세부 구성도로서, 제2도에 도시된 바와 같이 상기 ATM-MSS는 RSN 혹은 HSN내 각 보드들의 관리를 맡는 노드 관리 모듈(1)과 가입자와 ATM-MSS를 연결하는 가입자 정합 모듈(2), RSN과 HSN을 연결하는 노드 정합 모듈(3), 타교환기와 ATM-MSS를 연결하는 교환기 정합모듈(4) 및 모듈간의 셀 교환을 위한 셀 스위칭 모듈(5)로 구성되어 있다.

여기서 ATM 셀은 크게 사용자 셀과 IPC 셀로 구분되는데, 사용자(User) 셀은 사용자가 ATM-MSS를 통해 전송하는 정보를 말하며 시스템의 대부분을 차지하는 데이터 흐름이다.

또한 IPC(Inter-Processor Communication) 셀은 일종의 관리 메시지로서, 모듈의 보드 상태를 주기적으로 상태를 검색하여 장애가 발생되었다고 판단되었으면 이를 처리하고, 장차 발생될 성능의 저하를 미리 탐지하여 장애 발생을 예방하며 성능을 분석하여 망 전체의 성능을 평가하고 그에 적합한 조치를 취하여 성능향상을 유도하는 기능을 수행한다.

특히 노드 정합 모듈(3)은 셀이 분실 혹은 파손 없이 투명하게 여러 타노드 정합 모듈로 전송되고 있는가를 주기적으로 시험할 필요가 있다.

이에 따라서 본 발명은 상기와 같은 필요성에 의하여 안출된 것으로, 노드 정합 모듈(2)이 주기적으로 IPC 테스트 셀을 생성하여 불특정 타노드 정합 모듈로 전송하고 다시 상기셀을 재수신받아 상기 전송한 셀과 수신된 셀을 비교하여 셀이 분실 혹은 파손되었다고 시험하는 ATM-MSS에 있어서 노드 정합 모듈의 시험 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 시험 방법은, 노드 정합 모듈을 초기화하는 제100단계와; 시스템 운용자의 요구에 의해 주기적으로 IPC 테스트 셀을 발생하여 타노드 정합 모듈로 전송하는 제200단계; 타노드 정합 모듈로부터 수신된 IPC 테스트 셀이 최종적으로 자신에게 수신되는 셀인가 아니면 다시 상기 타노드 정합 모듈로 전송해야 할 셀인가를 판단하여, 자신에게 수신되는 셀이면 셀 분실 및 파손을 검사하고, 다시 상기 타노드 정합 모듈로 전송해야 할 셀이면 루프백하는 제300단계; 및 외부로부터 사용자 셀이 제대로 입력되고 있는가를 체크하는 제400단계로 구성되어 있는 것을 특징으로 한다.

여기서 제200단계는, 운용자에 의해 목적지 노드 정합 모듈이 선택되는 제210단계와; 운용자에 의해 경로가 설정되는 제220단계; 운용자의 요구에 따라 현재 설정된 경로 연결 상태를 디스플레이 하는 제230단계; 운용자에 의해 발생된 IPC 테스트 셀을 상기 설정된 경로를 통해 전송하는 제240단계; 상기 경로 연결을 해제하는 제250단계; 및 초기화하는데 제260단계로 구성되어 있는 것을 특징으로 한다.

여기서 상기 제240단계는, 직전에 전송한 IPC 테스트 셀의 전송 시각과 현재 시각을 비교하여, 전송 간격이 설정된 전송 오차 시간을 초과했는가를 판단하는 제241단계와; 상기 제241단계에서 판단한 결과 초과했으면, IPC 테스트 셀을 분실 처리하는 제242단계; 상기 제241단계에서 판단한 결과 초과하지 않았으면, 셀 전송 순서 정보를 포함한 페이로드 값과 헤더 값을 할당하여 IPC 테스트 셀 생성하는 제243단계; 상기 생성된 IPC 테스트 셀을 사용자 셀의 흐름에 삽입하여 전송하는 제244단계; 및 초기화하는 제245단계로 구성되어 있는 것을 특징으로 한다.

또한 상기 제300단계는, 타노드 정합 모듈로부터 IPC 테스트 셀이 입력되면 인터럽트를 발생하는 제310단계와; 상기 입력된 IPC 테스트 셀이 최종적으로 자신이 수신해야 할 셀인가 아니면 상기 타노드 정합 모듈로 전송해야 할 셀인가를 판단하는 제320단계; 상기 제320단계에서 판단한 결과 수신해야 할 수신해야 할 셀이면, 상기 IPC 테스트 셀을 분석하여 셀 분실 및 파손을 검사하는 제330단계; 제320단계에서 판단한 결과 전송해야 할 셀이면 상기 IPC 테스트 셀의 오버헤더를 변환하여 다시 상기 타노드 정합 모듈로 재전송하는 제340단계; 및 초기화하는 제350단계로 구성되어 있는 것을 특징으로 한다.

여기서 상기 제330단계는, 수신된 IPC 테스트 셀의 페이로드에서 셀 전송 순서 정보를 추출하여, 직전에 수신된 IPC 테스트 셀의 셀 전송 순서 정보와 순차적인 관계를 갖는가를 판단하는 제331단계와; 제331단계에서 판단한 결과 순차적이 아니면, 에러 처리하는 제332단계; 상기 제331단계에서 판단한 결과 순차적이며, 상기 IPC 테스트 셀 전송 시각과 현재 시각을 비교하여 설정된 전송 오차 시간을 초과했는가를 판단하는 제333단계; 상기 제333단계에서 판단한 결과 초과했으면 셀 분실 처리하는 제334단계; 상기 제333단계에서 판단한 결과 초과하지 않았으면, 상기 제243단계에서 생성된 IPC 테스트 셀과 상기 수신된 IPC 테스트 셀의 페이로드 값을 바이트 단위로 비교하는 제335단계; 상기335단계에서 비교한 결과 동일하지 않은 바이트를 에러 처리하는 제336단계; 및 초기화 하는 제337단계로 구성되어 있는 것을 특징으로 한다.

즉, 본 발명은 노드 정합 모듈이 IPC 테스트 셀을 생성하여 타노드 정합 모듈로 전송한 후 다시 상기 셀을 재수신받아 상기 전송한 셀과 수신된 셀을 비교하여 IPC 테스트 셀이 분실 혹은 파손되는가를 검사함으로써, 노드 정합 모듈이 타노드 정합 모듈로 셀을 전송하는데 있어 투명하게 전송되고 있는가를 주기적으로 시험하도록 된 것이다.

이하 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

제3도의(a)는 본 발명에 따른 ATM-MSS의 노드 정합 모듈 시험 방법을 도시한 흐름도로서, 본 발명의 방법은, 노드 정합 모듈을 초기와하는 제100단계(S100)와; 시스템 운용자의 요구에 의해 일정 시간 간격으로 IPC 테스트 셀을 발생하여 타노드 정합 모듈로 전송하는 제200단계(S200); 타노드 정합 모듈로부터 수신된 IPC 테스트 셀이 최종적으로 자신에게 수신되는 셀인가 아니면 다시 상기 타노드 정합 모듈로 전송해야 할 셀인가를 판단하여, 자신에게 수신되는 셀이면 셀 분실 및 파손을 검사하고, 다시 상기 타노드 정합 모듈로 전송해야 할 셀이면 루프백하는 제300단계(S300); 및 외부로부터 송수신 되는 사용자 셀을 각각 카운트하여 일정 시간 간격으로 화면에 디스플레이 하는 제400단계(S400)를 순차적으로 동작한다.

제3도의(b)는 상기 제200단계(S200)를 도시한 흐름도로서, 제200단계(S200)는, 운용자에 의해 목적지 노드 정합 모듈이 선택되는 제210단계(S210)와; 운용자에 의해 경로가 설정되는 제220단계(S220); 운용자의 요구에 따라 현재 설정된 경로 연결 상태를 디스플레이 하는 제230 단계(S230); 운용자에 의해 발생된 IPC 테스트 셀을 상기 설정된 경로를 통해 전송하는 제240단계(S240); 상기 경로 연결을 해제하는 제250단계(S250); 및 초기화하는 제260단계(S260)를 순차적으로 동작한다.

제3도의(c)는 상기 제240단계(S240)를 도시한 흐름도로서, 상기 제240단계(S240)는, 직전에 전송한 IPC 테스트 셀의 전송 시각과 현재 시각을 비교하여, 전송 간격이 설정된 전송 오차 시간을 초과했는가를 판단하는 제241단계(S241)와; 상기 제241단계(S241)에서 판단한 결과 초과했으면, IPC 테스트 셀을 분실 처리하는 제242단계(S242); 상기 제241단계(S241)에서 판단한 결과 초과하지 않았으면, 셀 헤더 값을 할당하고 페이로드의 일정 바이트에 전송 순서 값을 할당하고 나머지 페이로드의 값을 할당하여 IPC 테스트 셀을 생성하는 제243단계(S243); 상기 생성된 IPC 테스트 셀을 사용자 셀의 흐름에 삽입하여 전송하는 제244단계(S244); 및 초기화하는 제245단계(S245)를 순차적으로 동작한다.

제 3도의 (d)는 제300단계(S300)를 도시한 흐름도로서, 제300단계(S300)는, 타노드 정합 모듈로부터 IPC 테스트 셀이 입력되면 인터럽트를 발생하는 제310단계(S310)와; 상기 입력된 IPC 테스트 셀이 최종적으로 자신이 수신해야 할 셀인가 아니면 상기 타노드 정합모듈로 전송해야 할 셀 인가를 판단하는 제320단계(S320); 상기 제320단계(S320)에서 판단한 결과 수신해야 할 셀 이면, 상기 IPC 테스트 셀을 분석하여 셀 분실 및 파손을 검사하는 제330단계(S330); 제320단계(S320)에서 판단한 결과 전송해야 할 셀이면 상기 IPC 테스트 셀의 오버헤더를 변환하여 다시 상기 타노드 정합 모듈로 재전송하는 제340단계(S340); 및 초기화하는 제350단계(S350)를 순차적으로 동작한다.

제3도의(e) 상기 제330단계(S330)를 도시한 흐름도로서, 상기 제330단계(S330)는, 수신된 IPC 테스트 셀의 페이로드에서 셀 전송 순서 정보를 추출하여, 직전에 수신된 IPC 테스트 셀의 셀 전송 순서 정보와 순차적인 관계를 갖는가를 판단하는 제331단계(S331)와; 제331단계(S331)에서 판단한 결과 순차적이 아니면, 에러 메시지를 화면에 디스플레이 하는 제332단계(S332); 상기 제331단계(S331)에서 판단한 결과 순차적이면, 상기 IPC 테스트 셀 전송시각과 현재 시각을 비교하여 설정된 전송 오차 시간을 초과했는가를 판단하는 제333단계(S333); 상기 제333단계(S333)에서 판단한 결과 초과했으면 셀 분실 메시지를 화면에 디스플레이 하는 제334단계(S334); 상기 제333단계(S333)에서 판단할 결과 초과하지 않았으면, 상기 제243단계(S243)에서 생성된 IPC 테스트 셀과 상기 수신된 IPC 테스트 셀의 페이로드 값을 바이트 단위로 비교하는 제335단계(S335); 상기 335단계(S335)에서 비교한 결과 동일한지 않은 바이트를 에러 처리하여 화면에 디스플레이 하는 제336단계(S336); 및 초기화하는 제337단계(S337)를 순차적으로 동작한다.

이어서, 상기와 같이 구성된 본 발명의 동작 및 효과를 자세히 설명하도록 한다.

제4도는 ATM-MSS의 노드 정합 모듈에 대한 블록도로서, 노드 정합 모듈은, 타노드로부터 입력된 STM-1급 광프레임을 전기적 신호로 변환하고, 53바이트의 ATM 셀 단위로 분할하는 제1수신부(1)와; 상기 제1수신부(1)로부터 입력된 ATM 셀의 헤더를 분석하여 본 ATM-MSS에 적용되는 헤더로 변환하는 제1헤더 변환부(2); IPC셀을 저장하기 위한 제1메모리(3)의; 타모듈로 전송하기 위해 CPU가 상기 제1메모리(3)의 지정 번지에 저장해 놓은 IPC셀을 입력받아, 상기 제1헤더 변환부(2)로부터 입력된 ATM 셀의 흐름에 삽입하는 IPC셀 삽입부(4); 오버헤더를 저장하기 위한 제2메모리(5); 상기 IPC셀 삽입부(4)로부터 입력된 ATM 셀의 헤더를 분석하여 전송 목적지를 판단한 다음 상기 제2메모리(5)로부터 6바이트의 해당 오버헤더를 읽어와 셀의 맨 앞에 붙이는 오버헤더 첨가부(6); 상기 오버헤더 첨가부(6)로부터 입력된 59바이트의 ATM 셀 스트림을 타모듈로 전송하기 위해 셀 스위칭 모듈로 전송하는 제1송신부(7); 셀 스위칭 모듈로부터 59바이트 ATM 셀 스트림을 입력하는 제2수신부(8); 상기 제2수신부(8)로부터 입력된 ATM 셀의 오버헤더를 제거하는 오버헤드 제거부(9); 상기 오버헤더 제거부(9)로부터 입력된 53바이트의 ATM 셀 스트림 가운데 특정 IPC셀을 추출하여 상기 제1메모리(3)에 저장하고, 너머지 셀은 통과시키는 IPC셀 추출부(10); 상기 통과한 셀의 헤더를 분석하여 본 ATM-MSS에 적용되는 헤더로 변환하는 제2헤더 변환부(11); 상기 제2헤더 변환부(11)로부터 입력된 ATM 셀을 STM-1급 광프레임으로 변환하여 타노드의 접속 모듈로 전송하는 제2송신부(12)로 구성되어 있는데, 제3도와 함께 본 발명의 흐름을 살펴보도록 한다.

제3도의(a)에 도시된 바와 같이 먼저 상기 CPU는 노드 정합 모듈의 각 소자를 초기화한다(S100).

상기 초기화 과정이 끝나면, CPU는 IPC 테스트 셀을 발생 및 전송하는 루틴(S200)과, 수신된 IPC 테스트 셀을 분석 및 루프백하는 루틴(S300), 사용자 셀을 카운트하는 루틴(S400)을 일정 시간 간격(예컨데 5초 간격)으로 번갈아 가며 수행한다.

먼저 IPC 테스트 셀을 발생 및 전송하는 제200단계(S200)를 살펴보면, 제3도의(b)에 도시된 바와 같이, 운용자에 의해 목적지 노드 정합 모듈이 선택되면(S21O), 운용자가 직접 경로를 설정한다(S220). 다시 운용자가 전송할 IPC 테스트 셀의 수를 설정하면 상기 CPU는 IPC 테스트 셀을 발생시켜 상기 설정된 경로를 통해 목적지 노드 정합 모듈로 전송하도록 제어한(S240) 후, 상기 경로 연결을 해제한다(S250). 이때 운용자의 요구에 따라 현재 설정된 경로 연결 상태를 모니터에 디스플레이 할 수 있다(S230).

이때 IPC 테스트 셀의 발생 및 전송단계(S240)를 좀더 자세히 살펴보면, 제3도의(c)에 도시된 바와 같이, 현재 시점에서 바로 전에 전송한 IPC 테스트 셀의 전송 시각과 현재 시각을 비교하여, 전송 간격이 설정된 전송 오차 시간을 초과했는가를 판단하여(S241), 초과했으면 IPC 테스트 셀을 분실 처리한다(S242).

즉, 지금 전송하려는 IPC 테스트 셀이 몇 번째 전송 셀인가를 변수 'n'으로 지정하고, 현재 시간을 읽어 변수 'time'에 기록된다.

이때, 변수 'n'의 값이 제240단계(S240)에서 운용자에 의해 설정된 IPC 테스트 셀 전송 개수보다 작을 경우, 앞서 전송된 IPC 테스트 셀의 전송 시각이 기록되어 있는'time 변수'와 현재 시각을 비교하여, 일정 시간 이상이면 즉, 전송 간격이 주어진 오차를 초과하게 되면 IPC 테스트 셀을 잃어버렸다고 판단하여 분실 카운터를 '1' 만큼 증가시킨다. 이에 따라 IPC 테스트 셀 전송 간격이 일정하게 유지될 수 있으며 운용자가 셀의 분실을 감지할 수 있다.

이때 제241단계(S241)에서 판단한 결과 전송 간격이 설정된 전송 오차를 초과하지 않았으면, 제1메모리(3)의 특정 어드레스에 셀 헤더 값을 할당하고, 페이로드의 일정 바이트에 전송 순서 값을 할당하고 나머지 페이로드 값을 할당하여 IPC 테스트 셀을 생성한다(S243).

제5도는 IPC 테스트 셀의 구조를 도시한 예시 포맷도로서, 제5도에 도시된 바와 같이 1셀의 구성은 5 바이트의 헤더(Header)와 48 바이트의 유료 부하(Playload)로 구분된다.

예컨데 IPC 테스트 셀은 48 바이트의 페이로드 중 그 첫 번째 바이트에는 페이로드 시작 값을 표시하고, 두 번째 바이트에는 시퀸시 넘버를 표시한다. 또한 페이로드의 세 번째 바이트부터 마지막 바이트까지는 상기 페이로드 시작 값을 초기 값으로 하여 '1'씩 증가시키면서 그 값을 할당한다.

이에 따라 전송할 IPC 테스트 셀의 페이로드의 첫 번째 바이트 값은 앞서 전송된 IPC 테스트 셀의 페이로드의 첫 번째 바이트 값보다 '1'만큼 증가한 값이 할당되고, 연속 전송되어지는 IPC 테스트 셀은 계속해서 그 페이로드의 첫 번째 바이트의 값을 '1'씩 증가시켜 할당한다.

그러므로 항상 페이로드 값들은 변화되어지고, 이 변화된 값에 대하여 테스트가 행해질 뿐만 아니라, 전송할 IPC 테스트 셀이 루프백되어 도착할 때까지 상기 셀을 보관하고 있지 않아도 상기 페이로드 시작값을 기준으로 하여 분석 및 루프백 단계(S330)에서 테스트를 수행할 수 있게 된다.

또한 연속적으로 전송되어지는 IPC 테스트 셀의 시퀸시 넘버 값도 셀 단위로 '1'씩 증가하여 할당된다.

상기 페이로드 시작값이 IPC 테스트 셀을 분석하기 위한 기준 값을 제공한다면, 상기 시퀀시 넘버는 IPC 테스트 셀의 순차적인 관계를 나타내기 위한 바이트이다.

이에 따라 상기 생성된 IPC 테스트 셀을 목적지 모듈로 전송하기 위해, CPU가 상기 제1메모리(3)의 지정 번지에 저장해 놓은 IPC 테스트 셀을 읽어와 IPC 셀 삽입부(4)로 전송하고,IPC셀 삽입부(4)는 사용자 셀의 흐름에 상기 IPC 테스트 셀을 삽입하여 전송한다(S244).

한편, 수신된 IPC 테스트 셀을 분석 및 루프백하는 제300단계(S300)를 살펴보면, 제3도의(d)에 도시된 바와 같이, 타노드 정합 모듈로부터 IPC 테스트 셀이 입력되면 IPC 셀 추출부(10)에서 이를 추출하여 제1메모리(3)에 저장해두고, 인터럽트를 발생한다(S310).

상기 인터럽트가 발생되면 상기 입력된 IPC 테스트 셀이 최종적으로 자신이 수신해야 할 셀인가 아니면 상기 타노드 정합 모듈로 전송해야할 셀인가를 판단한다(S320). 즉 CPU는 상기 제200단계(S200)에서 IPC 테스트 셀을 전송하고 나면 전송 플레그 값을 '1'로 세팅한다. 이에 따라 상기 제320단계(S320) 수행시 CPU는 상기 전송 플래그 값을 읽어 그 값이 '1'이면 수신된 IPC 테스트 셀을 분석한다(S330). 이때 IPC 테스트 셀 분석 루틴을 수행하고 나면 CPU는 상기 전송 플레그를 다시 '0'으로 세팅한다. 따라서 CPU는 전송 플래그 값이 '1'이면 수신된 IPC 테스트 셀을 분석하고(S330), '0'이면 수신된 IPC 테스트 셀을 루프백한다(S340).

상기 제320단계(S320)에서 판단한 결과 수신해야 할 셀이면(즉, 전송 플래그가 '1'이면) 상기 IPC 테스트 셀을 분석하여 셀 분실 및 파손을 검사하고(S330), 제320단계(S320)에서 판단한 결과 전송해야할 셀이면(즉, 전송 플래그가 '0'이면) IPC 테스트 셀의 오버헤더를 변환하여 전송되어진 셀 값 그대로 다시 상기 소스 노드 정합 모듈로 재전송한다(S340).

이때 IPC 테스트 셀 수신 단계(S330)를 좀더 자세히 살펴보면, 제3도의(e)에 도시된 바와 같이, 수신된 IPC 테스트 셀을 분석하여 셀 전송 순서 정보를 추출하여, 바로 전에 수신된 IPC 테스트 셀의 셀 전송 순서 정보와 순차적인 관계를 갖는가를 판단하여(S331), 순차적이 아니면, 에러 메시지를 화면에 디스플레이 한다(S332).

즉, 6번째 바이트의 시퀸시 넘버 값을 분석하여 바로 전에 수신된 셀의 시퀸시 넘버 값과 '1'만큼 차이가 나면 제330단계(S330)를 수행하고, 그렇지 않으면 에러 메시지를 화면에 디스플레이 한다(S332).

상기 제331단계(S331)에서 판단한 결과 순차적이면, 상기 IPC 테스트 셀 전송 시각과 현재 시각을 비교하여 설정된 전송 오차 시간을 초과했는가를 판단하여(S333), 초과했으면 셀 분실 메시지를 화면에 디스플레이한다(S334).

즉, IPC 테스트 셀을 전송 시각과 현재 시각(셀 수신 시각)을 비교하여 일정 시간 이상이면 IPC 테스트 셀을 시스템 내부 혹은 망에서 잃어버렸다고 판단하여 '1'만큼 증가한다.

상기 제333단계(S333)에서 판단한 결과 초과하지 않았으면, 상기 제243단계(S243) 수행시 제1메모리(3)에 저장해 놓은 IPC 테스트 셀을 읽어와서, 상기 수신된 IPC 테스트 셀과 페이로드 값을 바이트 단위로 비교하여(S335), 동일하지 않은 바이트는 에러 처리하여 화면에 디스플레이 한다(S336).

이때 전송한 IPC 테스트 셀이 제1메모리(3)에 보관되어 있지 않다고 하더라도, 상기 IPC 테스트 셀 페이로드의 세 번째 바이트부터 마지막 바이트까지는 상기 페이로드 시작 값을 초기 값으로 하여 '1'씩 증가시킨 값을 가지므로, 상기 페이로드 시작값을 기준으로 하여 페이로드 값을 바이트 단위로 비교할 수 있다.

즉, IPC 테스트 셀이 정해진 시간 내에 도착했다고 판단되면 전송된 셀과 수신된 셀의 페이로드 부분을 1 바이트씩 비교하여 에러가 발생된 바이트는 화면에 디스플레이하고, 에러 카운터를 '1'만큼 증가시킨다. 에러가 발생한 바이트는 화면에 출력함과 동시에 경고음을 발생하여 운용자에게 이를 알린다.

상기 과정을 반복하여, 상기 제240단계(S240) 수행시 운용자에 의해 설정된 IPC 테스트 셀 전송 개수와 'n'값은 IPC 테스트 셀이 도착하면 지금까지 얻어진 정보를 분석하여 결과를 출력한다.

이때 제400단계(S400)는 외부로부터 사용자 셀이 제대로 입력되고 있는가를 체크하기 위해, 외부로부터 송수신 되는 사용자 셀을 각각 카운트하여 일정 시간 간격으로 화면에 디스플레이 한다(S400).

이상에서 설명한 바와 같이 본 발명은, 노드 정합 모듈이 IPC 테스트 셀을 생성하여 타노드 정합 모듈로 전송한 후 다시 상기 셀을 재수신받아 상기 전송한 셀과 수신된 셀을 비교하여 IPC 테스트 셀이 분실 혹은 파손되는가를 검사함으로써, 노드 정합 모듈이 타노드 정합 모듈로 셀을 전송하는 데 있어 투명하게 전송되고 있는가를 주기적으로 시험하도록 된 ATM-MSS의 노드 정합 모듈 시험 방법에 관한 것이다.

Claims

노드 정합 모듈을 초기화하는 제100단계(S100)와; 시스템 운용자의 요구에 의해 주기적으로 IPC 테스트 셀을 발생하여 타노드 정합 모듈로 전송하는 제200단계(S200); 타노드 정합 모듈로부터 수신된 IPC 테스트 셀이 최종적으로 자신에게 수신되는 셀인가 아니면 다시 상기 타노드 정합 모듈로 전송해야할 셀 인가를 판단하여, 자신에게 수신되는 셀이면 셀 분실 및 파손을 검사하고, 다시 상기 타노드 정합 모듈로 전송해야 할 셀이면 루프백하는 제300단계(S300); 및 외부로부터 사용자 셀이 제대로 입력되고 있는가를 체크하는 제400단계(S400)로 구성되어 있는 것을 특징으로 하는 ATM-MSS에 있어서 노드 정합 모듈의 시험방법.
제1항에 있어서 상기 제200단계(S200)는, 운용자에 의해 목적지 노드 정합 모듈이 선택되는 제210단계(S210)와; 운용자에 의해 경로가 설정되는 제220단계(S220); 운용자의 요구에 따라 현재 설정된 경로 연결 상태를 디스플레이 하는 제230단계(S230); 운용자에 의해 발생된 IPC 테스트 셀을 상기 설정된 경로를 통해 전송하는 제240단계(S240); 상기 경로 연결을 해제하는 제250단계(S250); 및 초기화하는 제260단계(S260)로 구성되어 있는 것을 특징으로 하는 ATM-MSS에 있어서 노드 정합 모듈의 시험 방법.
제2항에 있어서 상기 제300단계(S300)는, 타노드 정합 모듈로부터 IPC 테스트 셀이 입력되면 인터럽트를 발생하는 제310단계(S310)와; 상기 입력된 IPC 테스트 셀이 최종적으로 자신이 수신해야 할 셀인가 아니면 상기 타노드 정합 모듈로 전송해야 할 셀인가를 판단하는 제32단계(S320); 상기 제320단계(S320)에서 판단한 결과 수신해야 할 셀이면, 상기 IPC 테스트 셀을 분석하여 셀 분실 및 파손을 검사하는 제330단계(S330); 제320단계(S320)에서 판단한 결과 전송해야 할 셀이면 상기 IPC 테스트 셀의 오버헤더를 변화하여 다시 상기 타노드 정합 모듈로 재전송하는 제340단계(S340); 및 초기화하는 제350단계(S350)로 구성되어 있는 것을 특징으로 하는 ATM-MSS에 있어서 노드 정합 모듈의 시험 방법.
제3항에 있어서, 상기 제240단계(S240)는, 직전에 전송한 IPC 테스트 셀의 전송 시각과 현재 시각을 비교하여, 전송 간격이 설정된 전송 오차 시간을 초과했는지를 판단하는 제241단계(S241)와; 상기 제241단계(S241)에서 판단한 결과 초과했으면, IPC 테스트 셀을 분실 처리하는 제242단계(S242); 상기 241(S41)에서 판단한 결과 초과하지 않았으면, 셀 전송 순서 정보를 포함한 페이로드 값과 헤더 값을 할당하여 IPC 테스트 셀 생성하는 제243단계(S243); 상기 생성된 IPC 테스트 셀을 사용자 셀의 흐름에 삽입하여 전송하는 제244단계(S242); 및 초기화하는 제245단계(S245)로 구성되어 있는 것을 특징으로 하는 ATM-MSS에 있어서 노드 정합 모듈의 시험 방법.
제4항에 있어서 상기 제330단계(S330)는, 수신된 IPC 테스트 셀의 페이로드에서송 순서 정보를 추출하여, 직전에 수신된 IPC 테스트 셀의 셀 전송 순서 정보와 순차적인 관계를 갖는가를 판단하는 제331단계(S331)와; 제331단계(S331)에서 판단한 결과 순차적이 아니면, 에러 처리하는 제332단계(S332); 상기 제331단계(S331)에서 판단한 결과 순차적이면, 상기 IPC 테스트 셀 전송 시각과 현재 시각을 비교하여 설정된 전송 오차 시간을 초과했는가를 판단하는 제333단계(S333); 상기 제 333단계(S333)에서 판단한 결과 초과했으면 셀 분실 처리하는 제334단계(S334); 상기 제333단계(S333)에서 판단한 결과 초과하지 않았으면, 상기 제243단계(S243)에서 생성된 IPC 테스트 셀과 상기 수신된 IPC 테스트 셀의 페이로드 값을 바이트 단위로 비교하는 제335단계(S335); 상기 335단계(S335)에서 비교한 결과 동일하지 않은 바이트를 에러 처리하는 제336단계(S336); 및 초기화하는 제337단계(S337)로 구성되어 있는 것을 특징으로 하는 ATM-MSS에 있어서 노드 정합 모듈의 시험 방법.