JP3077089B2 - Ａｔｍネットワークのループバックテスト方法 - Google Patents
Ａｔｍネットワークのループバックテスト方法Info
- Publication number
- JP3077089B2 JP3077089B2 JP03052595A JP5259591A JP3077089B2 JP 3077089 B2 JP3077089 B2 JP 3077089B2 JP 03052595 A JP03052595 A JP 03052595A JP 5259591 A JP5259591 A JP 5259591A JP 3077089 B2 JP3077089 B2 JP 3077089B2
- Authority
- JP
- Japan
- Prior art keywords
- vpi
- loopback
- cell
- vci
- loopback test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ（非同期転送モ
ード）方式のネットワークにおいてループバックテスト
を実施するための方法に関する。ループバックテストは
障害が発生した時に障害個所の特定のために、或いはま
た端末増設時の予備的な試験のために実施される。
ード）方式のネットワークにおいてループバックテスト
を実施するための方法に関する。ループバックテストは
障害が発生した時に障害個所の特定のために、或いはま
た端末増設時の予備的な試験のために実施される。
【０００２】
【従来の技術】図４はＡＴＭ方式を説明するための概念
図である。ノード50−１〜50−３はリンク52−１〜52−
３で相互に接続されてネットワークが形成されているも
のとする。ここでノードは交換局に対応し、リンクはそ
れらの間に布設された通信路に対応する。
図である。ノード50−１〜50−３はリンク52−１〜52−
３で相互に接続されてネットワークが形成されているも
のとする。ここでノードは交換局に対応し、リンクはそ
れらの間に布設された通信路に対応する。
【０００３】ノード50−１〜50−３とリンク52−１〜52
−３で構成されるネットワーク上には送信地点と受信地
点との間の論理的接続を表わす仮想チャネル(Virtual C
hannel；VC) が予め多数設定されている。例えば、図に
示すように、ノード50−１に属するＶＣ終端部54−２と
ノード50−２に属するＶＣ終端部54−５との間でVC−１
が、ＶＣ終端部54−１とＶＣ終端部54−３との間でVC−
２とVC−４が、ＶＣ終端部54−２とＶＣ終端部54−４と
の間でVC−３が設定されている。
−３で構成されるネットワーク上には送信地点と受信地
点との間の論理的接続を表わす仮想チャネル(Virtual C
hannel；VC) が予め多数設定されている。例えば、図に
示すように、ノード50−１に属するＶＣ終端部54−２と
ノード50−２に属するＶＣ終端部54−５との間でVC−１
が、ＶＣ終端部54−１とＶＣ終端部54−３との間でVC−
２とVC−４が、ＶＣ終端部54−２とＶＣ終端部54−４と
の間でVC−３が設定されている。
【０００４】さらに、ノードとノードを結ぶＶＣの束に
は仮想パス(Virtual Path ；VP) が予め設定されてい
る。図に示す例ではVC−３とVC−４の束にはVP−３が、
VC−１にはVP−１が、VC−２にはVP−２が設定されてい
る。図５は各ＶＣ終端部で生成され、ネットワークを経
て他のＶＣ終端部へ到達するＡＴＭセルのフォーマット
の一例を表わす図である。
は仮想パス(Virtual Path ；VP) が予め設定されてい
る。図に示す例ではVC−３とVC−４の束にはVP−３が、
VC−１にはVP−１が、VC−２にはVP−２が設定されてい
る。図５は各ＶＣ終端部で生成され、ネットワークを経
て他のＶＣ終端部へ到達するＡＴＭセルのフォーマット
の一例を表わす図である。
【０００５】ＡＴＭセル70は53オクテットの固定長であ
り、５オクテットのＡＴＭヘッダ72と48オクテットのデ
ータ74とで構成される。ＡＴＭヘッダ72はＶＰを認識す
るための12ビットの仮想パス識別子(VPI) とＶＣを認識
するための16ビットの仮想チャネル識別子(VCI) を格納
する領域を有している。各ノードはそれを通過または始
点・終点とするＶＰに関する情報を予め持っており、Ａ
ＴＭセルを受け取ったらその中のＶＰＩを認識し、ＶＰ
に関して持っている情報に基いてスイッチを切換えるこ
とによってＶＰに沿って各ＡＴＭセルを伝送する。自ノ
ードを終点とするＡＴＭセルを受け取ったらそのＡＴＭ
セルを自局に落とし、ＶＣＩを認識してそれに応じて各
ＶＣ終端部に振り分ける。
り、５オクテットのＡＴＭヘッダ72と48オクテットのデ
ータ74とで構成される。ＡＴＭヘッダ72はＶＰを認識す
るための12ビットの仮想パス識別子(VPI) とＶＣを認識
するための16ビットの仮想チャネル識別子(VCI) を格納
する領域を有している。各ノードはそれを通過または始
点・終点とするＶＰに関する情報を予め持っており、Ａ
ＴＭセルを受け取ったらその中のＶＰＩを認識し、ＶＰ
に関して持っている情報に基いてスイッチを切換えるこ
とによってＶＰに沿って各ＡＴＭセルを伝送する。自ノ
ードを終点とするＡＴＭセルを受け取ったらそのＡＴＭ
セルを自局に落とし、ＶＣＩを認識してそれに応じて各
ＶＣ終端部に振り分ける。
【０００６】なお、ＶＰＩとＶＣＩはリンク毎に独自に
付与されるので、同一のＶＰまたはＶＣに対しても、リ
ンクが異なれば異なるＶＰＩまたはＶＣＩが付与され
る。またＶＰＩはＶＣＩの上位番号として付与されるの
でＶＣＩを参照してＶＣを認識する際にはＶＰＩも参照
しなければならない。ところで、ループバックテストは
前述したように障害個所の特定のため、または、端末増
設時の予備的な試験のために行なわれるのであるから、
ＶＣ単位で実施が可能でなければならない。
付与されるので、同一のＶＰまたはＶＣに対しても、リ
ンクが異なれば異なるＶＰＩまたはＶＣＩが付与され
る。またＶＰＩはＶＣＩの上位番号として付与されるの
でＶＣＩを参照してＶＣを認識する際にはＶＰＩも参照
しなければならない。ところで、ループバックテストは
前述したように障害個所の特定のため、または、端末増
設時の予備的な試験のために行なわれるのであるから、
ＶＣ単位で実施が可能でなければならない。
【０００７】そのためには、例えばVC−３をテストする
にあたって、ＶＣ終端部54−２からVP−３に沿ってノー
ド50−３でループバックさせる場合を想定すると、ノー
ド50−３はVP−３のＶＰＩを含むＡＴＭセルのうち、VC
−３のＶＣＩを含むもののみをノード50−１へ向けてル
ープバックさせ、その他のＶＣＩ、例えばVC−４のＶＣ
Ｉを含むＡＴＭセルは自局のＶＣ終端部へ向けて送出し
なければならない。
にあたって、ＶＣ終端部54−２からVP−３に沿ってノー
ド50−３でループバックさせる場合を想定すると、ノー
ド50−３はVP−３のＶＰＩを含むＡＴＭセルのうち、VC
−３のＶＣＩを含むもののみをノード50−１へ向けてル
ープバックさせ、その他のＶＣＩ、例えばVC−４のＶＣ
Ｉを含むＡＴＭセルは自局のＶＣ終端部へ向けて送出し
なければならない。
【０００８】
【発明が解決しようとする課題】従ってループバックテ
ストを実施するためには、各ノードはＶＰＩの認識だけ
でなくＶＣＩをも認識し、それに応じて方路の切り換え
を行なわなければならず、そのためにハードウェア規模
の増大を招いていた。また、ループバックテスト実施中
にループバックテストの対象となる仮想チャネルの相手
先のＶＣ終端部（前述の例ではＶＣ終端部54−４）から
ループバックの始点（前述の例ではＶＣ終端部54−２）
に向けられたＡＴＭセルがループバックして始点へ戻る
セルと輻奏し、ループバックテストが正常に実施できな
い事態も想定される。
ストを実施するためには、各ノードはＶＰＩの認識だけ
でなくＶＣＩをも認識し、それに応じて方路の切り換え
を行なわなければならず、そのためにハードウェア規模
の増大を招いていた。また、ループバックテスト実施中
にループバックテストの対象となる仮想チャネルの相手
先のＶＣ終端部（前述の例ではＶＣ終端部54−４）から
ループバックの始点（前述の例ではＶＣ終端部54−２）
に向けられたＡＴＭセルがループバックして始点へ戻る
セルと輻奏し、ループバックテストが正常に実施できな
い事態も想定される。
【０００９】したがって本発明の第１の目的は、そのた
めに各ノードにＶＣＩ認識機能を付加する必要のないル
ープバックテスト方法を提供することにある。また、本
発明の第２の目的は、他のＡＴＭセルとの輻奏を回避す
ることのできるループバックテスト方法を提供すること
にある。
めに各ノードにＶＣＩ認識機能を付加する必要のないル
ープバックテスト方法を提供することにある。また、本
発明の第２の目的は、他のＡＴＭセルとの輻奏を回避す
ることのできるループバックテスト方法を提供すること
にある。
【００１０】
【課題を解決するための手段】図１は本発明の原理構成
を説明するための図である。図において、本発明のＡＴ
Ｍネットワークのループバックテスト方法は、多数のノ
ード50−１〜50−３を相互に連結して構成されるネット
ワーク上で、ネットワーク上に設定された仮想チャネル
を識別するＶＣＩと該仮想チャネルを束ねた仮想パスを
識別するＶＰＩ（VPI#ａ）とを含む固定長セルを多重化
して伝送し、各ノード50−１〜50−３においては該セル
内のＶＰＩを認識して方路の切り換えを行なうＡＴＭ方
式のネットワークにおけるループバックテスト方法であ
って、ループバックテストの実施が予想されるループバ
ック経路の各々についてループバック用のＶＰＩ（VPI#
ａ′）を予め割り当て、ループバックテスト実施の際
に、テストの対象となる仮想チャネルのＶＣＩおよびテ
ストすべきループバック経路に対応するＶＰＩ（VPI#
ａ′）を含むループバックテスト用セルを送出する各段
階を具備することを特徴とするものである。
を説明するための図である。図において、本発明のＡＴ
Ｍネットワークのループバックテスト方法は、多数のノ
ード50−１〜50−３を相互に連結して構成されるネット
ワーク上で、ネットワーク上に設定された仮想チャネル
を識別するＶＣＩと該仮想チャネルを束ねた仮想パスを
識別するＶＰＩ（VPI#ａ）とを含む固定長セルを多重化
して伝送し、各ノード50−１〜50−３においては該セル
内のＶＰＩを認識して方路の切り換えを行なうＡＴＭ方
式のネットワークにおけるループバックテスト方法であ
って、ループバックテストの実施が予想されるループバ
ック経路の各々についてループバック用のＶＰＩ（VPI#
ａ′）を予め割り当て、ループバックテスト実施の際
に、テストの対象となる仮想チャネルのＶＣＩおよびテ
ストすべきループバック経路に対応するＶＰＩ（VPI#
ａ′）を含むループバックテスト用セルを送出する各段
階を具備することを特徴とするものである。
【００１１】またこの方法において、ループバックテス
トの対象となる仮想チャネルのＶＣＩおよびそれが属す
る仮想パスのＶＰＩとを含むループバック予告セルを送
出し、該ループバック予告セルを受け取った仮想チャネ
ル終端部54は、その仮想チャネルへのセルの送出を中断
する各段階をさらに具備し、該ループバック予告セルの
送出後においてループバックテストが実施されることが
好適である。
トの対象となる仮想チャネルのＶＣＩおよびそれが属す
る仮想パスのＶＰＩとを含むループバック予告セルを送
出し、該ループバック予告セルを受け取った仮想チャネ
ル終端部54は、その仮想チャネルへのセルの送出を中断
する各段階をさらに具備し、該ループバック予告セルの
送出後においてループバックテストが実施されることが
好適である。
【００１２】
【作用】ループバックテスト用セルには通常のセルのＶ
ＰＩとは異なるものが含まれているので、ＶＰＩを認識
するだけで方路の切り換えが可能となる。また、ループ
バックテストの開始に先立ってループバック予告セルを
送出することによって、輻奏が予想されるセルの送出が
中断され、輻奏を回避することができる。
ＰＩとは異なるものが含まれているので、ＶＰＩを認識
するだけで方路の切り換えが可能となる。また、ループ
バックテストの開始に先立ってループバック予告セルを
送出することによって、輻奏が予想されるセルの送出が
中断され、輻奏を回避することができる。
【００１３】
【実施例】図２は本発明が適用されるＡＴＭ通信システ
ムの一例を表わす図である。伝送装置 500−１には VPI
／VCI 付加検出部 502−１と回線インターフェース504
−１とが具備されている。 VPI／VCI 付加検出部 502−
１はそれに接続された端末62−１，62−２からのデータ
から図５に示した形式のＡＴＭセルを生成し、それが伝
送される経路のＶＰＩおよびＶＣＩを付加し、統計多重
化して回線インターフェース 504−１を介して高速デジ
タル回線へ送出するとともに、回線インターフェース 5
04−１から受け取ったＡＴＭセルからデータを復元しＡ
ＴＭセル内のＶＰＩおよびＶＣＩを認識して各端末62−
１，62−２へ振り分ける。伝送装置 500−３も同様の構
成であり、 VPI／VCI 付加検出部 502−２と回線インタ
ーフェース 504−４が具備されている。
ムの一例を表わす図である。伝送装置 500−１には VPI
／VCI 付加検出部 502−１と回線インターフェース504
−１とが具備されている。 VPI／VCI 付加検出部 502−
１はそれに接続された端末62−１，62−２からのデータ
から図５に示した形式のＡＴＭセルを生成し、それが伝
送される経路のＶＰＩおよびＶＣＩを付加し、統計多重
化して回線インターフェース 504−１を介して高速デジ
タル回線へ送出するとともに、回線インターフェース 5
04−１から受け取ったＡＴＭセルからデータを復元しＡ
ＴＭセル内のＶＰＩおよびＶＣＩを認識して各端末62−
１，62−２へ振り分ける。伝送装置 500−３も同様の構
成であり、 VPI／VCI 付加検出部 502−２と回線インタ
ーフェース 504−４が具備されている。
【００１４】伝送装置 500−２は伝送装置 500−１と接
続するための回線インターフェース504−２と、伝送装
置 500−３と接続するための回線インターフェース 504
−３と、ＶＰＩスイッチング部506 とを具備している。
ＶＰＩスイッチング部 506は回線インターフェース 504
−２または 504−３から受け取ったＡＴＭセル内のＶＰ
Ｉを調べ、ＡＴＭセルの方路を切り換える。
続するための回線インターフェース504−２と、伝送装
置 500−３と接続するための回線インターフェース 504
−３と、ＶＰＩスイッチング部506 とを具備している。
ＶＰＩスイッチング部 506は回線インターフェース 504
−２または 504−３から受け取ったＡＴＭセル内のＶＰ
Ｉを調べ、ＡＴＭセルの方路を切り換える。
【００１５】図中に破線で示すように、伝送装置 500−
１， 500−２， 500−３の経路で仮想パスVPI#ａが設定
されている。またさらに、ループバックテスト用の仮想
パスVPI#ａ′が伝送装置 500−１から 500−２へ達し、
500−１へ戻る経路で設定されている。図３は本発明の
一実施例としての図２のシステムにおけるループバック
テストの手順を説明するフローチャートである。図３を
参照しつつ、端末62−１からVPI#ａを経て端末62−３へ
至る経路を回線インターフェース 504−２でループバッ
クさせる場合、すなわち端末62−１→ VPI／VCI 付加検
出部 502−１→回線インターフェース 504−１→高速デ
ィジタル回線→回線インターフェース 504−２→ＶＰＩ
スイッチング部506 →回線インターフェース 504−２→
高速ディジタル回線→回線インターフェース 504−１→
VPI／VCI 付加検出部 502−１→端末62−１の経路で実
施されるループバックテストの手順を説明する。
１， 500−２， 500−３の経路で仮想パスVPI#ａが設定
されている。またさらに、ループバックテスト用の仮想
パスVPI#ａ′が伝送装置 500−１から 500−２へ達し、
500−１へ戻る経路で設定されている。図３は本発明の
一実施例としての図２のシステムにおけるループバック
テストの手順を説明するフローチャートである。図３を
参照しつつ、端末62−１からVPI#ａを経て端末62−３へ
至る経路を回線インターフェース 504−２でループバッ
クさせる場合、すなわち端末62−１→ VPI／VCI 付加検
出部 502−１→回線インターフェース 504−１→高速デ
ィジタル回線→回線インターフェース 504−２→ＶＰＩ
スイッチング部506 →回線インターフェース 504−２→
高速ディジタル回線→回線インターフェース 504−１→
VPI／VCI 付加検出部 502−１→端末62−１の経路で実
施されるループバックテストの手順を説明する。
【００１６】最初に端末62−１から端末62−３へ向けて
ループバックテスト予告セルを送出する（ステップ
ａ）。このループバックテスト予告セルにはＶＰＩとし
てVPI#ａに対応するＶＰＩが書き込まれている。ループ
バックテスト予告セルは伝送装置500−１， 500−２を
経て伝送装置 500−３の VPI／VCI 付加検出部 502−２
へ到達する。 VPI／VCI 付加検出部 502−２はこのルー
プバックテスト予告セルを受け取ったら、その中のＶＰ
ＩおよびＶＣＩを認識し、以後はそれと同じＶＰＩ，Ｖ
ＣＩを有するＡＴＭセルの送出を中断する。
ループバックテスト予告セルを送出する（ステップ
ａ）。このループバックテスト予告セルにはＶＰＩとし
てVPI#ａに対応するＶＰＩが書き込まれている。ループ
バックテスト予告セルは伝送装置500−１， 500−２を
経て伝送装置 500−３の VPI／VCI 付加検出部 502−２
へ到達する。 VPI／VCI 付加検出部 502−２はこのルー
プバックテスト予告セルを受け取ったら、その中のＶＰ
ＩおよびＶＣＩを認識し、以後はそれと同じＶＰＩ，Ｖ
ＣＩを有するＡＴＭセルの送出を中断する。
【００１７】所定の時間が経過後に（ステップｂ）、ル
ープバックテスト用のセルを送出する（ステップｃ）。
このループバックテスト用セルにはＶＰＩとしてVPI#
ａ′に対応するＶＰＩが書き込まれ、データ領域にはル
ープバックテスト用パターンが書き込まれている。した
がって、ループバックテスト用セルは VPI／VCI 付加検
出部 502−１→回線インターフェース 504−１→高速デ
ィジタル回線→回線インターフェース 504−２→ＶＰＩ
スイッチング部506 →回線インターフェース 504−２→
高速ディジタル回線→回線インターフェース 504−１→
VPI／VCI 付加検出部 502−１経路を経て端末62−１に
戻り、戻ってきたセルの内容がチェックされる（ステッ
プｄ）。ループバックテストを終了したら（ステップ
ｅ）、ＶＰＩをVPI#ａに対応するＶＰＩとするループバ
ック終了通知セルが送出され（ステップｆ）、これによ
り端末62−３から端末62−１への送信の中断が解除され
る。
ープバックテスト用のセルを送出する（ステップｃ）。
このループバックテスト用セルにはＶＰＩとしてVPI#
ａ′に対応するＶＰＩが書き込まれ、データ領域にはル
ープバックテスト用パターンが書き込まれている。した
がって、ループバックテスト用セルは VPI／VCI 付加検
出部 502−１→回線インターフェース 504−１→高速デ
ィジタル回線→回線インターフェース 504−２→ＶＰＩ
スイッチング部506 →回線インターフェース 504−２→
高速ディジタル回線→回線インターフェース 504−１→
VPI／VCI 付加検出部 502−１経路を経て端末62−１に
戻り、戻ってきたセルの内容がチェックされる（ステッ
プｄ）。ループバックテストを終了したら（ステップ
ｅ）、ＶＰＩをVPI#ａに対応するＶＰＩとするループバ
ック終了通知セルが送出され（ステップｆ）、これによ
り端末62−３から端末62−１への送信の中断が解除され
る。
【００１８】
【発明の効果】以上述べてきたように本発明によれば、
各ノードにＶＣＩ認識機能を付加することなくループバ
ックテストの実行が可能となり、ループバックテスト用
セルと他のセルとの輻奏が回避される。
各ノードにＶＣＩ認識機能を付加することなくループバ
ックテストの実行が可能となり、ループバックテスト用
セルと他のセルとの輻奏が回避される。
【図１】本発明の原理構成を説明するための図である。
【図２】本発明が適用されるＡＴＭ通信システムの構成
を表わすブロック図である。
を表わすブロック図である。
【図３】本発明の一実施例を表わすフローチャートであ
る。
る。
【図４】ＡＴＭ方式のネットワークを説明するための概
念図である。
念図である。
【図５】ＡＴＭセルの構成を表わす図である。
50−１〜50−３…ノード 62…端末
フロントページの続き (56)参考文献 特開 平３−36836（ＪＰ，Ａ) 特開 平４−157842（ＪＰ，Ａ) 特開 平４−207544（ＪＰ，Ａ) 特開 平４−253445（ＪＰ，Ａ) 電子情報通信学会技術研究報告 ＣＳ 90−44（1990年７月27日) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/26 - 12/28 H04L 12/56
Claims (2)
- 【請求項１】 多数のノード（50−１〜50−３）を相互
に連結して構成されるネットワーク上で、ネットワーク
上に設定された仮想チャネルを識別するＶＣＩと該仮想
チャネルを束ねた仮想パスを識別するＶＰＩ（VPI#ａ）
とを含む固定長セルを多重化して伝送し、各ノード（50
−１〜50−３）においては該セル内のＶＰＩを認識して
方路の切り換えを行なうＡＴＭ方式のネットワークにお
けるループバックテスト方法であって、 ループバックテストの実施が予想されるループバック経
路の各々についてループバック用のＶＰＩ (VPI#ａ′）
を予め割り当る段階、 ループバックテスト実施の際に、テストすべきループバ
ック経路に対応するＶＰＩ（VPI#ａ′）を含むループバ
ックテスト用セルを送出する段階の各段階を具備するこ
とを特徴とするＡＴＭネットワークのループバックテス
ト方法。 - 【請求項２】 ループバックテストの対象となる仮想チ
ャネルのＶＣＩおよびそれが属する仮想パスのＶＰＩと
を含むループバック予告セルを送出する段階、 該ループバック予告セルを受け取った仮想チャネル終端
部（54）は、その仮想チャネルへのセルの送出を中断す
る段階をさらに具備し、 該ループバック予告セルの送出後においてループバック
テストが実施される請求項１記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03052595A JP3077089B2 (ja) | 1991-03-18 | 1991-03-18 | Ａｔｍネットワークのループバックテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03052595A JP3077089B2 (ja) | 1991-03-18 | 1991-03-18 | Ａｔｍネットワークのループバックテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287537A JPH04287537A (ja) | 1992-10-13 |
| JP3077089B2 true JP3077089B2 (ja) | 2000-08-14 |
Family
ID=12919140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03052595A Expired - Fee Related JP3077089B2 (ja) | 1991-03-18 | 1991-03-18 | Ａｔｍネットワークのループバックテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077089B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738344B2 (ja) * | 1995-05-29 | 1998-04-08 | 日本電気株式会社 | Ａｔｍセルループバック方式 |
| US6697359B1 (en) * | 1999-07-02 | 2004-02-24 | Ancor Communications, Inc. | High performance switch fabric element and switch systems |
| CA2392603C (en) | 1999-12-10 | 2010-06-22 | Qlogic Switch Products, Inc. | Fibre channel credit extender and repeater |
-
1991
- 1991-03-18 JP JP03052595A patent/JP3077089B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告 ＣＳ９０−４４（１９９０年７月２７日） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04287537A (ja) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456631B1 (en) | Communication control equipment and communication control method | |
| US5373504A (en) | Apparatus and a method for setting a communication path | |
| US8537686B2 (en) | Switch with OAM functions | |
| JP3025060B2 (ja) | 装置監視方式 | |
| Chen et al. | Management and control functions in ATM switching systems | |
| JP2892180B2 (ja) | Ａｔｍクロスコネクト装置の監視方式 | |
| US6198726B1 (en) | Plural-line terminating apparatus and OAM processing method thereof | |
| JPH07162435A (ja) | 半固定パス確認方法および装置 | |
| US6028861A (en) | Method and apparatus for performing packet synchronized switch-over | |
| GB2285366A (en) | Asynchronous data transfer | |
| WO2000056116A1 (en) | Method and apparatus for performing packet based policing | |
| EP1047280B1 (en) | Communication systems | |
| JPH10107815A (ja) | データ送信方法およびデータ処理方法 | |
| JP3077089B2 (ja) | Ａｔｍネットワークのループバックテスト方法 | |
| KR100525542B1 (ko) | Ａｔｍ 셀을 이용한 데이터 송수신 장치 | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | Frame Relay to ATM Network and Service Interworking | |
| Cisco | ATM Technology | |
| Cisco | Frame Relay to ATM Network and Service Internetworking | |
| Cisco | ATM to Frame Relay Network & Service Interworking | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| US6665302B2 (en) | Method and system for handling a loop back connection using a priority unspecified bit rate in ADSL interface | |
| KR0174966B1 (ko) | 비동기 전송모드에서 셋업 메세지의 에러 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| LAPS | Cancellation because of no payment of annual fees |