KR0179281B1 - 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법 - Google Patents

챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법 Download PDF

Info

Publication number
KR0179281B1
KR0179281B1 KR1019960005004A KR19960005004A KR0179281B1 KR 0179281 B1 KR0179281 B1 KR 0179281B1 KR 1019960005004 A KR1019960005004 A KR 1019960005004A KR 19960005004 A KR19960005004 A KR 19960005004A KR 0179281 B1 KR0179281 B1 KR 0179281B1
Authority
KR
South Korea
Prior art keywords
etch
vapor
end point
etched
chamber
Prior art date
Application number
KR1019960005004A
Other languages
English (en)
Other versions
KR970063543A (ko
Inventor
허윤준
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960005004A priority Critical patent/KR0179281B1/ko
Priority to US08/679,004 priority patent/US5783099A/en
Priority to DE19632846A priority patent/DE19632846C2/de
Priority to JP02984797A priority patent/JP3265530B2/ja
Publication of KR970063543A publication Critical patent/KR970063543A/ko
Application granted granted Critical
Publication of KR0179281B1 publication Critical patent/KR0179281B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963End-point detection

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

베이퍼-에치를 챔버 내에 베이퍼 상태의 에쳔트를 도입하고 나서 에치할 물질을 넣는 스텝; 베이퍼-에치가 진행되는 동안 생성되는 특정 부산물의 이온전류세기를 측정하는 스텝; 측정된 이온전류세기값을 상기 물질의 두께 변화값으로 환산하는 스텝; 그리고 환산된 두께 변화값이 원하는 에치값에 도달할 때 그 상태를 에치-종말점으로 결정하는 스텝을 구비한 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법이 제공된다.

Description

챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법
제1도는 본 발명에 따른 베이퍼(vapor)-에치시 종말점 측정방법을 보여주는 순서도.
제2도는 본 발명에 따른 베이퍼-에치시 종말점 측정방법을 구현하기 위한 습식에치 장치의 개략구성도.
제3도는 순수한 HF 베이퍼를 이용한 열적 실리콘 산화막의 에치 도중 챔버내의 에치 환경변화를 보여주는 그래프.
제4도는 룸 온도(room temperature)에서 열적 실리콘 산화막(70)의 에치중에 생성되는 각 부산물에 대한 이온전류의 세기를 보여주는 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 챔버 10a : 스테이지
20 : 이온전류세기 20a : 밸브
30 : △T 환산기 40 : △T 디스플레이기
50 : 밸브 60 : 실리콘 기판
70 : 실리콘 산화막
본 발명은 에치-종말점 측정방법에 관한 것으로, 특히 베이퍼-에치(vapor-etch)시 에치-종말점을 측정하는 방법에 관한 것이다.
반도체 제조공정 중에는 여러 가지 패턴을 만들기 위해 에치공정이 필수적으로 사용된다.
잘 알려진 바와 같이, 에치방법은 건식에치(dry etch) 방법과 습식에치(wet etch) 방법으로 크게 구분된다.
또한 최근에는 무수(non-water) 상태 즉 베이퍼(vapor) 상태의 에쳔트를 이용하여 에치할 물질을 챔버(chamber) 내에서 에치하는 베이퍼-에치방법이 소개되었다.
이와 같은 건식에치법, 습식에치법 또는 베이퍼-에치법을 가지고 반도체층, 절연층 또는 도전층을 에치함에 있어서, 중요한 것은 에치할 층이 원하는 두께만큼 에치되었는가를 정확히 확인하는 것이다.
반도체 소자 제조공정은 미세패턴들을 요구하는 공정이기 때문에, 불량을 방지하기 위하여 각 패턴을 형성하기 위해 수반되는 에치공정시 에치할 층이 원하는 두께만큼 정확히 에치되었는가를 확인하는 공정, 다시말해 에치-종말점(etch-ending point)을 정확히 측정하는 것이 필수적이다.
이하에서, 건식에치 공정에 사용되는 에치-종말점 측정방법과 습식에치 공정에 사용되는 에치-종말점 측정방법을 소개하기로 한다.
먼저, 건식에치 공정에서 널리 사용되는 에치-종말점 측정방법은 빛의 파장을 이용하는 것이다.
에쳔트(etchant) CF4를 이용하여 실리콘 산화막(SiO2)을 건식에치하기 시작하면 CF4와 실리콘 산화막이 반응하여 CoyFx 같은 부산물(by product)이 생성된다.
이때 에쳔트 CF4와 반응중인 실리콘 산화막(SiO2)에 레이져 같은 빛을 투사시키면 그 빛이 실리콘 산화막(SiO2) 및 반응에 따른 부산물(CoyFx)에 의해 반사된다.
여기서, 반사된 빛의 세기(intensity)는 실리콘 산화막(SiO2)의 에치 진행정도에 따라 변화될 것이다.
따라서, 에치 도중 특정(specific) 파장(wavelength)에서의 반사되는 빛의 세기를 측정하여 그 빛의 세기가 일정세기 이상 또는 이하로 측정되면 그 측정상태를 에치-종말점으로 간주한다.
여기서, 위의 일정세기는 사전의 실험들에 의해 셋트된다.
위에서 언급한 바와 같이, 빛의 파장을 이용한 에치-종말점 측정방법은 CMA(Chemical mechanical Polishing) 방법에서도 동일하게 사용된다.
이 CMA 방법은 에치되기 위한 층을 밀링(milling) 하는 것에 의해 원하는 두께만큼 에치하는 것이다.
이하에서, 습식에치 공정에서 사용되는 있는 에치-종말점 측정방법을 소개하기로 한다.
첫 째, 색상에 따른 에치-종말점 측정방법이 있다.
이 방법을 설명하기 위해, 반도체층 위에 절연층이 형성된 구조에서, 원하는 패턴을 형성하기 위해 이 절연층을 습식에치 한다고 하자.
이 구조를 에쳔트가 담겨진 용기(bath)내에 넣어 습식에치를 어느 정도를 진행한 후에 그 구조를 꺼내어 그 구조의 표면 색상을 보고 에치-종말점을 판단한다.
즉, 그 절연층이 원하는 두께만큼 에치된 경우에는 하측에 위치된 반도체층으로 인해 그 구조의 표면색상은 에치전의 표면색상과 다를 것이다.
이 표면색상에 따른 에치-종말점 측정방법은 완전 에치가 아닌 부분 에치시에 주로 사용된다.
예로서, 위의 절연층의 두께가 5000이나, 4000만큼만을 에치 하고자 하는 경우에 사용된다.
둘 째, 표면장력을 이용한 에치-종말점 측정방법이 있다.
이 방법에 따르면, 실리콘 같은 반도체층과 절연층으로 구성된 구조를 습식-에쳔트가 담겨진 용기내에 넣어 습식에치를 어느 정도 진행한 후에 그 구조를 꺼내어 그 구조의 표면에 물을 뿌린다.
이 때, 절연층이 완전히 에치되었다면 실리콘의 표면이 노출되었을 것이므로 실리콘의 표면장력에 의해 실리콘 표면상에는 물이 어느 정도 묻을 것이다.
그러나, 절연층이 완전히 에치되지 않았다면, 절연층은 표면장력이 거의 없으므로, 뿌려진 물은 그대로 흘러내릴뿐 그 표면에 묻지 않을 것이다.
이와 같은 방법으로, 에치-종말점을 측정한다.
셋 째, 두께 측정자를 이용하여 에치-종말점을 측정하는 방법이 있다.
이 방법 또한 위에서 언급한 구조를 용기 내에 넣고 어느 정도 습식에치를 진행한 후에 그 구조를 꺼내어 두께 측정자를 이용하여 그 구조의 두께를 측정한다.
만약 절연층이 완전히 에치되었다면, 반도체층의 두께만이 측정될 것이고, 절연층이 완전히 에치되지 않았다면, 반도체층의 두께보다 더 두꺼운 값이 측정될 것이다.
위의 세 방법은 시각적인(visual) 방법들이기 때문에 에치할 물질에 아무런 패턴도 없는 경우에만 사용될 수 있다.
여기서, 베이퍼-에치법은 가스상태가 아닌 베이퍼 상태의 에쳔트를 가지고 원하는 물질을 에치하기 때문에 건식에치법 보다 습식에치법에 더 가까우며, 따라서 에치-종말점 측정 또한 습식에치시 사용되는 방법들이 적용된다.
그러나, 실제로 반도체 소자들의 제조공정시 사용되는 에치공정들은 주로 해당물질에 패턴들을 형성하기 위하여 사용되며, 특히 그 패턴들은 거의 미세패턴에 해당되기 때문에 시각적으로 측정하기가 거의 불가능하다.
따라서, 반도체 소자들의 제조공정시 위의 방법들을 실제로 사용하기 위해서는 확대된 형태의 테스트 패턴을 이용한다.
즉, 실제 반도체 소자의 제조공정을 수행할 시, 그 테스트 패턴에 동일한 제조공정을 수행한다.
이 테스트 패턴은 실물보다 상당히 크게 확대된 것이기 때문에, 위의 세 가지 에치-종말점 측정방법을 적용할 수 있다.
그리고, 측정인은 그 테스트 패턴상의 색상, 표면장력 및 두께를 이용하여 실제 구조의 에치-종말점을 예측하게 된다.
그러나, 테스트 패턴상의 에치-종말점을 가지고 실제 구조의 종말점으로서 사용하는데는 많은 불량(failures)을 발생시킬 수 있는 위험이 있다.
또한, 테스트 패턴을 이용하여야 하기 때문에 경제적으로도 부적합할 뿐만 아니라, 일일이 용기에서 구조를 꺼내어 색상 및 표면장력을 판단하거나 또는 두께를 측정자로 재어야 하기 때문에 공정시간이 길어진다.
통상, 에치타겟(etch target) 물질두께의 150~200에 해당하는 공정시간이 소요된다.
또한, 테스트 패턴의 사용으로 인해 공정이 복잡해지고 에쳔트 같은 화학물질들(chemical materials)의 소모량이 너무 많게 된다.
상술한 바와 같이, 건식에치법에 사용되는 에치-종말점 측정방법과는 달리 습식에치법 및 베이퍼-에치법에 사용되는 에치-종말점 측정방법들은 여러 측면에서 효율적이지 못했다.
따라서, 베이퍼-에치법과 습식에치법에 효율적으로 적용될 수 있는 에치-종말점 측정방법이 필수적으로 요구되어 왔다.
본 발명은 위의 문제점들을 해결하기 위한 것으로, 부산물(by-product)의 이온전류세기를 이용한 베이퍼-에치 장치의 에치-종말점 측정방법을 제공하는데 그 목적이 있다.
위의 목적을 달성하기 위하여, 본 발명에 따르면, 챔버(chamber)를 갖는 베이퍼 에치 장치의 에치-종말점 측정방법은 베이퍼-에치를 위해 챔버 내에 베이퍼 상태의 에쳔트를 도입(introduce)하고나서 에치할 물질을 넣는 스텝; 베이퍼-에치가 진행되는 동안 생성되는 특정 부산물(by-product)의 이온전류세기를 측정하는 스텝; 측정된 이온전류세기값을 상기 물질의 두께 변화값으로 환산하는 스텝; 그리고 환산된 두께 변화값이 원하는 에치값에 도달할 때 그 상태를 에치-종말점으로 결정하는 스텝을 구비한다.
앞서 설명한 바와 같이, 반도체 제조공정 중에는 반도체층, 절연층, 또는 금속같은 도전층을 종종 에치해야할 경우가 있다.
최근에는 베이퍼(vapor) 상태의 에쳔트를 이용하는 베이퍼-에치법이 각광을 받고 있다.
이하에서, 본 발명에 따른 베이퍼-에치 과정을 상세히 설명하기로 한다.
제1도는 본 발명에 따른 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법을 보여주는 순서도이다.
제1도에 따르면, 먼저, 에치-챔버 내에 베이퍼 상태의 에쳔트를 도입(introduce)시키고 이어 에치할 물질을 챔버 내에 넣는다.
이어서, 베이퍼-에치가 진행되는 동안 생성되는 부산물들 중 특정 부산물의 이온전류세기(ion-current intensity)를 측정한다.
어떤 물질을 베이퍼-에치 할 때 생성되는 특정 부산물의 이온전류세기와 그에 대응되는 그 물질의 에치된 두께는 사전의 많은 실험들에 의해 하나의 테이블로 만들어져 있다고 가정하자.
이 때, 측정된 이온전류세기를 이용하여 물질의 에치된 두께(즉, 두께 변화량)를 확인한다.
이 에치된 두께는 일종의 디스플레이 장치에 의해 연속적으로 또는 이산적으로(continuously or dicretely) 디스플레이 된다.
작업자는 디스플레이 장치에 디스플레이 된 두께 변화량이 원하는 에치값에 도달 할 때 이를 에치-종말점으로 간주하여 베이퍼-에치를 중단한다.
제2도는 본 발명에 따른 에치-종말점 측정방법을 구현하는 베이퍼-에치 장치의 개략적인 구성블럭도이다.
제2도에서, 참조번호 10은 에치-챔버를, 10a는 에치할 물질이 놓여지기 위한 스테이지(stage)를, 20은 베이퍼-에치 도중 생성되는 특정 부산물(a specific by-product)의 이온전류세기를 측정하는 이온전류세기 측정기를, 20a는 이온전류세기 측정기(20)로의 특정 부산물의 도입량을 제어하는 밸브를, 30은 측정된 이온전류세기를 물질의 에치된 두께(△T : 두께 변화량)로 환산하는 △T 환산기를, 40은 환산된 △T을 모니터 상에 디스플레이 하는 △T 디스플레이기를, 50은 베이퍼(vapor) 상태의 에쳔트를 챔버(10)로 공급하는 것을 제어하는 밸브를, 60은 실리콘 기판을, 70은 에치할 물질로서 실리콘 기판 위에 형성된 실리콘 산화막을 지시한다.
이하에서, 제2도를 참조하여, 실리콘 산화막(SiO2)을 베이퍼-에치하는 과정을 상세히 설명하기로 한다.
먼저, 밸브(50)를 통해 에쳔트로서 무수의(anhydrous) 상태(또는 베이퍼 상태)의 불화수소(HF)를 에치-챔버(10)내에 도입(introduce) 시키고 바로 이어 적정량의 물(H2O)을 에치-베이퍼 상태로 챔버(10)내에 도입시킨다.
그리고나서, 에치-챔버(10)내의 기 위치된 스테이지(stage)(10a)상에 에치할 실리콘 산화막 (SiO2)(70)을 올려 놓는다.
여기서, 에쳔트로서 무수상태의 불화수소(HF)를 이용하였으나, 무수상태의 또 다른 에쳔트들이 사용될 수 있다.
실리콘 산화막(70)의 또 다른 에쳔트들로서는 인산(H2PO4)와 수산화 암모늄(NH4OH)등이 있다. 이들 에쳔트들도 모두 산(acid)임을 알 수 있다.
또한, 본 실시예는 실리콘 산화막을 예로 하였으나, 에치할 물질이 실리콘 같은 반도체막일 경우는 에쳔트로서 무수상태의 황산(anhydrous H2SO4)이 사용된다.
위에서 언급된 에쳔트들은 모두 수소이온(H)을 포함하고 있음을 알 수 있다.
또한, 스테이지(10a)에 놓여지는 실리콘 산화막(70)은 실리콘 기판(60)상에 열적으로(thermally) 형성된 열적 산화막이라고 가정하자.
이와 같이, 실리콘 산화막(SiO2)(70)의 베이퍼-에치시에는 일반적으로 물(H2O)이 베이퍼 상태의 에쳔트에 첨가되어 진다.
따라서, 물(H2O)의 첨가된 량에 따라서 실리콘 산화막(70)의 에치율(etch-rate)이 변화하게 된다.
베이퍼(vapor) 상태의 불화수소(HF)/물(H2O)과 실리콘 산화막(70)의 에치반응을 제3(a)도 내지 제3(d)도에 나타내었다.
먼저, 제3(a)도에 나타낸 바와 같이, 초기에 베이퍼 상태의 HF와 H2O를 에치-챔버(10) 내에 도입시키면, 그들은 아래의 식(1)과 같이 반응한다.
식(1)의 우측변에 위치된 H3O++ HF2 -는 액체(liquid) 상태로서 제3(b)도에 나타낸 바와 같이, 실리콘 산화막(70)의 표면상에 존재하게 된다.
이어서, 식(1)의 우측변에 위치한 H3O++ HF2 -는 실리콘 산화막(70)과 반응한다.
실리콘 산화막(70)은 H3O++ HF2 -와 반응하여 에치되기 시작한다.
실리콘 산화막(SiO2)(70)이 에치되는 동안 실리콘 산화막(SiO2)(70)의 표면상에는 액체(liquid) 상태의 H3O++ H2SiF6+ H2O + HF-가 존재하게 된다.
제3(d)도는 실리콘 산화막(70)이 모두 에치된 상태를 보여주는 것으로서, 실리콘 산화막(70)이 모두 에치되면, 베이퍼(vapor) 상태의 HF + H2O + SiF4가 생성되고 액체(liquid) 상태의 H2O + HF2 -+ H2SiF6가 실리콘 기판(60)의 표면상에 존재하게 된다.
즉 제3(b)도부터 제3(d)도 까지의 반응은 아래의 식(2)로 나타낼 수 있다.
반응식(2)에서 결국 실리콘 산화막(SiO2)(70)과 HF/H2O(vapor)의 반응으로 부산물 SiF4가 생성됨을 알 수 있다.
제4도는 룸 온도(room temperature)에서 열적 실리콘 산화막(70)의 에치 중에 생성되는 각 부산물에 대한 이온전류세기를 보여주는 그래프이다.
제4도를 참조하여, 베이퍼-에치의 시작후 일정시간(제4도에서는 500sec)이 경과하면 부산물이 생성되고, 각 부산물에 대한 이온전류세기가 측정됨을 알 수 있다.
제2도에서, 이온전류세기 측정기(20)는 이를 부산물들 중 특정한 부산물(본 실시예에서는, SiF4)만을 연속적으로 또는 이산적으로 포획하여 그것의 이온전류세기를 측정한다.
제4도에서, 부산물 SiF4의 이온전류세기는 베이퍼-에치 후 500sec가 경과하면 지속적으로 증가하다가, 약 3500sec가 경과한 후에는 서서히 감소한다.
이와 같이 SiF4의 이온전류세기가 감소하기 시작한 시점은 실리콘 산화막(SiO2)이 모두 에치된 시점을 의미한다.
이와 같은 사실은 실험을 통해서 알 수 있으며, 부산물 SiF4의 이온전류세기의 변화(△ICI)값과 실리콘 산화막의 두께 변화(△T)값은 그 실험을 통해 일대일 대응되게 테이블 데이터(table data)로 작성될 수 있다.
이 테이블 데이터는 제2도에서 △T 환산기(30)의 메모리(도시하지 않음)에 저장되어 진다.
그러므로, 이온전류세기 측정기(20)가 연속적으로 또는 이산적으로 측정된 SiF4의 이온전류세기값을 출력하면, △T 환산기(30)는 테이블 데이터를 참조하여 그 측정된 이온전류세기값에 대응하는 두께 변화값(즉, 실리콘 산화막의 에치된 두께값 : △T)을 △T 디스플레이기(40)에 출력하게 된다.
따라서, 실리콘 산화막(70)이 챔버(10)내에서 베이퍼-에치되는 동안 △T 디스플레이기(40)는 △T 값을 연속적으로 또는 이산적으로 모니터상에 디스플레이 한다.
사용자는 △T 디스플레이기(40)에 △T 값이 원하는 에치값에 도달했음을 디스플레이 할 때 그 상태를 에치-종말점으로 간주하고 베이퍼-에치 공정을 중단하게 된다.
위의 베이퍼-에치 과정은 에치할 물질이 실리콘 산화막(SiO2)인 경우를 예시하였으나, 본 발명에 따른 베이퍼-에치 장치의 에치-종말점 측정방법은 질화막 같은 절연막이나 폴리실리콘 같은 반도체 및 금속의 베이퍼-에치시에도 동일하게 적용될 수 있다.
이와 같이 실리콘 산화막외의 다른 물질을 베이퍼-에치 할 경우에 있어서는 에쳔트와 이온전류세기를 측정하기 위해 선택되는 특정 부산물만이 실리콘 산화막(SiO2)의 그것과 다를 뿐이다.
예로서, 폴리실리콘을 에치할 경우에는 에쳔트로서 무수(anhydrous)황산(H2SO4)이 사용되므로, 실리콘 산화막(SiO2) 에치시와는 다른 부산물들이 생성된 것이다.
상술한 바와 같이 본 발명에 따르면 다음과 같은 이점들을 얻을 수 있다.
첫 째, 시각적인 에치-종말점 측정방법이 아닌 자동적인 에치-종말점 측정방법이므로 편리할 뿐만 아니라 에치공정에 소요되는 시간을 단축시킬 수 있다.
둘 째, 종래 시각적 에치-종말점 측정방법과는 다르게 테스트-패턴을 사용할 필요가 없으므로, 화학용액 및 에치할 물질의 불필요한 소모를 막을 수 있다.
셋 째, 종래 시각적 방법에 비해 정확히 에치-종말점을 측정할 수 있으므로 베이퍼-에치 공정의 불량(failure)을 방지할 수 있다.

Claims (6)

  1. 베이퍼-에치를 위해 챔버 내에 베이퍼 상태의 에쳔트를 도입하고 나서 에치할 물질을 넣는 스텝; 베이퍼-에치가 진행되는 동안 생성되는 특정 부산물의 이온전류세기를 측정하는 스텝; 측정된 이온전류세기값을 상기 물질의 두께 변화값으로 환산하는 스텝; 그리고 환산된 두께 변화값이 원하는 에치값에 도달할 때 그 상태를 에치-종말점으로 결정하는 스텝을 구비함을 특징으로 하는 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법.
  2. 제1항에 있어서, 에쳔트를 도입시 베이퍼 상태의 물(H2O)이 함께 챔버 내에 도입됨을 특징으로 하는 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법.
  3. 제1항에 있어서, 상기 에치할 물질은 절연막이고, 에쳔트는 산(acid)임을 특징으로 하는 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법.
  4. 제3항에 있어서, 상기 절연막은 실리콘 산화막과 실리콘 질화막 중 어느 하나이고, 예쳔트로서의 산은 무수의(anhydrous) HF, H3PO4및 NNH4OH 중 어느 하나임을 특징으로 하는 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법.
  5. 제1항에 있어서, 상기 에치할 물질은 반도체막이고 베이퍼 상태의 에쳔트는 산(acid)임을 특징으로 하는 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법.
  6. 제5항에 있어서, 반도체막은 폴리실리콘이고 산은 무수의(anhydrous) 황산(H2SO4)임을 특징으로 하는 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법.
KR1019960005004A 1996-02-28 1996-02-28 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법 KR0179281B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960005004A KR0179281B1 (ko) 1996-02-28 1996-02-28 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법
US08/679,004 US5783099A (en) 1996-02-28 1996-07-12 Etch-ending point measuring method for vapor etch process
DE19632846A DE19632846C2 (de) 1996-02-28 1996-08-14 Verfahren zum Feststellen des Endpunkts eines Dampfphasen-Ätzvorgangs
JP02984797A JP3265530B2 (ja) 1996-02-28 1997-01-30 ベーパエッチング装置のエッチング終点測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960005004A KR0179281B1 (ko) 1996-02-28 1996-02-28 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법

Publications (2)

Publication Number Publication Date
KR970063543A KR970063543A (ko) 1997-09-12
KR0179281B1 true KR0179281B1 (ko) 1999-10-01

Family

ID=19452011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005004A KR0179281B1 (ko) 1996-02-28 1996-02-28 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법

Country Status (4)

Country Link
US (1) US5783099A (ko)
JP (1) JP3265530B2 (ko)
KR (1) KR0179281B1 (ko)
DE (1) DE19632846C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139758A (ko) * 2018-06-01 2020-12-14 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 비플라즈마 에칭 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891744A (en) * 1996-01-29 1999-04-06 Micron Technology, Inc. Method of monitoring a process of manufacturing a semiconductor wafer including hemispherical grain polysilicon
US5913102A (en) * 1997-03-20 1999-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming patterned photoresist layers with enhanced critical dimension uniformity
US6309976B1 (en) * 1999-03-22 2001-10-30 Taiwan Semiconductor Manufacturing Company Critical dimension controlled method of plasma descum for conventional quarter micron and smaller dimension binary mask manufacture
KR101240333B1 (ko) * 2007-08-24 2013-03-07 삼성전자주식회사 마스크 표면에 흡착된 이온 분석 장치 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2827724A (en) * 1955-03-07 1958-03-25 Turco Products Inc Method and apparatus for determining etching depth
US4358338A (en) * 1980-05-16 1982-11-09 Varian Associates, Inc. End point detection method for physical etching process
US4362596A (en) * 1981-06-30 1982-12-07 International Business Machines Corp. Etch end point detector using gas flow changes
JPH07105321B2 (ja) * 1985-03-29 1995-11-13 株式会社日立製作所 イオンビ−ム加工方法およびその装置
DD244018A1 (de) * 1985-12-03 1987-03-18 Univ Berlin Humboldt Spektroskopisches verfahren zur in situ optimierung und endpunktsbestimmung bei plasmaaetzprozessen
JPS62204528A (ja) * 1986-03-05 1987-09-09 Hitachi Ltd ドライプロセス処理装置
FR2619579B1 (fr) * 1987-08-20 1993-02-19 Air Liquide Procede de controle en temps reel de la selectivite de la gravure par analyse des gaz du plasma dans un procede de gravure ionique reactive et reacteur pour sa mise en oeuvre
JP2919899B2 (ja) * 1990-02-28 1999-07-19 株式会社日立製作所 終点検出方法およびその装置
US5294280A (en) * 1991-06-28 1994-03-15 Tokyo Electron Limited Gas measuring device and processing apparatus provided with the gas measuring device
DE4445762A1 (de) * 1994-12-21 1996-06-27 Adolf Slaby Inst Forschungsges Verfahren und Vorrichtung zum Bestimmen absoluter Plasmaparameter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139758A (ko) * 2018-06-01 2020-12-14 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 비플라즈마 에칭 방법

Also Published As

Publication number Publication date
JPH09237775A (ja) 1997-09-09
DE19632846A1 (de) 1997-09-04
JP3265530B2 (ja) 2002-03-11
US5783099A (en) 1998-07-21
KR970063543A (ko) 1997-09-12
DE19632846C2 (de) 2003-04-17

Similar Documents

Publication Publication Date Title
KR100192489B1 (ko) 용기를 갖는 습식에치 장치의 에치 종말점 측정방법
KR920010726B1 (ko) 반도체 제조장치의 크리닝 종점 판정방법
JP4563584B2 (ja) プラズマ・エッチング工程の精度を改善する方法および装置
JP5524453B2 (ja) シリコンウェーハのエッチング方法及びエッチング装置
KR20020000102A (ko) 발광분광법에 의한 피처리재의 막두께 측정방법 및 그것을사용한 피처리재의 처리방법
JPS60170940A (ja) エツチング方法
WO2008013256A1 (en) End point detectable plasma etching method and plasma etching apparatus
US11355324B2 (en) Plasma processing method
KR0179281B1 (ko) 챔버를 갖는 베이퍼-에치 장치의 에치-종말점 측정방법
KR0161887B1 (ko) 용기를 갖는 습식에치 장치의 에치 종말점 측정방법
KR20120067403A (ko) 기판 처리 방법 및 이를 수행하기 위한 기판 처리 시스템
JP2002081917A (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
KR980012213A (ko) 반도체 웨이퍼의 에칭 균일도 측정 장치 및 방법
US6599759B2 (en) Method for detecting end point in plasma etching by impedance change
US6562254B2 (en) Etching method
JP2010278363A (ja) 結晶欠陥検出方法
EP1296132B1 (en) Sensor cell for measuring the concentration of a component in a two component liquid mixture, apparatus and etching system
US6821892B1 (en) Intelligent wet etching tool as a function of chemical concentration, temperature and film loss
JP3647367B2 (ja) 濃度測定方法及びその装置並びに基板処理装置
JP2006119145A (ja) 半導体ウエハの処理方法及び処理装置
KR0137822B1 (ko) 반도체 플라즈마 식각 공정의 식각 속도 및 균일도 측정 방법
JPH06163509A (ja) エッチング処理液の制御方法
KR20010086495A (ko) 인산용액내의 규산염 농도 계측을 이용한 습식식각장치
JP2005303088A (ja) プラズマ処理装置及びレジストトリミング方法
JP2000124198A (ja) プラズマエッチング装置及びプラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee