KR0177735B1 - Cell synchronization maintaining method by fifo on moving the atm cell - Google Patents
Cell synchronization maintaining method by fifo on moving the atm cell Download PDFInfo
- Publication number
- KR0177735B1 KR0177735B1 KR1019960043468A KR19960043468A KR0177735B1 KR 0177735 B1 KR0177735 B1 KR 0177735B1 KR 1019960043468 A KR1019960043468 A KR 1019960043468A KR 19960043468 A KR19960043468 A KR 19960043468A KR 0177735 B1 KR0177735 B1 KR 0177735B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- signal
- data
- synchronization
- cell data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/28—Flow control; Congestion control in relation to timing considerations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 비동기 전송모드의 물리층에서 셀 데이터를 추출하여 비동기 전송모드 층으로 메모리를 이용하여 셀 데이터를 이동할 시에 선입선출형 메모리의 리드/라이트 신호를 제어하는 클럭 등에 순간적인 장애가 발생하여 메모리의 리드/라이트 포인터의 신호에 오류가 발생됨으로 인해 셀 동기가 유실되어 계속적으로 셀 에러가 발생되는 것을 방지하기 위한 선입선출을 이용한 비동기전송모드 셀 이동시 셀 동기 유지 방법에 관한 것이다.According to the present invention, when a cell data is extracted from a physical layer in an asynchronous transmission mode and a cell is moved using a memory to an asynchronous transmission mode layer, an instantaneous failure occurs in a clock for controlling a read / write signal of a first-in first-out type memory. The present invention relates to a method of maintaining cell synchronization during asynchronous transfer mode cell movement using first-in, first-out to prevent cell synchronization from being lost due to an error in a signal of a read / write pointer.
종래에는 순간적으로 클럭 신호에 노이즈 등과 같은 장애가 발생되어 메모리의 리드/라이트신호에 영향을 미쳐 셀전송부로 데이터가 이동할 시에 53바이트 단위로 이동되지만 동기를 유지한 형태가 아닌 상태가 발생되어 계속적으로 셀 에러를 발생시키는 문제점이 있었다.Conventionally, the clock signal is momentarily generated, such as noise, which affects the read / write signal of the memory. When data is moved to the cell transfer unit, the data is moved in 53-byte units. There was a problem that caused a cell error.
이것을 해결하기 위해, 본 발명은 라인으로부터 물리부로 비동기 전송모드 셀 데이터의 전송이 완료되었는지를 체크하는 제1단계와, 상기 제1단계의 판단결과 완료된 경우 타이밍 제어수단은 물리수단의 전송완료신호에 응답하여 물리수단으로 제1리드신호를 출력하여 비동기 전송모드 셀 데이터를 로드하고, 동기 입력 신호를 출력하여 비동기 전송모드 셀 데이터의 맨첫부분에 동기 비트를 실고, 메모리 수단으로 제1라이트신호를 출력하여 동기 비트가 실린 비동기 전송모드 셀 데이터를 저장하도록 하는 제2단계와, 상기 제2단계의 셀 데이터 저장 완료신호가 있는지를 체크하는 제3단계와, 상기 제3단계의 판단결과, 저장 완료된 경우 메로리 수단의 데이터 존재확인 신호에 응답하여 셀전송수단이 인에이블되어 있는지를 체크하는 제4단계와, 상기 제4단계의 판단결과 셀전송수단이 인에이블되어 있는 경우 메모리수단으로 제2리드신호를 출력하고, 셀전송수단으로 제2라이트신호를 출력하여 셀전송수단으로 셀 데이터를 로드 하는 제5단계와, 상기 제5단계에서 로드된 셀 데이터를 검색하여 동기 비트가 1인지를 체크하는 제6단계와, 상기 제6단계의 판단결과 동기 비트가 1인 경우 셀 동기에 이상이 없으므로 셀 데이터를 출력하는 제7단계로 이루어진다.In order to solve this problem, the present invention provides a first step of checking whether transmission of asynchronous transmission mode cell data from a line to a physical unit is completed, and when the determination result of the first step is completed, the timing control means is connected to the transmission completion signal of the physical means. In response, the first read signal is output to the physical means to load the asynchronous transmission mode cell data, the synchronous input signal is output to the first bit of the asynchronous transmission mode cell data, and the sync bit is output to the memory means. A second step of storing the asynchronous transmission mode cell data carrying the synchronization bit, a third step of checking whether there is a cell data storage completion signal of the second step, and a result of the determination of the third step A fourth step of checking whether the cell transmission means is enabled in response to the data existence confirmation signal of the memory means; A fifth step of outputting a second read signal to the memory means, a second write signal to the cell transfer means, and loading the cell data into the cell transfer means when the cell transfer means is enabled; A sixth step of checking whether the synchronization bit is 1 by searching the cell data loaded in the fifth step; and outputting the cell data because there is no abnormality in cell synchronization when the synchronization bit is 1 as the determination result of the sixth step. The seventh step is made.
Description
종래의 구성은 첨부한 도면 제1도에 도시된 바와 같이, 라인으로부터 비동기 전송모드 셀 데이터를 입력받고, 비동기 전송모드 셀 데이터 입력완료를 알리기 위한 제1플래그(F1)를 출력하는 물리부(10)와, 상기 물리부(10)의 제1플래그(F1)에 응답하여 클럭에 동기된 각부 제어신호를 발생하는 타이밍 제어부(20)와, 상기 타이밍 제어부(20)의 제어신호에 응답하여 물리부(10)의 비동기 전송모드 셀을 로드 하여 저장하고, 비동기 전송모드 셀 로드완료신호를 알리기 위한 제3플래그(F3)를 타이밍 제어부(20)로 출력하는 메모리부(30)와, 상기 타이밍 제어부(20)의 제어 신호에 응답하여 메모리부(30)의 비동기 전송보드 셀 데이터를 로드 하여 출력하고, 수신 가능한 플래그인 제4플래그(F4)를 출력하는 셀전송부(40)로 구성되어져 있다.In the conventional configuration, as shown in FIG. 1 of the accompanying drawings, a physical unit 10 which receives asynchronous transfer mode cell data from a line and outputs a first flag F1 for notifying completion of asynchronous transfer mode cell data input is shown. ), A timing controller 20 generating a control signal of each unit synchronized with a clock in response to the first flag F1 of the physical unit 10, and a physical unit in response to a control signal of the timing controller 20. A memory unit 30 for loading and storing the asynchronous transfer mode cell of (10) and outputting a third flag F3 for notifying the asynchronous transfer mode cell load completion signal to the timing controller 20, and the timing controller ( In response to the control signal of 20), the asynchronous transmission board cell data of the memory unit 30 is loaded and output, and the cell transmission unit 40 is configured to output a fourth flag F4, which is a receivable flag.
상기 타이밍 제어부(20)의 제어신호는 비동기 전송모드 셀 데이터에 대한 리드/라이트 제어신호를 의미한다.The control signal of the timing controller 20 refers to a read / write control signal for asynchronous transmission mode cell data.
이와 같이 구성된 종래의 셀 전송장치에 대한 동작을 상세히 설명하면 다음과 같다.Referring to the operation of the conventional cell transmission device configured as described above in detail.
제1도에 도시한 바와 같이 물리부(10)에서 라인으로부터 비동기 전송모드 셀 데이터가 입력되면 셀 전송완료신호인 제1플레그(F1)를 타이밍 제어부(20)로 출력하여 셀전송완료를 알리고, 제1리드신호와 제1라이트신호를 각각 물리부(10)와 메모리부(30)로 출력하여 53바이트의 비동기 전송모드 셀 데이터를 메모리부(30)에 기록하여 저장한다.As shown in FIG. 1, when the asynchronous transmission mode cell data is input from the line in the physical unit 10, the first flag F1, which is a cell transmission completion signal, is output to the timing controller 20 to notify completion of cell transmission. The first lead signal and the first write signal are output to the physical unit 10 and the memory unit 30, respectively, and 53 bytes of asynchronous transmission mode cell data are stored in the memory unit 30.
일단 메모리부(30)에 셀 데이터가 기록되어지면 메모리부(30)는 타이밍 제어부(20)에 제3 플래그(F3)를 출력하여 셀 데이터의 저장완료를 알리고, 셀전송부(40)는 타이밍 제어부(20)에 제4 플래그(F4)를 출력하여 셀전송부(40)가 인에이블되어 있음을 알리면, 타이밍 제어부(20)는 제2 리드, 제2 라이트신호를 발생하여, 메모리부(30)에 저장되어 있던 셀 데이터를 셀전송부(40)로 로드 되도록 한다.Once the cell data is written to the memory unit 30, the memory unit 30 outputs a third flag F3 to the timing controller 20 to indicate completion of storing the cell data, and the cell transfer unit 40 receives the timing. When the fourth flag F4 is output to the controller 20 to indicate that the cell transfer unit 40 is enabled, the timing controller 20 generates a second read and a second write signal to generate the memory unit 30. ) Is loaded into the cell transfer unit 40.
즉, 종래 기술에서는 제1, 2 리드신호 및 제1, 2 라이트신호인 송수신제어신호들은 기본적으로 53바이트 단위로 발생되고, 이에 따라 전송부(40)는 입력되는 데이터가 제2도에 도시된 바와 같은 형태의 53바이트 셀의 형태로 입력되는 것을 가정으로 한 상태에서 동작을 수행하게 된다.That is, in the prior art, the first and second read signals and the first and second write signals, the transmission and reception control signals are basically generated in units of 53 bytes, and accordingly, the transmission unit 40 inputs the data as shown in FIG. The operation is performed under the assumption that the data is input in the form of a 53-byte cell.
그러나, 이러한 종래 기술은 순간적으로 클럭신호에 노이즈등과 같은 장애가 발생되어 메모리의 리드/라이트신호에 영향을 미쳐 셀전송부로 데이터가 이동할 시에 53바이트 단위로 이동되지만 동기를 유지한 형태가 아닌 상태가 발생되어 계속적으로 셀 에러를 발생시키는 문제점이 있었다.However, such a prior art is a state in which the clock signal is momentarily generated, such as noise, which affects the read / write signal of the memory and moves in units of 53 bytes when the data is transferred to the cell transfer unit, but is not in a synchronized state. There was a problem that generates a cell error continuously.
따라서 본 발명은 상기와 종래 기술의 문제점을 해결하기 위하여 제안된 것으로서, 본 발명은 비동기 전송모드의 물리층에서 셀을 추출하여 비동기 전송모드 층으로 선입선출형 메모리를 이용하여 셀을 이동할 시에 메모리의 리드/라이트신호를 제어하는 클럭 등에 순간적인 장애가 발생하여 메모리의 리드/라이트 포인터의 신호에 오류가 발생됨으로 인해 셀 동기가 유실되어 계속적으로 셀 에러가 발생되는 것을 방지하기 위한 선입선출을 이용한 비동기 전송모드 셀 이동시 셀 동기 유지 방법을 제공함에 그 목적이 있다.Therefore, the present invention has been proposed to solve the problems of the above and the prior art, the present invention is to extract the cell from the physical layer of the asynchronous transmission mode to move the cell using a first-in first-out memory to the asynchronous transmission mode layer Asynchronous transmission using first-in-first-out to prevent cell errors from being lost due to instantaneous failure of the clock that controls read / write signals and error of read / write pointer signals in memory It is an object of the present invention to provide a method for maintaining cell synchronization during mode cell movement.
이와 같은 목적을 달성하기 위한 본 발명은 라인으로부터 물리부로 비동기 전송 모드 셀의 전송이 완료되었는지를 체크하는 제1단계와, 상기 제1단계의 판단결과, 완료된 경우 타이밍 제어수단은 물리수단의 전송완료신호에 응답하여 물리수단으로 제1리드신호를 출력하여 비동기 전송모드 셀 데이터를 로드하고, 동기 입력신호를 출력하여 비동기 전송모드 셀 데이터의 맨첫부분에 동기비트를 실고, 메모리 수단으로 제1라이트신호를 출력하여 동기 비트가 실린 비동기 전송모드 셀 데이터를 저장하도록 하는 제2단계와, 상기 제2단계의 셀 데이터 저장 완료신호가 있는지를 체크하는 제3단계와, 상기 제3단계의 판단결과 저장 완료된 경우 메모리 수단의 데이터 존재확인신호에 응답하여 셀 전송수단이 인에이블되어 있는지를 체크하는 제4단계와, 상기 제4단계 의 판단결과 셀 전송수단이 인에이블되어 있는 경우 메모리수단으로 제2 리드신호를 출력하고, 출력하고, 셀 전송수단으로 제2 라이트신호를 출력하여 셀 전송수단으로 셀 데이터를 로드 하는 제5단계와, 상기 제5단계에서 로드 된 셀 데이터를 검색하여 동기 비트가 1인지를 셀 동기에 이상이 없으므로 셀 데이터를 출력하는 제7단계로 이루어진 것으로서, 이하 본 발명을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.In order to achieve the above object, the present invention provides a first step of checking whether transmission of an asynchronous transmission mode cell from a line to a physical unit is completed, and as a result of the determination of the first step, the timing control means completes transmission of the physical means. In response to the signal, the first lead signal is output to the physical means to load the asynchronous transmission mode cell data, and the synchronous input signal is output to carry the sync bit on the first portion of the asynchronous transmission mode cell data, and the first write signal to the memory means. A second step of storing the asynchronous transmission mode cell data carrying the synchronization bit, a third step of checking whether there is a cell data storage completion signal of the second step, and storing the result of the determination of the third step A fourth step of checking whether the cell transfer means is enabled in response to the data existence confirmation signal of the memory means; A result of outputting the second read signal to the memory means, outputting the second write signal to the cell transfer means, and loading the cell data into the cell transfer means when the cell transfer means is enabled Step 5 and the seventh step of outputting the cell data since there is no abnormality in cell synchronization whether the sync bit is 1 by searching the cell data loaded in the fifth step, according to the accompanying drawings of the present invention. It will be described in detail as follows.
제1도는 종래의 기술인 비동기 전송모드 셀 이동 장치의 블록구성도.1 is a block diagram of a conventional asynchronous transfer mode cell mobile device.
제2도는 통상적인 비동기 전송모드 셀 데이터 형태도.2 is a typical asynchronous transfer mode cell data format.
제3도는 본 발명에 의해 선입선출을 이용한 비동기전송모드 셀 이동시 셀 동기 유지 장치의 블록구성도.3 is a block diagram of a cell synchronization maintaining apparatus during asynchronous transfer mode cell movement using first-in, first-out according to the present invention.
제4도는 제3도의 각부의 신호파형도.4 is a signal waveform diagram of each part of FIG.
제5도는 본 발명에 의해 선입선출를 이용한 비동기전송모드 셀 이동시 셀 동기 유지 방법을 설명하기 위한 동작 흐름도.5 is a flowchart illustrating a method for maintaining cell synchronization when asynchronous transfer mode cells are moved using first-in, first-out according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 물리부. 200 : 타이밍 제어부.100: physical part. 200: timing controller.
300 : 메모리부. 400 : 셀 전송부.300: memory section. 400: cell transmission unit.
제3도는 본 발명에 의한 비동기 전송모드 셀 이동시 셀 동기 유지 장치의 블록구성도를 나타낸 것으로서, 라인으로부터 비동기 전송모드 셀 데이터를 입력받고, 비동기 전송모드 셀 데이터 입력완료를 알리기 위한 제1플래그(F1)를 출력하는 물리부(100)와, 상기 물리부(100)의 제1플래그(F1)에 응답하여 클럭에 동기된 각부 제어신호를 발생하는 타이밍 제어부(200)와, 상기 타이밍 제어부(200)의 제어신호에 응답하여 물리부(100)의 비동기 전송모드 셀 데이터를 로드 하여 저장하고, 비동기 전송모드 셀 로드완료신호를 알리기 위한 제3 플래그(F3)를 타이밍 제어부(200)로 출력하는 메모리부(300)와, 상기 타이밍 제어부(200)의 제어신호에 응답하여 메모리부(300)의 비동기 전송모드 셀 데이터를 로드 하여 출력하고, 수신 가능한 플래그인 제4 플래그(F4)를 출력하는 셀전송부(400)로 구성된다.3 is a block diagram of a cell synchronization maintaining apparatus when the asynchronous transmission mode cell moves according to the present invention. The first flag F1 for receiving asynchronous transmission mode cell data from a line and indicating completion of asynchronous transmission mode cell data input is shown in FIG. ), A timing control unit 200 generating a control signal synchronized with a clock in response to the first flag F1 of the physical unit 100, and the timing control unit 200. The memory unit loads and stores the asynchronous transfer mode cell data of the physical unit 100 in response to a control signal of the memory unit, and outputs a third flag F3 to the timing controller 200 to inform the asynchronous transfer mode cell load completion signal. And an asynchronous transfer mode cell data of the memory unit 300 in response to a control signal of the timing controller 200 and outputs a fourth flag F4 that is a receivable flag. It consists of the transfer unit 400. The
상기 타이밍 제어부(200)의 제어신호는 비동기 전송모드 셀에 대한 리드/라이트 제어신호, 동기 비트 입력신호 및 동기 비트 출력신호를 의미한다.The control signal of the timing controller 200 refers to a read / write control signal, a sync bit input signal, and a sync bit output signal for an asynchronous transmission mode cell.
이와 같이 구성된 본 발명의 작용 및 효과를 첨부한 도면 제5도를 참조하여 설명하면 다음과 같다.Referring to Figure 5 attached to the operation and effects of the present invention configured as described above are as follows.
먼저, 라인으로부터 물리부(100)로 비동기 전송모드 셀 데이터의 전송이 완료되었는지를 체크(S100)하고, 그 판단결과, 셀 데이터 전송이 완료된 경우 타이밍 제어부(200)는 물리부(100)의 전송완료신호에 제4의 (a)와 같이 응답하여 물리부(100)로 제4도의 (b)에 도시된 바와 같이 제1리드신호(RD1)를 출력하여 비동기 전송모드 셀 데이터를 로드하고, 동기 입력신호를 출력하여 비동기 전송모드 셀 데이터의 맨첫부분에 제4도의(d)와 같이 동기 비트를 실고, 메로리부(200)로 제4도의 (e)에 도시된 바와 같이 제1라이트신호(WR1)를 출력하여 동기 비트가 실린 비동기 전송모드 셀 데이터를 제4도의 (c)에 도시된바와 같이 저장한다.(S200) 상기 메모리부(200)에 셀 데이터의 저장이 완료되면 셀 저장 완료신호인 제3 플래그(F3)가 있는지를 체크하고(S300), 그 판단결과 셀 데이터가 저장 완료된 경우 메모리부(200)의 데이터 존재확인신호인 제2 플래그(F2)에 응답하여 셀전송부(400)가 인에이블되어 있는지를 체크(S400)하고, 그 판단결과, 셀전송부(400)가 인에이블되어 있는 경우 메모리부(200)로 제2리드신호(RD2)를 출력하고, 셀전송부(400)로 제2 라이트신호(WR2)를 출력하여 셀전송부(400)로 셀 데이터를 로드 한다.(S500)First, it is checked whether the transmission of the asynchronous transmission mode cell data is completed from the line to the physical unit 100 (S100). When the cell data transmission is completed as a result of the determination, the timing controller 200 transmits the transmission of the physical unit 100. In response to the completion signal as shown in FIG. 4A, the physical unit 100 outputs the first read signal RD1 as shown in FIG. 4B to load asynchronous transmission mode cell data, and synchronizes. Output the input signal and put the sync bit on the first part of the asynchronous transfer mode cell data as shown in FIG. 4 (d), and the memory unit 200 as shown in FIG. 4 (e) as the first light signal WR1. ) And store the asynchronous transmission mode cell data carrying the sync bit as shown in (c) of FIG. 4. (S200) When the cell data is completely stored in the memory unit 200, It is checked whether the third flag F3 is present (S300), and the determination result shows that the cell data When the storage is completed, it is checked whether the cell transmitter 400 is enabled in response to the second flag F2 which is a data existence confirmation signal of the memory unit 200 (S400). When 400 is enabled, the second read signal RD2 is output to the memory unit 200, the second write signal WR2 is output to the cell transfer unit 400, and the cell is transmitted to the cell transfer unit 400. Load data. (S500)
상기 셀 데이터 로드 수행후 로드된 셀 데이터를 검색하여 동기 비트가 1인지를 체크하고(S600), 그 판단결과 동기 비트가 1인 경우 셀 동기에 이상이 없으므로 셀 데이터를 출력하며(S700), 그 판단결과, 동기 비트가 1이 아닌 경우 셀 동기에 이상이 있으므로 메모리수단을 리셋 시켜 어드레스 포인터를 정상으로 복구시킨다.(S800)After the cell data load is performed, the loaded cell data is searched to check whether the sync bit is 1 (S600). If the sync bit is 1, there is no abnormality in cell synchronization and cell data is output (S700). If it is determined that the sync bit is not 1, there is an error in cell synchronization, so the memory means is reset to restore the address pointer to normal (S800).
이상에서 설명한 바와 같이 본 발명에서 선입선출형 메로리를 이용하여 비동기 전송모드 셀 데이터를 이동할 시에 셀 데이터를 메모리에 기록할 시에 셀 데이터의 첫 번째 위치에 동기 비트를 기록하여 셀전송부에서 셀 데이터를 로드할 경우 첫 번째 리드클럭위치에서 동기 비트를 확인하여 매 셀당 셀 동기 상태를 확인함으로 인해 클럭의 순간적인 장애로 인해 셀 에러가 지속적으로 발생되는 것을 방지하는 효과가 있다.As described above, in the present invention, when the cell data is moved to the asynchronous transfer mode cell data using the first-in, first-out memory, the sync bit is written to the first position of the cell data when the cell data is written to the memory. When loading the data, the cell bit is checked at the first read clock position to check the cell sync state per cell, thereby preventing the cell error from occurring continuously due to the clock failure.
본 발명은 선입선출을 이용한 비동기전송모드 셀 이동시 셀 동기 유지 방법에 관한 것으로, 특히 비동기 전송모드의 물리층에서 셀 데이터를 추출하여 비동기 전송모드 층으로 메모리를 이용하여 셀 을 이동할 시에 선입선출형 메모리의 리드/라이트 신호를 제어하는 클럭 등에 순간적인 장애가 발생하여 메모리의 리드/라이트 포인터의 신호에 오류가 발생됨으로 인해 셀 동기가 유실되어 계속적으로 셀 에러가 발생되는 것을 방지하기 위한 것이다.The present invention relates to a method for maintaining cell synchronization during asynchronous transfer mode cell movement using first-in, first-out, first-in, first-out type memory when cell is extracted from the physical layer of the asynchronous transfer mode and moved to the asynchronous transfer mode layer using a memory. This is to prevent the cell synchronization from being lost due to the instantaneous failure of the clock controlling the read / write signal and the error of the signal of the read / write pointer of the memory.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043468A KR0177735B1 (en) | 1996-10-01 | 1996-10-01 | Cell synchronization maintaining method by fifo on moving the atm cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043468A KR0177735B1 (en) | 1996-10-01 | 1996-10-01 | Cell synchronization maintaining method by fifo on moving the atm cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025441A KR19980025441A (en) | 1998-07-15 |
| KR0177735B1 true KR0177735B1 (en) | 1999-05-15 |
Family
ID=19475930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960043468A KR0177735B1 (en) | 1996-10-01 | 1996-10-01 | Cell synchronization maintaining method by fifo on moving the atm cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177735B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364004B1 (en) * | 2000-06-16 | 2002-12-12 | 대영공업 주식회사 | Food refuse disposal apparatus |
| KR100364005B1 (en) * | 2000-08-23 | 2002-12-12 | 대영공업 주식회사 | Method for controlling of apparatus for food refuse disposal |
-
1996
- 1996-10-01 KR KR1019960043468A patent/KR0177735B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025441A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592629A (en) | Apparatus and method for matching data rates to transfer data between two asynchronous devices | |
| US6181675B1 (en) | Uninterrupted switching between active and backup systems in ATM communication apparatus | |
| WO1999048235A1 (en) | System and method for multiplexing serial links | |
| KR0177735B1 (en) | Cell synchronization maintaining method by fifo on moving the atm cell | |
| US5325354A (en) | Synchronous terminal station receiving system | |
| JP4699913B2 (en) | Non-instantaneous switching device | |
| US7694176B2 (en) | Fault-tolerant computer and method of controlling same | |
| CN100361433C (en) | Communication device using three step communication buffer storage | |
| JP2003244107A (en) | Phase difference delay control system in distance measuring system | |
| US6590908B1 (en) | External signal synchronized message signaling apparatus for time division channel system | |
| KR100321981B1 (en) | Apparatus for recompensing delay of clock | |
| JPH096725A (en) | Asynchronous data transfer receiver | |
| JPS6325737B2 (en) | ||
| KR100208371B1 (en) | Formatting and transmission apparatus of data transmission frame and transmission control method thereof | |
| JP2000022649A (en) | Resampling system | |
| KR0162766B1 (en) | System of calculating the effective depth in fifo architecture | |
| KR100450956B1 (en) | Method and apparatus for control a synchronous fifo | |
| JP2540643B2 (en) | Asynchronous data access method of RAM | |
| JPH0583235A (en) | Data error prevention system at speed conversion | |
| KR100210754B1 (en) | Bidirectional vpi/vci converting circuit by using lancam | |
| JP3246096B2 (en) | Self-diagnosis device for digital equipment | |
| KR20060066783A (en) | Data transferring device of the duplex system using a dma and controlling method therefore | |
| JP2963821B2 (en) | Bit buffer circuit | |
| KR100306279B1 (en) | Apparatus and method for equalixing dynamic delay by use of commercial fifo | |
| JP3161795B2 (en) | Phase controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |