KR0176124B1 - 반도체장치의 소자분리방법 - Google Patents

반도체장치의 소자분리방법 Download PDF

Info

Publication number
KR0176124B1
KR0176124B1 KR1019960003583A KR19960003583A KR0176124B1 KR 0176124 B1 KR0176124 B1 KR 0176124B1 KR 1019960003583 A KR1019960003583 A KR 1019960003583A KR 19960003583 A KR19960003583 A KR 19960003583A KR 0176124 B1 KR0176124 B1 KR 0176124B1
Authority
KR
South Korea
Prior art keywords
device isolation
ion implantation
thermal oxidation
oxidation process
field ion
Prior art date
Application number
KR1019960003583A
Other languages
English (en)
Other versions
KR970063666A (ko
Inventor
김경태
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960003583A priority Critical patent/KR0176124B1/ko
Publication of KR970063666A publication Critical patent/KR970063666A/ko
Application granted granted Critical
Publication of KR0176124B1 publication Critical patent/KR0176124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

반도체기판 상에 산화마스크층을 형성하고, 이를 이용하여 필드 이온주입 및 소자분리막 형성을 위한 열산화공정을 연속하여 실시하는 반도체장치의 소자분리방법에 있어서, 상기 필드 이온주입은, 그 후속공정에서 실시되는 상기 소자분리막 형성을 위한 열산화공정시 온도안정화 시간을 1시간 미만으로 단축시키고 어닐링 단계를 스킵할 수 있을 정도의 에너지로 실시한다. 따라서, 한 배치의 공정시간을 종래 방법보다 단축시킴으로써, 생산성을 크게 향상시킬 수 있다는 효과가 있다.

Description

반도체장치의 소자분리방법
제1도는 종래의 반도체장치 소자분리방법에서의 공정순서를 나타내는 개략도이다.
제2도는 본 발명에 의한 반도체장치 소자분리방법에서의 공정순서를 나타내는 개략도이다.
본 발명은 반도체장치의 소자분리방법에 관한 것으로서, 보다 상세하게는 공정시간을 단축하여 생산성을 향상시킬 수 있는 반도체장치의 소자분리방법에 관한 것이다.
반도체 회로에서는 반도체기판 상에 형성된 트랜지스터, 다이오드 및 저항 등의 여러 가지 소자들을 전기적으로 분리하는 것이 필요하다. 이러한 소자분리방법은, 통상적으로 실리콘의 부분산화법(LOCal Oxidation of Silicon; 이하, LOCOS 공정이라 한다)이 가장 많이 사용되고 있다.
시계, 계산기, 식기건조기와 같은 가정주방기구 및 전기장판과 같은 제품에 사용되고 있는 마이크로 소자의 제조공정에 적용되고 있는 통상적인 LOCOS 공정은 다음과 같다.
먼저, 반도체기판(실리콘기판) 상에 소정 두께의 패드산화막을 성장시킨 후, 그 위에 1200Å 두께의 산화마스크층, 예컨대 질화막을 형성한다. 이어서, 통상의 사진식각 공정을 사용하여 상기 질화막 및 패드산화막을 패터닝함으로써 필드영역이 형성될 기판부위를 노출시킨다. 계속해서, 상기 패터닝된 질화막을 이온주입 마스크로 사용하여 상기 기판과 같은 도전형의 불순물, 예컨대 보론(boron;B)을 5.0E13/cm2의 도즈와 25KeV의 에너지로 이온주입한다. 상기와 같이 노출된 필드영역에 이온주입된 불순물은 후속공정에서 형성될 필드산화막(소자분리막)의 소자분리특성을 강화시키는 채널스토퍼(channel stopper)의 역할을 한다. 다음에, 상기 패터닝된 질화막을 산화마스크로 사용하여 열산화공정을 실시함으로써, 노출된 필드영역에 약 8000Å 두께의 소자분리막을 성장시킨다. 이때, 장시간의 열산화공정에 의해 그 전에 이온주입된 불순물들이 재분포된다.
이하, 상기 소자분리막을 성장시키는 열산화공정의 공정조건을 제1도를 참조하여 상세히 살펴보기로 한다.
먼저, 650℃의 스탠바이 온도에서 1분당 30℃의 비율로 30분 동안 온도를 증가시켜 공정온도를 950℃로 만든 후, 1시간 동안 산소(O2)가스 분위기(O2;121)하에서 온도를 안정화시킨다. 이어서, 질소(N2)가스 분위기(N2;121)하에서 10시간 동안 어닐링(annealing)을 진행시킨 후, O2/H2=6.41/9.61의 비로 5시간 30분 동안 8000Å 두께의 소자분리막을 성장시킨다. 다음에, N2가스 분위기(N2;121)하에서 10시간 동안 어닐링을 진행시킨 후, 1분당 3.3℃의 비로 1시간 45분 동안 온도를 감소시켜 공정온도를 초기의 스탠바이 온도와 같은 650℃로 만든다.
상술한 종래의 소자분리막 제조공정에 의하면, O2분위기하의 온도안정화 시간이 60분으로 되어 있고 N2분위기하의 어닐링 시간이 10시간으로 되어 있기 때문에, 한 배치(batch)의 공정시간이 19시간 정도로 장시간이 소요됨으로써 생산성 측면에서 매우 취약하다.
따라서, 본 발명의 목적은 상술한 종래 방법의 문제점을 해결하기 위한 것으로 공정시간을 단축시켜 생산성을 향상시킬 수 있는 반도체장치의 소자분리방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 산화마스크층을 형성하고, 이를 이용하여 필드 이온주입 및 소자분리막 형성을 위한 열산화공정을 연속하여 실시하는 반도체장치의 소자분리방법에 있어서, 상기 필드 이온주입은, 그 후속공정에서 실시되는 상기 소자분리막 형성을 위한 열산화공정시 온도안정화 시간을 1시간 미만으로 단축시키고 어닐링 단계를 스킵할 수 있을 정도의 에너지로 실시하는 것을 특징으로 하는 반도체장치의 소자분리방법을 제공한다.
상기 필드 이온주입은 보론 이온을 5.0E13/cm2내지 7.0E13/cm2의 도즈와 27KeV 내지 40KeV의 에너지로 주입하여 실시하는 것이 바람직하다.
상기 산화마스크층은 질화막을 1300Å 내지 1600Å의 두께로 침적하여 형성하는 것이 바람직하다.
본 발명은 소자분리막 형성 전에 실시되는 필드 이온주입의 조건을 변경함으로써, 소자분리막 성장을 위한 열산화공정의 시간을 크게 단축시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
제2도는 본 발명에 의한 소자분리방법에서의 공정순서를 나타내는 개략도이다.
제2도를 참조하면, 제1도전형, 예컨대 p형의 반도체기판(실리콘기판) 상에 소정 두께의 패드산화막(도시되지 않음)을 성장시킨 후, 그 위에 1500Å 두께의 산화마스크층, 예컨대 질화막(도시되지 않음)을 형성한다. 여기서, 종래 방법에서는 1200Å 두께로 질화막을 형성하였으나, 본 발명에서는 다른 공정들과의 호환성을 위해 상기 질화막을 1500Å 두께로 형성하였다.
이어서, 통상의 사진식각 공정을 사용하여 상기 질화막 및 패드산화막을 패터닝함으로써 필드영역이 형성될 기판부위를 노출시킨다. 계속해서, 상기 패터닝된 질화막을 이온주입 마스크로 사용하여 p형 불순물, 예컨대 보론(B)을 5.0E13/cm2의 도즈와 30keV의 에너지로 이온주입한다. 본 발명은 상기 보론 이온주입 후 실시되는 소자분리막 형성을 위한 열산화공정의 시간을 대폭 단축시키고자 하는 것이므로, 종래 방법보다 보론의 재분포가 덜 이루어지게 된다. 이렇게 되면, 소자의 D.C 특성, 예컨대 필드 브레이크다운 전압(field breakdown voltage)이나 문턱전압(threshold voltage)이 요구되는 타게트를 만족시키지 못하게 된다. 따라서, 에너지를 증가시켜 보론을 표면으로부터 더 깊게 주입시키면, 더 적은 시간으로도 종래 방법에서와 같은 재분포가 이루어지게 되어 동일한 D.C 특성을 얻을 수 있다.
다음에, 상기 패터닝된 질화막을 산화마스크로 사용하여 열산화공정을 실시함으로써, 노출된 필드영역에 약 8000Å 두께의 소자분리막을 성장시킨다. 여기서, 상기 소자분리막을 성장시키는 열산화공정의 공정조건은 다음과 같다.
먼저, 650℃의 스탠바이 온도에서 1분당 30℃의 비율로 30분 동안 온도를 증가시켜 공정온도를 950℃로 만든 후, 30분 동안 O2가스 분위기(O2;121)하에서 온도를 안정화시킨다. 이어서, 종래 방법에서 실시하였던 N2가스 분위기하에서의 10시간 어닐링을 스킵(skip)한 후, O2/H2=6.41/9.61의 비로 5시간 30분 동안 8000Å 두께의 소자분리막을 성장시킨다. 다음에, N2가스 분위기(N2;121)하에서 10시간 동안 어닐링을 진행시킨 후, 1분당 3.3℃의 비로 1시간 45분 동안 온도를 감소시켜 공정온도를 초기의 스탠바이 온도와 같은 650℃로 만든다.
상술한 바와 같이 본 발명에 의한 반도체장치의 소자분리방법에 의하면, 필드 이온주입의 에너지를 종래의 조건보다 상향시킴으로써, 종래 방법과 동일한 D.C 특성을 확보하면서, 소자분리막 성장을 위한 산화공정시 온도안정화 시간을 종래의 1시간에서 30분으로 단축시키고 10시간의 어닐링을 스킵할 수 있다. 따라서, 한 배치의 공정시간이 종래의 19시간에서 8시간 30분으로 감소됨으로써, 생산성을 크게 향상시킬 수 있다는 효과가 있다. 또한, 산화마스크로 사용되는 질화막의 두께를 종래의 1200Å에서 1300Å이상으로 상향 조정하여 다른 공정들과의 호환성을 좋게 하는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연하다.

Claims (3)

  1. 반도체기판 상에 산화마스크층을 형성하고, 이를 이용하여 필드 이온주입 및 소자분리막 형성을 위한 열산화공정을 연속하여 실시하는 반도체장치의 소자분리방법에 있어서, 상기 필드 이온주입은, 그 후속공정에서 실시되는 상기 소자분리막 형성을 위한 열산화공정시 온도안정화 시간을 1시간 미만으로 단축시키고 어닐링 단계를 스킵할 수 있을 정도의 에너지로 실시하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  2. 제1항에 있어서, 상기 필드 이온주입은 보론 이온을 5.0E13 내지 7.0E13/cm2의 도즈와 27 내지 40KeV의 에너지로 주입하여 실시하는 것을 특징으로 하는 상기 반도체장치의 소자분리방법.
  3. 제1항에 있어서, 상기 산화마스크층은 질화막을 1300 내지 1600Å의 두께로 침적하여 형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
KR1019960003583A 1996-02-14 1996-02-14 반도체장치의 소자분리방법 KR0176124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003583A KR0176124B1 (ko) 1996-02-14 1996-02-14 반도체장치의 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003583A KR0176124B1 (ko) 1996-02-14 1996-02-14 반도체장치의 소자분리방법

Publications (2)

Publication Number Publication Date
KR970063666A KR970063666A (ko) 1997-09-12
KR0176124B1 true KR0176124B1 (ko) 1999-04-15

Family

ID=19451243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003583A KR0176124B1 (ko) 1996-02-14 1996-02-14 반도체장치의 소자분리방법

Country Status (1)

Country Link
KR (1) KR0176124B1 (ko)

Also Published As

Publication number Publication date
KR970063666A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US3958266A (en) Deep depletion insulated gate field effect transistors
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
US4786608A (en) Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
Kuzuhara et al. Infrared rapid thermal annealing of Si‐implanted GaAs
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
US4639274A (en) Method of making precision high-value MOS capacitors
US5015593A (en) Method of manufacturing semiconductor device
US4485552A (en) Complementary transistor structure and method for manufacture
JPS618931A (ja) 半導体装置の製造方法
JP2799304B2 (ja) 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法
US6395610B1 (en) Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
KR20010020828A (ko) 플루오르 임플란트를 이용한 산화물 제조 방법
US4178190A (en) Method of making a bipolar transistor with high-low emitter impurity concentration
US3876472A (en) Method of achieving semiconductor substrates having similar surface resistivity
KR0176124B1 (ko) 반도체장치의 소자분리방법
JPH0521448A (ja) 半導体装置の製造方法
JPS61501805A (ja) イオン注入チャネル層を有するＧａＡｓＦＥＴ製造プロセス
US4136353A (en) Bipolar transistor with high-low emitter impurity concentration
US4194927A (en) Selective thermal oxidation of As-containing compound semiconductor regions
KR100247904B1 (ko) 반도체 장치의 제조방법
KR0118878B1 (ko) 캐패시터의 유전체막 형성방법
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
KR930010675B1 (ko) Mbe를 이용한 반도체 소자 제조방법
KR100251990B1 (ko) 반도체 장치의 게이트 전극 형성방법
KR19990029502A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee