KR0175725B1

KR0175725B1 - 오차 판별 회로

Info

Publication number: KR0175725B1
Application number: KR1019950018783A
Authority: KR
Inventors: 최형수; 전경훈
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-06-30
Filing date: 1995-06-30
Publication date: 1999-05-01
Also published as: KR970004809A

Abstract

본 발명은 알고리즘 전개상 나눗셈없이 간단한 로직연산만을 이용하여 위상오차와 이득오차를 구하는 오차 판별 회로에 관한 것이다.

디지탈 신호 처리시 위상오차와 이득오차를 추적하여 보상하는 위상 추적루프에 이용되는 오차 판별 회로에 있어서, 이득오차 g=(││-│I│)(여기서 I는 오차 판별 회로 입력신호의 동위상 신호,

Description

오차 판별 회로

제1도는 HDTV 수신단에 사용된 종래의 위상 추적 루프도.

제2도는 본 발명에 따른 오차 판정 회로의 상세 블럭도.

제3도는 본 발명에 따라서 구하고자 하는 위상오차 phi의 그래프.

* 도면의 주요부분에 대한 부호의 설명

11,21 : 절대치 회로 12,22 : 부호비트 연산회로

13 : 양자화기 14 : 감산기

15 : 시프트 연산회로 16 : NEGATE

17,19 : MUX 18 : XOR 게이트

23 : 정수화회로 24 : 우선순위 인코더

25 : 비교기

본 발명은 디지탈 통신시에 야기되는 위상의 변화를 위상추적루프에서 추적보정할 때 오차 판별을 행하는 오차 판별 회로에 관한 것으로, 더욱 상세히는 알고리즘 전개상 나눗셈없이 간단한 로직연산만을 이용하여 위상오차와 이득오차를 구하는 오차 판별 회로에 관한 것이다.

제1도는 HDTV 수신단에 사용된 종래의 위상 추적 루프도로서, 위상 추적 루프란 위상오차나 이득오차등을 보상하는 회로로써, 출력된 결과를 가지고 다시 회로에 되먹임으로서, 그 신호에 따라 회로가 동작하는 회로이다. 여기서 루프(loop)란 출력 신호를 그 출력을 유도한 회로에 다시 사용한다는 의미이다.

상기 도면에서 딜레이부(32)는 디지탈 필터(33)를 사용함으로써 생기는 탭수 지연만큼 I신호를 지연시켜서신호와신호에 타이밍을 맞추기 위해서 사용하는 것이다.

디지탈 필터부(33)는 I신호에서 근사적으로 Q신호를 재생하는 필터로서, 이것은 VSB전송법 때문에 가능한 것으로, VSB전송법은 I 또는 Q신호가 거의 Hilbert변환이기 때문이다.

복소 승산기(34)는와에 테이블값(37)을 복소 곱셈하는 블럭이다.

오차 판별 회로(35)는 현재 출력된 결과가 어느 정도의 오차를 가지고 있는지 판정을 해서(여기서는 I, Q 신호를 이용) 그 값에 따라 오차를 추정하는 회로이다.

위상오차란 이상적으로 샘플링을 했을 경우 샘플링한 값이 -1, 0, 1이라고 한다면 sin 곡선을 예를 들어 -90°, 0°, 90° 시간에 한다면 정확하게 위의 값이 산출되나 이 sin 곡선에 시간 지연이 생기거나 앞서거나 할 경우(예를 들어 -87°, 3°, 93°), 샘플링 시간에 정확하게 위의 값이 나오지 않고, 값이 변할 것이다. 이러한 경우에 위상오차가 생겼다고 할 수 있다.

이득오차란 들어오는 입력 신호의 진폭치를 원하는 레벨로 해주는 것으로 예를 들어 최대 진폭이 -0.5∼0.5인 신호를 쓰면 원치 않는 연산 결과를 얻을 수 있으나 이것을 2배만큼 해준다면, 그리고 그 신호를 사용한다면 진폭치에서 오는 연산의 오류를 막을 수 있다.

어큐뮤레이터(accumulator:36)는 오차판별부(35)에서 구한 위상오차를 누적하여 싸인·코싸인 테이블부(37)에 보내고, 싸인·코싸인 테이블부(37)는 이에 상응하는 값을 복소 승산기(34)에 보낸다.

어큐뮤레이터 리미터(38)는 이득오차값을 누적하여 I 데이타 크기로 맞추어 주는 역할을 한다. 상기 I 데이타는 영상과 오디오 및 그의 보조 데이타를 압축한 MPEG 데이타이다.

상기와 같은 종래 기술의 경우, 예컨대 잔류 측파대(VSB) 방식의 HDTV에서 사용되는 위상 추적루프에 쓰이는 오차 판별 회로에서는 위상오차 판별을 위한 알고리즘에 나눗셈 연산이 들어가 있어 하드웨어 구현시 부품이 상당히 많이 들어가게 되고 그에 따라 부피가 커지면서 코스트도 상승하게 되고, 또 신호지연등의 현상으로 속도가 저하되는 등의 여러가지 문제점이 생기게 된다.

본 발명은 이러한 문제점을 해소하기 위해, 위상오차 알고리즘에서 나눗셈 연산을 직접 시행하지 않고 나눗셈 연산을 수학적으로 전개하여 단순화시켜 위상오차와 이득오차를 구하는데 나눗셈 회로를 사용하지 않고 시프트연산회로를 사용하여 하드웨어 구현상의 난점과 처리시간을 단축하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위해서, 본 발명의 일예에 따라, 디지탈 신호 처리시 위상오차와 이득오차를 추적하여 보상하는 위상 추적루프에 이용되는 오차 판별 회로에 있어서, 이득오차 g=(││-│I│)(여기서 I는 오차 판별 회로 입력신호의 동위상 신호,는 I로부터 판정된 신호임)를 구하기 위해, 상기 오차 판별 회로 입력신호의 동위상 신호(I)의 절대치를 구하는 절대치 회로와, 상기 절대치 회로로부터 구해진 상기 동위상 신호의 절대치 신호를 양자화하는 양자화기와, 상기 양자화기로부터 출력되는 양자화신호로부터 상기 절대치 회로로부터 출력되는 상기 절대치 신호를 감산하여 이득오차를 구하는 감산기를 포함하는 것을 특징으로 하는 오차 판별 회로가 제공된다.

또 본 발명의 다른 일 양상에 따라, 디지탈 신호 처리시 위상오차와 이득오차를 추적하여 보상하는 위상 추적루프에 이용되는 오차 판별 회로에 있어서, 위상오차 phi=sgn(I)sgn(Q)(II-III)/│Q│(여기서 I는 오차 판별 회로 입력신호의 동위상 신호, Q는 오차 판별 회로 입력신호의 직각신호,는 I로부터 판정된 신호, Q는 …, 1/2, 1, 2, 4, 8, …임)를 구하기 위해서, 상기 오차 판별 회로 입력신호의 동위상 신호(I)의 절대치를 구하는 절대치 회로와, 상기 절대치 회로로부터 구해진 상기 동위상 신호의 절대치 신호를 양자화하는 양자화기와, 상기 양자화기로부터 출력되는 양자화신호로부터 상기 절대치 회로로부터 출력되는 상기 절대치 신호를 감산하여 이득오차를 구하는 감산기와, 상기 오차 판별 회로로 입력신호의 직각 신호(Q)의 절대치를 구하는 절대치 회로와, 상기 직각 신호의 절대치의 정수부분을 취하기 위해 1/2, 1, 2, 4, 8로 양자화하는 정수화 회로와, 상기 정수화 회로로부터 출력된 양자화신호의 우선순위를 지정하는 우선순위 인코더와, 상기 오차 판별 회로 입력신호의 동위상 신호와 직각 위상 신호의 부호비트를 연산하는 부호비트 연산회로와, 상기 연산된 부호비트를 EX-OR논리연산하는 EX-OR게이트와, 상기 감산기로부터 출력된 이득오차를 상기 우선순위 인코더의 출력만큼 k-비트 시프트 라이트시키는 시프트 연산회로와, 상기 시프트 연산회로의 출력을 2의 보수로 만드는 NEGATE, 및 상기 우선순위 인코더의 출력만큼 k-비트 시프트 라이트된 결과를 상기 부호비트를 EX-OR논리연산된 신호에 따라 그대로 또는 반전시키는 MUX를 포함하는 것을 특징으로 하는 오차 판별 회로가 제공된다.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명하기로 한다.

먼저, 제2도를 참조하여 오차 판별 회로에 입력되는 입력신호에 존재하는 위상오차에 대해서 설명한다.

위상오차 phi가 매우 작다고 가정하면 다음과 같이 근사할 수 있다.

따라서 위상오차 phi의 근사값은 다음과 같이 주어진다.

여기서 I, Q는 각각 에러판별회로 입력신호의 동위상 및 직각위상성분이며,는 I로부터 판정된 송신신호이다.

또,와 I는 부호가 같으므로 다음과 같이 부호와 크기를 분리할 수 있다.

마찬가지로 Q에 대해서도 부호화 크기를 분리할 수 있다.

위의 식(4)에서는 하드웨어 구현이 어려운 나눗셈이 포함되어 있으므로 하드웨어 구현에서는 │Q│를 1/2, 1, 2, 4, 8등으로 (2의 정수승) 양자화하여 나눗셈을 시프트 연산만으로 구현할 수 있도록 하는 것이 좋다.

이것을 식으로 표현하면 다음과 같다.

8-VSB인 경우 I는 -7, -5, …, 5, 7의 값을 가진다.

또한 이득오차는 다음과 같다.

식(6)에서의 분모 ││는 양수 값이므로 나눗셈을 없애더라도 g의 부호에는 영향을 미치지 않는다. 실제의 위상 추적루프에 존재하는 이득오차는 그 크기가 매우 천천히 변화하므로 g의 정확한 값 대신에 같은 부호를 가지는 다른 값을 사용하여도 이득오차를 보상해 줄 수 있다.

즉, 다음과 같은 이득오차 신호를 이용한다.

식(7)을 이용할 경우 위상오차 phi의 식(5)에 이득오차 g의 항이 포함되어 있으므로 이득오차 및 위상오차를 동시에 얻을 수 있다.

한편, ││의 값이 작을 경우, 식(2)(또는 식(5))를 이용하여 위상오차를 계산할 경우에는 실제 위상오차와 반대 부호로 계산될 수 있다. 그것은 송신 신호에 더해진 위상오차로 인하여 위상 추적 루프에 입력된 직각 신호(quadrature signal)의 부호가 송신된 직각 신호의 부호와 달라질 수 있기 때문이다. 예를 들면 복조 신호를 I, Q평면에 표시할 때, 송신 신호가 1-사분면에 있고 이 신호에 위상오차가 더해진 수신 신호가 4-사분면에 있는 경우이다. 위상오차를 반대 부호로 갱신할 경우 오히려 위상 추적루프의 성능을 저하시킬 수 있다.

따라서, 적당한 스레시 홀더를 정하여 │Q│의 값이 스레시 홀더보다 작은 경우에는 식(2)(또는 식(5))에 의한 위상오차를 사용하지 않는 것이 안전하다.

이것을 식으로 나타내면 다음과 같다.

8-VSB의 경우 스레시 홀더는 1로 두는 것이 적당하다.

제2도는 본 발명에 따른 오차 판별 회로의 상세도이다. 이의 동작 설명은 다음과 같다.

입력값 I는 I×I(11)에 의해 절대값이 취해지며, 양자화기(13)를 통과한다. 8-VSB인 경우 양자화기(13)는 +1, +3, +5, +7로 양자화하게 되는데 이것은 룩업 테이블(LOOK-UP TABLE)을 사용하지 않고 간단한 bit 연산만으로도 구현가능하다. 양자화기(13)의 출력과 절대치(11)의 출력은 감산기(14)의 입력이 된다.

감산기(14)의 출력은 식(7)에 주어진 이득오차가 된다. 한편, 입력값 Q는 I와 마찬가지로 절대치(21)에 의해 절대값이 취해진다. │Q│를 1, 2, 4, 8, …로 양자화하기 위해서는 정수화회로(23)에 의해 │Q│의 정수 부분을 취한 후 우선순위 인코더(24)를 통과시키고, 그 입/출력 관계는 다음과 같다.

감산기(14)의 출력은 시프트 연산회로(15)에 의하여 우선순위 인코더(24)의 출력 k만큼 시프트 연산된다. 1-bit 시프트-라이트(shift-right)는 2로 나누는 것과 같다. 시프트 연산회로(15)의 출력은 NEGATE(16)에 의해 2의 보수로 바뀐다. 시프트 연산회로(15)의 출력과 NEGATE(16)의 출력은 MUX(17)의 입력이 된다. MUX(17)의 선택 신호는 XOR-GATE(18)의 출력이 된다.

입력값 I, Q의 부호가 같을 경우에는 XOR-GATE(18)의 출력은 0이 되며, I, Q의 부호가 다른 경우에는 XOR-GATE(18)의 출력은 1이 된다. 따라서 MUX(17)의 출력은 식(5)에 주어진 위상오차가 된다. 비교기(25)와 MUX(19)는 식(8)을 구현한 것이다.

본 발명은 상술한 바와 같이, 논리회로 구성시에 나눗셈 연산을 지양하고 간단한 시프트 연산만을 사용하여 속도를 향상시키고, 위상 동기 루프의 추적 성능을 향상시켰으며, 집적회로 구현시에 간단히 설계할 수 있는 효과가 있다.

Claims

디지탈 신호 처리시 위상오차와 이득오차를 추적하여 보상하는 위상 추적루프에 이용되는 오차 판별 회로에 있어서, 이득오차 g=(││-│I│)(여기서 I는 오차 판별 회로 입력신호의 동위상 신호,는 I로부터 판정된 신호임)를 구하기 위해, 상기 오차 판별 회로 입력신호의 동위상 신호(I)의 절대치를 구하는 절대치 회로와, 상기 절대치 회로로부터 구해진 상기 동위상 신호의 절대치 신호를 양자화하는 양자화기와, 상기 양자화기로부터 출력되는 양자화신호로부터 상기 절대치 회로로부터 출력되는 상기 절대치 신호를 감산하여 이득오차를 구하는 감산기를 포함하는 것을 특징으로 하는 오차 판별 회로.
디지탈 신호 처리시 위상오차와 이득오차를 추적하여 보상하는 위상 추적루프에 이용되는 오차 판별 회로에 있어서, 위상오차 phi=sgn(I)sgn(Q)(II-III)/│Q│(여기서 I는 오차 판별 회로 입력신호의 동위상 신호, Q는 오차 판별 회로 입력신호의 직각신호,는 I로부터 판정된 신호, Q는 …, 1/2, 1, 2, 4, 8, …임)를 구하기 위해서, 상기 오차 판별 회로 입력신호의 동위상 신호(I)의 절대치를 구하는 절대치 회로와, 상기 절대치 회로로부터 구해진 상기 동위상 신호의 절대치 신호를 양자화하는 양자화기와, 상기 양자화기로부터 출력되는 양자화신호로부터 상기 절대치 회로로부터 출력되는 상기 절대치 신호를 감산하여 이득오차를 구하는 감산기와, 상기 오차 판별 회로 입력신호의 직각 신호(Q)의 절대치를 구하는 절대치 회로와, 상기 직각 신호의 절대치의 정수부분을 취하기 위해 1/2, 1, 2, 4, 8로 양자화하는 정수화 회로와, 상기 정수화 회로로부터 출력된 양자화신호의 우선순위를 지정하는 우선순위 인코더와, 상기 오차 판별 회로 입력신호의 동위상 신호와 직각 위상 신호의 부호비트를 연산하는 부호비트 연산회로와, 상기 연산된 부호비트를 EX-OR논리연산하는 EX-OR게이트와, 상기 감산기로부터 출력된 이득오차를 상기 우선순위 인코더의 출력만큼 k-비트 시프트 라이트시키는 시프트 연산회로와, 상기 시프트 연산회로의 출력을 2의 보수로 만드는 NEGATE, 및 상기 우선순위 인코더의 출력만큼 k-비트 시프트 라이트된 결과를 상기 부호비트를 EX-OR논리연산된 신호에 따라 그대로 또는 반전시키는 MUX를 포함하는 것을 특징으로 하는 오차 판별 회로.