KR0174447B1 - 션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법 - Google Patents

Abstract

본 발명은 자기 기록 매체로부터 장보를 재생시키기 위한 션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법에 관한 것으로서, 동일한 형상을 갖는 2개의 자기저항 소자를 바이어스 도전층을 중심으로 상하 대칭되게 제조하여, 하나의 자기 저항 소자에서는 자기 기록 매체로부터의신호 자계에 의한 기록 신호를 검출할 수 있도록 하고, 다른 하나의 자기 저항 소자에서는 바이어스 자계에 의해서 오차가 발생된 오차 신호를 검출하도록 하므로써, 자기 기록 매체로부터 발생되는 누설 자장에 의한 신호를 정확하게 검출시킬 수 있다.

Description

션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법

본 발명은 자기 기록 매체로부터 정보를 재생시키기 위한 박막 자기 저항 헤드를 제작하기 위한 방법에 관한 것으로서, 특히 상기 자기 기록 매체로부터 재생된 정보의 에러를 보상시킬 수 있는 션트 바이어스형 다증 박막 자기 저항 헤드 제작 방법에 관한 것이다.

일반적으로 박막 자기 저항 헤드는 자기 기록 매체상에 수직 또는 수평으로 배치되어 있는 자기 저항 소자를 구비한 헤드로서 상기 자기 저항 소자에 전자 유도 방식에 의해서 바이어스 자계를 부여할 수 있는 전도성 재료의 바이어스 도체를 포함하고 있다.

즉, 제1도에 도시되어 있는 바와 같이 종래의 일실시예에 따라서 제작된 박막 자기 저항형 헤드(10)는 Ni-Zn 계 또는 Mn-Zn 계 페라이트로 이루어진 자기기판(11)상에 절연층을 개재하여 순차적으로 형성되어 있는 바이어스 도체(12)와 자기 저항 소자(13)를 구비하고 있다.

한편, 상기 자기 저항 소자(13)에 전류를 인가하고 또한 저항 변화를 검출하기 위한 한쌍의 전극(도시되어 있지 않음) 및 상기 자기 저항 소자를 고정시키기 위한 두개의 자기 요우크(14a,14b)를 포함하고 있다.

이때, 상기 박막 자기 저항 헤드(10)의 대향면(10a)에 대향하는 자기 기록 매체(도시되어 있지 않음)로부터 발생하는 기록 자계를 상기 박막 자기 저항 헤드(10)로 유도하기 위하여 상기 두개의 자기 요우크(14a,14b)중 하나의 자기 요우크(14a)와 상기 자기 기판(11)사이 즉, 상기 자기 기록 매체와 대향하는 상기 박막 자기 저항 헤드(10)의 선단부에는 소정 크기의 자기갭(g)이 형성된다.

따라서, 상기 바이어스 도체(12)에 전류를 통전시키면 상기 자기 저항 소자(13)에 소요의 바이어스 자계가 발생되며, 이러한 상태에서 상기 자기 저항 소자(13)의 길이 방향을 따라서 상기 전극을 통하여 검출 전류를 통전시키면 상기 자기갭(g)에 대향하는 상기 자기 기록 매체로부터 발생되는 신호 자계에 의하여 상기 자기 저항 소자(13)의 전기 저항이 변하게 되며 이에 의해서 출력 신호가 상기 자기 저항 소자(13)의 양단 즉, 상기 전극에 인가된다.

그러나, 제2도에 도시되어 있는 바와 같이, 상기 자기 저항 소자(13)의 자계(H)에 대한 저항(R) 특성은 2차 곡선으로 나타나며 이에 의해서 상기 자기 저항 소자(13)에 바이어스 자계(H)가 부여된 상태에서 상기 신호 자계에 의한 출력 신호의 오차에 의하여 왜곡된 상태로 나타나게 된다.

따라서, 본 발명의 목적은 상기된 바와 같이 자기 기록 매체로부터의 신호 자계에 의한 출력 신호가 왜곡된 상태로 나타나는 것을 완화 또는 제거시키기 위하여 상기 신호 자계에 의한 출력 신호의 오차를 보상시킬 수 있도록 자기 저항 소자를 복수개 구비하고 있는 션트 바이어스형 다중 박막 자기 저항 헤드를 제작하기 위한 방법을 제공하는 데 있다.

본 발명에서는 상술한 목적을 달성하기 위하여, 복수개의 박막 자기 헤드로 이루어진 션트 바이어스형 다중 박막 자기 저항 헤드를 제작하기 위한 방법에 있어서, 절연 기판(341)의 상부에 제2자성기판(332) 및 제1절연층(341)을 순차 적층하는 과정과, 상기 제 1 절연층(341)의 소정 부분에서 전체 두께의 일부를 제거되도록 패터닝하는 과정과, 상기 패터닝된 제1절연층(341)의 상부에 제2도전층(352)을 형성한 후 패터닝하여 두 부분으로 분리하는 과정과, 상기 제2도전층(352)의 분리된 부분에 절연물질을 충진하는 과정과, 상기 분리된 제2도전층(352)과 전기적으로 접속되는 제2자기 저항 소자(312)를 상기 절연 물질의 수직 상방향에 형성하는 과정에 의해서 오차신호 검출부를 형성하는 제1단계; 상기 오차신호 검출부의 상부에 제2절연층(342), 바이어스 도전층(320), 제3절연층(343)을 순차적으로 적층하는 제2단계; 상기 제3절연층(343)의 상부에 제1자기 저항 소자(311)를 형성하고 패터닝하는 과정과, 상기 제1자기 저항 소자(311) 및 상기 제1기 저항 소자(311)의 패터닝으로 노출된 제3절연층(343)의 상부에 제1도전층(351)을 적층하는 과정과, 상기 제1도전층(351)을 전기적으로 분리된 두부분으로 패터닝하는 과정과, 상기 제1도전층(351)의 패터닝으로 노출된 제1자기 저항 소자(311) 및 상기 제1도전층(351)의 상부에 제4절연층(344)을 형성하는 과정과, 상기 제4절연층(344)의 상부에 제1자성 기판(331) 및 제5절연층(345)을 순차적으로 적층하는 과정에 의해서 기록 신호 검출부를 형성하는 제3단계를 포함하는 션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법을 제공한다.

제1도는 일반적인 박막 자기 저항 헤드를 개략적으로 도시한 단면도.

제2도는 박막 자기 저항 소자의 자계(H)-저항(R) 특성을 나타낸 그래프.

제3도는 본 발명에 따른 다중 박막 자기 저항 헤드를 도시한 단면도.

제4도는 본 발명에 따른 다중 박막 자기 저항 헤드를 개략적으로 도시한 평면도.

제5도(a) 내지 (f)는 본 발명에 따른 다중 박막 자기 저항 헤드를 제작하기 위한 방법을 순차적으로 도시한 공정도.

* 도면의 주요부분에 대한 부호의 설명

300 : 다중 박막 자기 저항 헤드 311 : 제1자기 저항 소자

312 : 제2자기 저항 소자 320 : 바이어스 도체

331 : 제1자성 기판 332 : 제2자성 기판

351 : 제1도전층 352 : 제2도전층

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

제3도는 본 발명의 일실시예에 따른 션트 바이어스형 다중 박막 자기 저항 헤드를 개략적으로 도시한 단면도이고 제4도는 본 발명의 일실시예에 따라서 자기 저항 소자가 전극에 연결되어 있는 상태를 도시한 평면도이며 제5도(a) 내지 (f)는 본 발명에 따라서 션트 바이어스형 다중 박막 자기 저항 헤드를 제작하기 위한 방법을 순차적으로 도시한 공정도이다.

즉, 본 발명에 따른 션트 바이어스형 다중 박막 자기 저항 헤드(300)는 2개의 자기 저항 소자(311,312)와, 상기 2개의 자치 저항 소자(311,312)에 검출 전류를 각각 인가시키기 위한 2개의 전극(351,352)과, 상기 자기 저항 소자(311,312)에 바이어스 자계를 인가시키기 위한 바이어스 도체(320)와, 상기 2개의 자기 저항 소자(311,312)의 노이즈를 방지시키기 위한 2개의 실드용 자성 기판(331,332)으로 이루어져 있다.

먼저, 제3도를 참조하면, 본 발명의 일실시예에 따른 션트 바이어스형 다중 박막 자기 저항 헤드(300)는 절연층(340∼345))을 매개층으로 하여 순차적으로 적층되어 있는 제2자성 기판(332)과, 제2자기 저항 소자(312)와, 바이어스 도체(320)와, 제1자기 저항 소자(311)와, 제1자성 기판(331)으로 이루어져 있다.

여기에서, 상기 바이어스 도체(320)는 도전성 물질로 이루어져 있으며 또한, 상기 2개의 자기 저항 소자(311,312)에 각각 바이어스 자계를 인가시키기 위한 션트막(shent layer)으로 작용한다.

이때, 제4도에 도시되어 있는 바와 같이 상기 2개의 자기 저항 소자(311,312)의 양단부가 2개의 전극(35l,352)에 접촉되어 있는 상태에서 상기 바이어스 도체(320)에 전류(i_B)를 인가시키면, 상기 2개의 자기 저항 소자(311,312)에는 바이어스 자계가 인가된다.

상기된 바와 같이 바이어스 자계가 인가된 상태에서, 상기 2개의 자기 저항 소wk(311,312)의 길이 방향을 따라서 상기 2개의 전극(351,352)을 통하여 검출 전류(i)를 통전시키면 상기 2개의 자기 저항 소자(311,312)와 상기 2개 자성 기판(331,332)사이에 형성된 자기갭(g_l, g₂)에 대접하는 자기 기록 매체(도시되어 있지 않음)로부터 발생되는 신호 자계에 의하여 출력 신호가 발생된다.

즉, 상기 제1자기 저항 소자(311)는 신호 검출용 소자로서 작용하는 반면에 상기 제2자기 저항 소자(312)는 상기 제1자기 저항 소자(311)에서 검출된 신호의 에러를 보정시키기 위한 에러 보정용 소자로서 작용하게 된다.

한편, 제5도(a) 내지 (f)를 참조하여 본 발명에 따른 션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법을 설명하면 다음과 같으며 제3도에 도시된 구성과 동일한 구성은 동일 도면 부호를 사용한다.

본 발명에 따른 션트 바이어스형 다증 박막 자기 저항 헤드를 제작하기 위한 방법은 절연 기판(341)의 상부에 제2자성기판(332) 및 제1절연층(341)을 순차 적층하는 과정과, 상기 제1절연층(341)의 소정 부분에서 전체 두께의 일부를 제거되도록 패터닝하는 과장과, 상기 패터닝된 제1절연층(341)의 상부에 제2도전층(352)을 형성한 후 패더닝하여 두 부분으로 분리하는 과정과, 상기 제2도전층(352)의 분리된 부분에 절연물질을 층진하는 과정과, 상기 분리된 제2도전층(352)과 전기적으로 접속되는 제 2 자기 저항 소자(312)를 상기 절연 물질의 수직 상방향에 형성하는 과정에 의해서 오차신호 검출부를 형성하는 제1단계; 상기 오차신호 검출부의 상부에 제2절연층(342), 바이어스 도전층(320), 제3절연층(343)을 순차적으로 적층하는 제2단계; 상기 제3절연층(343)의 상부에 제1자기 저항 소자(311)를 형성하고 패터닝하는 과정과, 상기 제1자기 저항 소자(311) 및 상기 제1자기 저항 소자(311)의 패터닝으로 노출된 제3절연층(343)의 상부에 제1도전층(351)을 적층하는 과정과, 상기 제1도전층(351)을 전기적으로 분리된 두부분으로 패터닝하는 과정과, 상기 제1도전층(35l)의 패터닝으로 노출된 제1자기 저항 소자(311) 및 상기 제1도전층(351)의 상부에 제4절연층(344)을 형성하는 과정과, 상기 제4절연층(344)의 상부에 제1자성 기판(331) 및 제5절연층(345)을 순차적으로 적층하는 과정에 의해서 기록 신호 검출부를 형성하는 제3단계로 이루어진다.

여기에서, 상기 2개의 자성 기판(331,332)은 Ni-Fe 계 조성의 퍼어말로이 또는 센더스트등의 연자성 재료로 이루어져 있고 도시되어 있지 않은 자기 테이프의 기록 트랙폭과 동일한 크기의 폭을 가지도록 스퍼터링 증착 공정에 의하여 형성되며 상기 2개의 자기 저항 소자(311,312)의 보호층으로 작용하게 된다.

이때, 상기 제1자성 기판(332)상에 화학 기상 증착 공정 또는 물리 기상 증착 공정에 의하여 절연 물질을 소정 두께로 적층시킴으로서 형성된 상기 제1절연층(341)은 패턴 형성 공정에 외하여 소정 형상으로 패터닝된다.

또한, 상기 제1절연층(341)상에 형성된 상기 제2도전층(352)은 도전성 물질을 물리 기상 증착 공정 또는 화학 기상 증착 공정에 의하여 소정 두께로 적층시킴으로서 형성되며 이 후에 패턴 형성 공정에 의하여 상기 제2도전층(352)의 일부를 제거함으로서 상기 제2도전층(352)은 2개의 도전체로 분리된다.

여기에서, 상기 제2도전층(352)은 상기 제1절연층(341)에 형성된 패턴과 동일한 패턴으로 형성되고 또한 상기 제2도전층(352)을 구성하는 상기 2개의 도전체는 그들사이에 절연 물질을 층진시킴으로서 전기적으로 절연된다.

한편, 상기 2개의 자기 저항 소자(311,312)는 상기 바이어스 도체(320)에 전류를 인가시킴으로서 발생되는 바이어스 자계의 방향과 자화가 용이한 축방향사이에 형성되는 각에 따라서 자기 저항이 변하는 특성을 나타낼 수 있도록 Ni-Fe 합금 조성 즉 퍼어말로이 조성으로 제작되며 특히 약 7 내지 27 중량% 의 철(Fe)를 함유하고 나머지는 니켈(Ni) 조성으로 이루어져 있으며 공지된 증착 공정에 의하여 상기 제2도전층(352) 및 상기 제3절연층상(343)에 소정 두께로 적층시킴으로서 형성된다.

즉, 상기 제2자기 저항 소자(312)는 상기 제2도전층(352)상에 Ni-Fe 합금 조성을 화학 기상 증착 공정 또는 스퍼터링 증착 공정에 의하여 소정 두께로 적층시킨 후 에칭 백 공정에 의하여 상기 제2도전층(352)의 일부를 노출시키고 또한, 상기 제1자기 저항 소자(311)는 상기 제3절연층(343)상에 Ni-Fe 합금 조성을 소정 두께로 적층시킨 후 패턴 형성 공정에 의하여 소정 형상으로 패터닝되고 이에 의해서 상기 제3절연층(343)의 일부를 노출시킨다.

또한, 상기 제1도전층(351)은 상기된 바와 같이 소정 형상으로 패터닝된 상기 제1자기 저항 소자(311)상에 스퍼터팅 증착 공정 또는 화학 기상 증착 공정에 의하여 도전성 물질을 소정 두께로 적층시킴으로서 형성되며 이 후에 패턴 형성 공정에 의하여 상기 제1도전층(351)의 일부를 제거함으로서 상기 제1도전층(351)은 2개의 도전체로 분리 된다.

여기에서, 상기 제1도전층(351)은 상기 제3절연층상에 형성된 상기 제1자기 저항 소자(311)의 패턴과 동일한 패턴으로 형성되고 또한 상기 제1도전층(35l)을 구성하는 상기 2개의 도전체는 그들사이에 절연 물질을 충진시킴으로서 전기적으로 절연된다.

또한, 상기 바이어스 도체(320)는 Ti, Ta, Mo, 및 Nb 등과 같은 도전성 금속으로 이루어지고 본 발명의 바람직한 실시예에 따르면 상기 바이어스 도체(320)는 니오븀(Nb) 성분을 전자빔(electron beam) 증착 공정에 의하여 상기 제2절연층(342)상에 소정 두께로 적층시킴으로서 형성된다.

또한, 제3도에 도시되어 있는 바와 같이, 상기 제2절연층을 매개층으로 하여 상기 제1자기 저항 소자(311)와 제1자성 기판(331)사이에는 소정 크기의 자기 갭(g_l)이 형성되고 또한, 상기 제4절연층을 매개층으로 하여 상기 제2자기 저항 소자(312)와 제2자성 기판(332)사이에는 소정 크기의 자기 갭(g₂)이 형성되어 있다.

한편, 상기된 바와 같이 본 발명에 따른 션트 바이어스형 다중 박막 자기 저항 헤드를 구성하고 있는 복수개의 절연층은 동일한 재질로 이루어져 있으며 이에 의해서 제3도에 도시되어 있는 바와 같이 하나의 절연층(340)으로 표시된다.

또한, 상기 바이어스 도체(320)에 전기를 통전시킴으로서 상기 제1자기 저장 소자(311) 및 제2자기 저항 소자(312)에 소요의 바이어스 자계가 인가된 상태에서, 상기 2개의 자기 저항 소자(311,312)의 길이 방향을 따라서 상기 2개의 도전층 즉 2개의 전극(351,352)을 통하여 검출 전류(i)를 통전시키면 상기 2개의 자기갭(g_l, g₂)에 대접하는 자기 기록 매체(도시되어 있지 않음)로부터 발생되는 신호 자계에 의하여 출력 신호가 발생된다.

이때, 상기 자기 기록 매체에 형성된 동일한 트랙은 상기 제1자기 저항 소자(311)를 통하여 먼저 신호 검출된 후 상기 제2자기 저항 소자(312)를 통하여 재차 신호 검출되므로 상기 자기 기록 매체의 트랙으로부터 누설되는 자장을 2개의 자기 저항 소자(311,312)를 통하여 유입시킬 때 동일한 조건을 형성시킬 수 있도록 상기 2개의 자기 갭(g_l, g₂)의 크기는 동일한 크기로 형성된다.

따라서, 상기된 바와 같이, 상기 제1자기 저항 소자(311) 및 제2자기 저항 소자(312)를 통하여 각각 검출된 신호는 도시되어 있지 않은 제어 시스템의 제어에 의하여 보정된 신호로 최종 출력을 나타낸다.

즉, 상기 제1자기 저항 소자(311)는 신호 검출용 소자로서 작용하는 반면에 상기 제2자기 저항 소자(312)는 상기 제1자기 저항 소자(311)에서 검출된 신호의 에러를 보정시키기 위한 에러 보정용 소자로서 작용하게 된다.

상기 내용은 본 발명의 바람직한 실시예를 단지 예시한 것으로 본 발명이 속하는 분야의 당업자는 본 발명의 요지를 변경시키지 않고 본 발명에 대한 수정 및 변경을 가할 수 있음을 인지할 수 있다.

본 발명에 따르면, 바이어스 자계에 대한 저항 특성에 의하여 왜곡된 상태로 검출되는 신호는 에러를 보상시킴으로서 자기 기록 매체로부터 발생되는 누설 자장에 의한 신호를 정확하게 검출시킬 수 있는 효과가 있다.

Claims (3)

1. 복수개의 박막 자기 헤드로 이루어진 션트 바이어스형 다중 박막 자기 저항헤드을 제작하기 위한 방법에 있어서, 절연 기판(341)의 상부에 제2자성기판(332) 및 제1절연층(341)을 순차 적층하는 과정과, 상기 제1절연층(341)의 소정 부분에서 전체 두께의 일부를 제거되도록 패터닝하는 과정과, 상기 패터닝된 제1절연층(341)의 상부에 제2도전층(352)을 형성한 후 패터닝하여 두 부분으로 분리하는 과정과, 상기 제2도전층(352)의 분리된 부분에 절연물질을 충진하는 과정과, 상기 분리된 제2도전층(352)과 전기적으로 접속되는 제2자기 저항 소자(312)를 상기 절연 물질의 수직 상방향에 형성하는 과정에 의해서 오차신호 검출부를 형성하는 제1단계; 상기 오차신호 검출부의 상부에 제2절연층(342), 바이어스 도전층(320), 제3절연층(343)을 순차적으로 적응하는 제2단계; 상기 제3절켠층(343)의 상부에 제1자기 저항 소자(311)를 형성하고 패터닝하는 과정과, 상기 제1자기 저항 소자(311) 및 상기 제1자기 저항 소자(311)의 패터닝으로 노출된 제3절연층(343)의 상부에 제1도전층(351)을 적층하는 과정과, 상기 제1도전층(351)을 전기적으로 분리된 두부분으로 패터닝하는 과정과, 상기 제1도전층(351)의 패터닝으로 노출된 제1자기 저항 소자(311) 및 상기 제1도전층(351)의 상부에 제4절연층(344)을 형성하는 과정과, 상기 제4절연층(344)의 상부에 제1자성 기판(331) 및 제5절연층(345)을 순차적으로 적층하는 과정에 의해서 기록 신호 검출부를 형성하는 제3단계를 포함하는 션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법.
2. 제1항에 있어서, 상기 제1도전층(351) 및 제2도전층(352)은 상기 2개의 자기 저항 소자(311, 312)에 각각 검출 전류를 인가시키기 위한 전극으로 작용하는 것을 특징으로하는 션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법.
3. 제1항에 있어서, 상기 제1자기 저항 소자(311) 및 제2자기 저항 소자(312)는 상기 바이어스 도체(320)를 중심으로 하여 상하 대칭되는 동일 형상으로 패터닝 되는 것을 특징으로 하는 션트 바이어스형 다중 박막 자기 저항 헤드 제작 방법.