KR0173929B1 - 순환잉여검사(crc-7)를 이용한 중계구간 추적장치 - Google Patents
순환잉여검사(crc-7)를 이용한 중계구간 추적장치 Download PDFInfo
- Publication number
- KR0173929B1 KR0173929B1 KR1019960012040A KR19960012040A KR0173929B1 KR 0173929 B1 KR0173929 B1 KR 0173929B1 KR 1019960012040 A KR1019960012040 A KR 1019960012040A KR 19960012040 A KR19960012040 A KR 19960012040A KR 0173929 B1 KR0173929 B1 KR 0173929B1
- Authority
- KR
- South Korea
- Prior art keywords
- crc
- tracking
- mode
- clock
- byte
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 동기식 전송방식의 광전송 시스템에 있어서, 구간 수신기가 의도한 송신기에 계속해서 접속되고 있는지를 검증할 수 있는 순환잉여검사를 이용한 중계 구간 추적 장치에 관한 것으로서, 장치의 동작모드를 출력하는 제1제어 수단(1); 외부로부터 입력된 프레임 클럭에 따라 계수하여 출력하는 제1프레임 계수 수단(2); 바이트 병렬 형태로 CRC-7 계산을 수행하는 CRC-7 인코딩 수단(3); 및 J0 송신 데이터를 프레임당 한 바이트씩 출력하는 제1출력 수단(4)을 구비한 송신 장치와, 동작 모드와 추적클럭, 리셋신호 그리고, 클럭신호(J0_clk)를 출력하는 제2제어 수단(5); 송신 장치로부터 송신된 J0 수신 바이트를 래치하는 데이터 래치 수단(6); J0 수신 바이트를 계수하여 출력하는 제2프레임 계수 수단(7); 바이트 병렬형태로 CRC-7 계산 값을 디코딩하여 CRC-7 계산 값과 에러 유무 신호를 출력하는 CRC-7 디코딩 수단(8); 및 외부로 J0 수신 데이터를 출력하는 제2출력 수단(9)을 구비한 수신 장치를 포함하여 구성되어 종래의 C1 바이트를 이용하여 STM 식별기능을 구현한 장비와 연동하기 위하여 STM 식별기능 및 중계 구간 추적 기능을 모두 수행할 수 있으며, 병렬로 CRC-7 값을 계산하여 한 바이트 용량의 메모리만 필요하므로 매우 경제적인 효과가 있다.
Description
제1도는 본 발명에 따른 중계구간 추적을 위한 송신장치의 일실시예 블록 구성도.
제2도는 본 발명에 따른 중계구간 추적을 위한 수신장치의 일실시예 블록 구성도.
제3도는 본 발명에 따른 CRC-7 인코더의 세부 구성도.
제4도는 본 발명에 따른 병렬 CRC-7 계산 함수를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1, 5 : 제어부 2, 7 : 프레임 계수기
3 : CRC-7 인코더 4, 9 : 출력부
6 : 데이터 래치부 8 : CRC-7 디코더
본 발명은 동기식 전송방식의 광전송 시스템에 있어서, 구간 수신기(Section Receiver)가 의도한 송신기에 계속해서 접속되고 있는지를 검증할 수 있는 순환잉여검사(CRC-7)를 이용한 중계구간 추적(Regenerator Section Trace) 장치에 관한 것이다.
종래에는 동기식 전송방식의 광전송 시스템에 있어서, STM-N(Synchronous Transport Module-N) 프레임내에 경로 오버헤드인 J1 바이트를 이용하여 경로의 연결 상태를 연속적으로 추적하는 경로 추적(Path Trace)만 가능하였다.
그러나, 최근에 ITU-T에서 중계 구간 오버헤드(RSOH : Regenerator Section OverHead) 중에서 STM 식별 바이트인 C1 대신 중계 구간 추적 바이트 J0를 이용하여 구간 수신기(Section Reciver)가 의도한 송신기에 계속해서 접속되고 있는지를 검증할 수 있도록 중계 구간 추적을 권고하였다.
상기 권고된 중계 구간 추적 바이트는 구간 수신기가 의도한 송신기에 계속해서 접속되고 있는지를 검증할 수 있도록 반복적으로 SAPI(Section Access Point Identification)를 STM-N 프레임내의 중계 구간 오버헤드(RSOH)인 J0 바이트를 통하여 송신된다.
이 때 사용되는 SAPI는 국내망 혹은 단일 운영자 영역내부에서는 하나의 바이트(single byte)(8-bit, 암호 0~255를 저장함))로 사용할 수도 있고, 권고안 G.831 Section 3에 정의된 API 포맷(format)을 사용할 수도 있다.
그리고, 국제간 혹은 서로 다른 운영자망 사이에서는 운영자간 합의가 없는 한 권고안 G.831에 정의된 형식을 사용한다.
ITU-T 권고안 G.831에서 정의된 SAPI의 전송을 위하여 다음과 같은 16-바이트프레임이 권고안 G.70X에 정의되어 있다.
여기서, C1 C2 C3 C4 C5 C6 C7은 전 프레임에 대한 CRC-7 계산 결과이며, C1이 최상위 비트(MSB : Most Significant Bit)이며, 0 X X X X X X X은 ITU-T REC T.50에서 정의된 문자(Character)이다. 그리고 ITU-T 권고안 G.70X Annex B에 CRC-7 계산 절차가 정의되어 있다.
J0 바이트(byte)는 중계 구간 추적을 위하여 사용되는데, 이전 권고안에 따른 STM 식별자(identifier) 기능을 수행하는 장비와 중계 구간 추적 기능을 수행하는 장비와의 망간 접속(interworking)할 경우에 있어서, 중계 구간 추적 기능을 수행하는 장비는 J0 바이트의 '00000001' 패턴을 '중계 구간 추적 - 불분명(unspecific)'으로 해석한다. 이것은 중계 구간 추적 바이트가 사용되지 않고 있음을 나타낸다.
따라서, 본 발명은 종래의 C1 바이트를 이용하여 STM 식별기능을 구현한 장비와 연동하기 위하여 STM 식별기능 및 중계 구간 추적 기능을 모두 수행할 수 있는 순환잉여검사(CRC-7)를 이용한 중계 구간 추적 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 외부로부터 입력된 모드 제어 신호를 해석하여 장치의 동작모드(추적모드(crc_mode), STM 식별모드(STM_ID), 추적 기능 미사용 모드(RST_un))를 출력하고, 외부로부터 프레임 클럭을 입력받아 추적 클럭(crc_clk)을 생성하여 출력하는 제1제어수단, 상기 제1제어수단으로부터 추적모드(crc_mode) 신호가 인에이블되어 블록되어 입력되면 외부로부터 입력된 프레임 클럭에 따라 계수를 실행하여 그 계수값을 출력하는 제1프레임 계수수단, 상기 제1프레임 계수수단의 계수값과 상기 제1제어수단으로부터 추적클럭(crc_clk) 및 외부로부터 중계 구간 추적 바이트인 J0 송신 데이터를 입력받아 바이트 병렬 형태로 CRC-7 계산을 수행하여 CRC 계산값을 출력하는 CRC-7 인코딩 수단, 외부로부터 J0 송신 데이터와 상기 제1프레임 계수수단으로부터 계수값과 상기 cRC-7 인코딩 수단으로부터 CRC 계산값과 상기 제1제어수단으로부터 동작모드를 입력받아 J0 송신 데이터를 프레임당 한 바이트씩 출력하는 제1출력수단을 구비한 송신 장치; 와 외부로부터 프레임 클럭, 시스템 클럭, 모드 제어 신호[1 : 0]와 추출된 J0 송신 데이터의 최상위 비트(J0_msb)를 입력받아 모드 제어 신호로부터 동작 모드를 해석하여 출력하고, 추적클럭(crc_clk)과 리셋신호 그리고, 클럭신호(J0_clk)를 생성하여 출력하는 제2제어수단, 송신장치로부터 송신된 J0 수신 바이트를 상기 제2제어수단으로부터 입력된 클럭신호(J0_clk)에 따라 래치하여 출력하고, 래치된 바이트의 최상위 비트(J0_msb)를 추출하여 상기 제2제어수단으로 출력하는 데이터 래치수단, 상기 제1제어수단으로부터 추적모드(crc_mode), 클럭신호(J0_clk), 리셋신호(reset)를 입력받아 클럭신호(J0_clk)에 따라 입력되는 J0 수신 바이트를 계수하여 출력하는 제2프레임 계수수단, 상기 제2프레임 계수수단의 계수값과 상기 제2제어수단으로부터 추적클럭(crc_clk)과 상기 데이터 래치수단으로부터 J0 바이트를 입력받아 바이트 병렬형태로 CRC-7 계산값을 디코딩하여 CRC-7 계산값(crc_val)과 에러 유무 신호(err_free)를 출력하는 CRC-7 디코딩수단, 상기 데이터 래치수단으로부터 J0 바이트를 입력받고, 상기 제2프레임 계수수단으로부터 계수값을 입력받고, 상기 CRC-7 디코딩수단으로부터 CRC-7 계산값과 에러 유무 신호(err_free)를 입력받고, 상기 제2제어수단으로부터 동작모드를 입력받아 외부로 출력하는 제2출력수단을 구비한 수신장치; 로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 중계 구간 추적을 위한 송신 장치의 일실시예 블록 구성도로서, 도면에서 1은 제어부, 2는 프레임 계수기, 3은 CRC-7 인코더, 4는 출력부를 각각 나타낸다.
제어부(1)는 모드 제어 신호[1 : 0]를 입력받아, 이를 해석하여 장치의 3가지 동작모드 즉, 추적모드(crc_mode='1'), STM 식별모드(STM_ID), 추적기능미사용모드(RST_un)를 출력부(4)로 출력하고, 추적모드(crc_mode) 신호를 프레임 계수기(2)로 출력하며, 추적모드(crc_mode) 신호와 외부로부터 입력된 8KHz 프레임 클럭을 논리합하여 추적클럭(crc_clk)을 생성하여 CRC-7 인코더(3) 및 출력부(4)로 출력한다.
프레임 계수기(2)는 Mod-16 계수기로서, 상기 제어부(1)로부터 입력된 추적모드(crc_mode) 신호가 인에이블된 경우 외부로부터 입력된 프레임 클럭에 따라 계수를 실행하여 그 결과를 CRC-7 인코더(3) 및 출력부(4)로 출력한다.
CRC-7 인코더(3)는 상기 프레임 계수기(2)의 계수 값과 상기 제어부(1)로부터 추적클럭(crc_clk)을 입력받고, 외부로부터 16 바이트 중계 구간 추적 바이트인 J0 송신 데이터를 입력받아 바이트 병렬형태로 CRC-7 계산을 수행하여 그 결과를 출력부(4)로 출력한다.
출력부(4)는 상기 프레임 계수기(2)로부터 계수 값과 상기 CRC-7 인코더(3)로부터 CRC-7 계산값과 상기 제어부(1)로부터 동작모드(STM 식별모드, 추적모드, 추적기능미사용모드)를 입력받아 외부로부터 입력되는 16바이트의 J0 송신 데이터를 프레임당 한 바이트씩하여 J0 송신바이트[7 : 0]를 수신 장치로 출력한다. 여기서 출력부(4)는 첫 번째 프레임의 경우에, 추적모드일 경우 최상위 비트(MSB)를 '1로 하고, 그 나머지 7비트는 CRC-7 계산 결과값을 삽입하여 전송하고, STM 식별모드일 경우 외부의 감시제어장치(도시하지 않음)에서 첫 번째 J0 바이트에 삽입한 식별번호를 그대로 전송하며, 추적기능미사용모드일 경우 '00000001'을 전송한다.
제2도는 본 발명에 따른 중계 구간 추적을 위한 수신 장치의 일실시예 블록 구성도로서, 도면에서 5는 제어부, 6은 데이터 래치부, 7은 프레임 계수기, 8은 CRC-7 디코더, 9는 출력부를 각각 나타낸다.
제어부(5)는 외부로부터 프레임 클럭, 시스템 클럭, 모드제어신호[1 : 0]를 입력받고, 데이터 래치부(6)로부터 수신된 J0 바이트의 최상위 비트(J0_msb)를 입력받아, 동작모드 신호를 해석하여 장치의 3가지 동작모드 즉, 추적모드, STM 식별모드, 추적 기능 미사용모드를 출력부(9)로 출력하고, 추적모드(crc_mode) 신호와 프레임 클럭을 논리합하여 추적클럭(crc_clk) 신호를 생성하여 CRC-7 디코더(8) 및 출력부(9)로 출력하며, 추적모드(crc_mode) 신호와 J0 바이트의 최상위 비트(J0_msb)를 이용하여 리셋신호(reset)를 생성하여 이를 추적모드(crc_mode) 신호와 함께 프레임 계수기(7)로 출력하고, 프레임 클럭과 시스템 클럭을 이용하여 클럭 신호(J0_clk)를 생성하여 데이터 래치부(6)로 출력한다.
데이터 래치부(6)는 송신 장치로부터 입력된 J0 수신 바이트를 상기 제어부(5)로부터 입력된 클럭신호(J0_clk)에 따라 래치하여 CRC-7 디코더(8) 및 출력부(9)로 출력하고, 래치된 바이트의 최상위 비트(J0_msb)를 상기 제어부(5)로 출력한다.
프레임 계수기(7)는 Mod-16 계수기로서, 상기 제어부(5)로부터 추적모드(crc_mode) 신호, 클럭신호(J0_clk), 리셋신호(reset)를 입력받아 추적모드(crc_mode) 신호가 인에이블된 경우에 클럭신호(J0_clk)에 따라 계수가 실행되어 계수값을 CRC-7 인코더(8) 및 출력부(9)로 출력하고, 리셋신호(reset)가 인에이블된 경우에 계수기 출력은 '0000'으로 리셋된다.
CRC-7 디코더(8)는 상기 프레임 계수기(7)의 계수 값과 상기 제어부(5)로 부터의 추적클럭(crc_clk)을 입력받고, 상기 데이터 래치부(6)로부터 J0 바이트를 입력받아 바이트 병렬형태로 CRC-7 계산값을 디코딩하여 CRC-7 계산 값(crc_val)과 수신된 CRC-7의 에러 유무 신호(err_free)를 출력부(9)로 출력하는데 CRC-7 계산 알고리즘은 송신 장치 즉, 제1도의 상기 CRC-7 인코더(3)와 동일하다.
출력부(9)는 상기 데이터 래치부(6)으로부터 J0 바이트를 입력받고, 상기 프레임 계수기(7)로부터 계수값과 상기 CRC-7 디코더(8)로부터 CRC-7 계산값과 에러 유무 신호(err_free)와 상기 제어부(5)로부터 동작모드를 입력받아 16개의 J0 데이터 버스를 통하여 외부로 출력한다.
여기서 출력부(9)는 첫 번째 프레임의 경우에, 동작모드가 추적모드일 경우 상기 CRC-7 디코더(8)로부터 입력받은 에러 유무 신호(err_free)를 최상위 비트(MSB)로 삽입하고, 그 나머지 7비트는 CRC-7 계산 값(crc_val)을 삽입하여 출력하고, 동작모드가 STM 식별모드일 경우 수신 된 첫 번째 J0 바이트를 그대로 출력하며, 추적기능미사용모드일 경우에는 '00000001'을 출력한다.
제3도는 본 발명에 따른 CRC-7 인코더의 세부 구성도를 나타낸다.
CRC-7 인코더(3)는 외부로부터 J0 송신 데이터를 입력받고, 상기 프레임 계수기(2)로부터 계수값을 입력받아 역다중화하여 프레임별로 차례로 J0 바이트를 출력하는 바이트 디멀티플렉서(31), 상기 바이트 디멀티플렉서(31)로부터 역다중화된 J0 바이트를 입력받고, 이전 프레임의 CRC-7 계산 값을 입력받아 프레임별 CRC-7 값을 계산하여 출력하는 병렬 CRC-7 코드 생성기(32), 및 상기 CRC-7 코드 생성기(32)로부터 입력되는 CRC-7 계산값을 상기 제어부(1)로부터 입력되는 추적 클럭(crc_clk)으로 래치하는 CRC-7 래치(33)를 구비한다.
상기와 같이 구성된 CRC-7 인코더(3)의 동작을 살펴보면, 16 : 1 바이트 디멀티플렉서(31)는 외부로부터 16 바이트 J0 데이터를 입력받고, 상기 프레임계수기(2)의 계수값을 입력받아 역다중화하여 프레임별로 차례로 J0 바이트를 출력하여 병렬 CRC-7 코드 생성기(32)로 출력한다.
CRC-7 코드 생성기(32)는 상기 16 : 1 바이트 디멀티플렉서(31)로부터 J0 바이트(m[6 : 0])를 입력받고, CRC-7 래치(33)로부터 이전 프레임의 CRC-7 계산 결과값(r[6 : 0])을 CRC-7 래치(33)로 출력한다.
CRC-7 래치(33)는 상기 CRC-7 코드 생성기(32)로부터 입력된 CRC-7 계산 값(g[6 : 0])을 상기 제어부(1)로부터 입력된 추적 클럭(crc_clk)으로 래치하여 출력부(4)로 출력한다.
제4도는 ITU-T 권고안 G.70X의 Annex B에 정의된 CRC-7 생성 다항식을 7비트 병렬형태로 처리하기 위하여 안출된 병렬 CRC-7 계산함수를 나타낸다.
CRC-7 계산을 직렬로 처리하기 위해서는 16 프레임에 대한 J0 바이트를 모두 저장할 수 있는 메모리가 필요하나, 상기와 같은 병렬 CRC-7 계산 함수를 사용하면 한 바이트 용량의 메모리가 필요하므로 경제적이다.
따라서, 상기와 같이 구성되어 동작하는 본 발명은, 종래의 C1 바이트를 이용하여 STM 식별기능을 구현한 장비와 연동하기 위하여 STM 식별기능 및 중계 구간 추적 기능을 모두 수행할 수 있으며, 병렬로 CRC-7 값을 계산하여 한 바이트 용량의 메모리만 필요하므로 매우 경제적인 효과가 있다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.
Claims (8)
- 외부로부터 입력된 모드 제어 신호를 해석하여 장치의 동작모드(추적모드(crc_mode), STM 식별모드(STM_ID), 추적 기능 미사용 모드(RST_un))를 추적하고, 외부로부터 프레임 클럭을 입력받아 추적 클럭(crc_clk)을 생성하여 출력하는 제1제어수단(1), 상기 제1제어 수단(1)으로부터 추적모드(crc_mode) 신호가 인에이블 되어 입력되면 외부로부터 입력된 프레임 클럭에 따라 계수를 실행하여 그 계수값을 출력하는 제1프레임 계수수단(2), 상기 제1프레임 계수수단(2)의 계수값과 상기 제1제어수단(1)으로부터 추적클럭(crc_clk) 및 외부로부터 중계구간 추적 바이트인 J0 송신 데이터를 입력받아 바이트 병렬 형태로 CRC-7 계산을 수행하여 CRC 계산값을 출력하는 CRC-7 인코딩수단(3), 및 외부로부터 J0 송신 데이터와 상기 제1프레임 계수수단(2)으로부터 계수 값과 상기 CRC-7 인코딩수단(3)으로부터 CRC 계산값과 상기 제1제어수단(1)으로부터 동작모드를 입력받아 J0 송신 데이터를 프레임당 한 바이트씩 출력하는 제1출력수단(4), 을 구비한 송신장치; 와 외부로부터 프레임 클럭, 시스템 클럭, 모드 제어 신호와 추출된 J0 송신 데이터의 최상위 비트(J0_msb)를 입력받아 모드 제어 신호로부터 동작 모드를 해석하여 출력하고, 추적클럭(crc_clk)과 리셋신호 그리고, 클럭신호(J0_clk)를 생성하여 출력하는 제2제어수단(5), 송신 장치로부터 송신된 J0 수신 바이트를 상기 제2제어수단(5)으로부터 입력된 클럭신호(J0_clk)에 따라 래치하여 출력하고, 래치된 바이트의 최상위 비트(J0_msb)를 추출하여 상기 제2제어수단(5)으로 출력하는 데이터 래치수단(6), 상기 제1제어수단(5)으로부터 추적모드(crc_mode), 클럭신호(J0_clk), 리셋신호(reset)를 입력받아 클럭신호(J0_clk)에 따라 입력되는 J0 수신 바이트를 계수하여 출력하는 제2프레임 계수수단(7), 상기 제2프레임 계수수단(7)의 계수값과 상기 제2제어수단(5)으로부터 추적클럭(crc_clk)과 상기 데이터 래치수단(6)으로부터 J0 바이트를 입력받아 바이트 병렬형태로 CRC-7 계산값을 디코딩하여 CRC-7 계산값(crc_val)과 에러 유무 신호(err_free)를 출력하는 CRC-7 디코딩 수단(8), 및 상기 데이터 래치수단(6)으로부터 J0 바이트를 입력받고, 상기 제2프레임 계수수단(7)으로부터 계수값을 입력받고, 상기 CRC-7 디코딩 수단(8)으로부터 CRC-7 계산값과 에러 유무 신호(err_free)를 입력받고, 상기 제2제어수단(5)으로부터 동작모드를 입력받아 외부로 출력하는 제2출력수단(9), 을 구비한 수신장치;를 포함하여 구성된 것을 특징으로 하는 중계구간 추적장치.
- 제1항에 있어서, 상기 CRC-7 인코딩 수단(3)은, 외부로부터 J0 송신 데이터를 입력받고, 상기 제1프레임 계수수단(2)으로부터 계수값을 입력받아 역다중화하여 프레임별로 차례로 J0 바이트를 출력하는 바이트 디멀티플렉싱 수단(31); 상기 바이트 디멀티플렉싱 수단(31)으로부터 역다중화된 J0 바이트를 입력받고, 이전 프레임의 CRC-7 계산값을 입력받아 프레임별 CRC-7 값을 계산하여 출력하는 병렬 CRC-7 코드 생성수단(32); 및 상기 CRC-7 코드 생성수단(32)으로부터 입력되는 CRC-7 계산값을 상기 제1제어수단(1)으로부터 입력되는 추적클럭(crc_clk)으로 래치하는 CRC-7 래치수단(33)을 구비한 것을 특징으로 하는 중계구간 추적장치.
- 제1항 또는 제2항에 있어서, 상기 제1제어 수단(1)은, 추적모드신호와 8KHz의 프레임 클럭을 논리합하여 추적클럭을 생성하도록 구성한 것을 특징으로 하는 중계구간 추적장치.
- 제1항 또는 제2항에 있어서, 상기 CRC-7 인코딩 수단(3)과 CRC-7 디코딩수단(8)의 CRC-7 계산은, CRC-7 생성 다항식을 7비트 병렬형태로 처리하는 병렬 CRC-7 계산 함수를 이용하여 수행하는 것을 특징으로 하는 중계구간 추적장치.
- 제1항 또는 제2항에 있어서, 상기 제1출력수단(4)은, 첫 번째 프레임의 경우에 상기 제1제어 수단(1)으로부터 입력된 동작 모드가 추적모드일 경우 최상위 비트(MSB)를 '1'로 하고 그 나머지 비트는 CRC-7 계산 결과 값을 삽입 전송하고, STM 식별모드일 경우 외부 감시 제어 장치(도시하지 않음)에서 첫 번째 J0 바이트에 삽입한 식별 번호를 그대로 전송하며, 추적기능미사용모드일 경우 '00000001'을 전송하도록 구성한 것을 특징으로 하는 중계구간 추적장치.
- 제1항 또는 제2항에 있어서, 상기 제2제어수단(5)은, 추적모드 신호와 외부로부터 입력된 8KHz의 프레임 클럭을 논리합하여 추적 클럭을 생성하고, 추적모드 신호와 입력된 J0 바이트의 최상위 비트(J0_msb)를 이용하여 리셋 신호를 생성하고, 프레임 클럭과 시스템 클럭을 이용하여 클럭신호(J0_clk)를 생성하도록 구성한 것을 특징으로 하는 중계구간 추적장치.
- 제1항 또는 제2항에 있어서, 상기 제1 및 제2프레임 계수수단(2, 7)은 MOD-16 계수기로 동작하는 것을 특징으로 하는 중계구간 추적장치.
- 제1항 또는 제2항에 있어서, 상기 제2출력수단(9)은, 첫 번째 프레임의 경우에 상기 제2제어 수단(5)으로부터 입력되는 동작모드가 추적모드일 경우 상기 CRC-7 디코딩 수단(8)으로부터 입력된 에러 유무 신호(err_free)를 최상위 비트(MSB)로 삽입하고, 그 나머지 비트는 CRC-7 계산 결과 값을 삽입하여 출력하고, 동작모드가 STM 식별모드일 경우 수신된 첫 번째 J0 바이트를 그대로 출력하며, 추적기능미사용모드일 경우에는 '00000001'을 출력하도록 구성한 것을 특징으로 하는 중계구간 추적장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012040A KR0173929B1 (ko) | 1996-04-19 | 1996-04-19 | 순환잉여검사(crc-7)를 이용한 중계구간 추적장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012040A KR0173929B1 (ko) | 1996-04-19 | 1996-04-19 | 순환잉여검사(crc-7)를 이용한 중계구간 추적장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970072795A KR970072795A (ko) | 1997-11-07 |
KR0173929B1 true KR0173929B1 (ko) | 1999-04-01 |
Family
ID=19456231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960012040A KR0173929B1 (ko) | 1996-04-19 | 1996-04-19 | 순환잉여검사(crc-7)를 이용한 중계구간 추적장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0173929B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100582560B1 (ko) * | 1999-07-13 | 2006-05-23 | 브이케이 주식회사 | 디지털 통신용 채널 부호기 |
-
1996
- 1996-04-19 KR KR1019960012040A patent/KR0173929B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970072795A (ko) | 1997-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6397360B1 (en) | Method and apparatus for generating a fibre channel compliant frame | |
JP2001024522A (ja) | エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 | |
KR20200010371A (ko) | 비트 블록 스트림에 대한 코드 에러 검출 방법 및 디바이스 | |
Tchamkerten et al. | Communication under strong asynchronism | |
JP2007096847A (ja) | 光アクセス・ネットワーク試験装置 | |
US5095482A (en) | Method of and apparatus of individually monitoring transmission sections of a communications transmission link | |
KR0173929B1 (ko) | 순환잉여검사(crc-7)를 이용한 중계구간 추적장치 | |
KR100704356B1 (ko) | 전체 프레이밍 절차 캡슐화 모드에서 프레임 검사 순서를인식하는 장치 및 방법 | |
CA2325090C (en) | Performance monitoring for optical transmission system | |
JPH08102747A (ja) | 通信用lsi | |
RU2259636C1 (ru) | Способ передачи сообщений в системе с обратной связью | |
Oberg et al. | Robust detection in digital communications | |
US20090162075A1 (en) | Transmission system and transmission method | |
EP1072114A1 (en) | Mismatch detection method and circuit in trace identifiers in a sdh frame | |
CA2179296C (en) | Device for establishing cell boundaries in a bit stream and crc calculation | |
KR19980033173A (ko) | 비터비 동기 판정 회로의 메트릭값 스레시홀드의 결정 방법 및그 장치 | |
JP2002176463A (ja) | 雑音免疫性内部データ通信方式 | |
US6504822B1 (en) | Device and method for detecting and/or measuring the misconnection time in telecommunication networks | |
JP3051026B2 (ja) | パリティ演算回路およびその演算方式 | |
KR100332417B1 (ko) | 에스티엠-16 프레임 패턴 검출 장치 | |
Liu et al. | A method for modeling and analysis of the reframing performance of multilevel synchronous time division multiplex hierarchies | |
KR100397504B1 (ko) | 전송시스템의 데이터열에 대한 시분할 병렬 에러의 누적계산장치 및 그 방법 | |
JP2011041095A (ja) | 通信システム | |
Lyman et al. | Transmission parameter estimation for an autoconfigurable receiver | |
JPH08237754A (ja) | 遠隔監視装置における受信及び送信方法並びにその回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091029 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |