KR0172592B1 - Method of forming air bridge for signal path between isolated electric elements - Google Patents
Method of forming air bridge for signal path between isolated electric elements Download PDFInfo
- Publication number
- KR0172592B1 KR0172592B1 KR1019950024199A KR19950024199A KR0172592B1 KR 0172592 B1 KR0172592 B1 KR 0172592B1 KR 1019950024199 A KR1019950024199 A KR 1019950024199A KR 19950024199 A KR19950024199 A KR 19950024199A KR 0172592 B1 KR0172592 B1 KR 0172592B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- air
- air bridge
- photoresist
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 초고주파 집적회로의 전력용 GaAs MESFET(metal-semiconductor field effect trasistor) 및 수동소자에서 격리된 전극을 상호 연결하기 위한 에어브리지(air-bridge) 제조 방법에 관한 것으로 형성된 소자 패턴에서 구조상 발생하는 기생 캐패시턴스를 작게하여 소자의 주파수의 특성을 개선하기 하기 위한 소오스간의 전기적인 연결 장치의 갭에 에어를 채워넣는 에어브리지 제조방법에 관한 것이다.The present invention relates to a GaAs metal-semiconductor field effect trasistor (MESFET) for power of an ultra-high frequency integrated circuit and an air-bridge manufacturing method for interconnecting electrodes isolated from passive devices. A method of manufacturing an air bridge in which air is filled in a gap of an electrical connection device between sources for reducing parasitic capacitance to improve device frequency characteristics.
Description
제1도는 감도가 상이한 포토레지스트를 이용하여 오버-행 구조의 소자 패턴을 형성하는 과정을 보인 단면도.1 is a cross-sectional view illustrating a process of forming an over-row device pattern using photoresists having different sensitivity.
제2도는 모노클로로벤젠을 이용하여 오버-행 구조의 소자 패턴을 형성하는 과정을 보인 단면도.2 is a cross-sectional view illustrating a process of forming an over-row device pattern using monochlorobenzene.
제3도는 음성 포토레지스트를 이용하여 오버-행 구조의 소자 패턴을 형성하는 과정을 보인 단면도.3 is a cross-sectional view illustrating a process of forming an over-row device pattern using a negative photoresist.
제4도는 본 발명의 따른 소자 패턴을 형성하는 과정을 보인 단면도.4 is a cross-sectional view showing a process of forming a device pattern according to the present invention.
제5도는 제4도의 소자 패턴 형성의 한 실행예.5 is an example of the formation of the device pattern of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 기판 또는 웨이퍼 2, 3 : 포토레지스트1 substrate or wafer 2, 3 photoresist
4 : 마스크 5 : 자외선에 노광된 부분4: mask 5: part exposed to ultraviolet rays
6 : 리소그라피된 부분 7 : 언더-컷 부분6: lithography part 7: under-cut part
8 : 게이트 9 : 활성층8 gate 9 active layer
10 : 금속 전극 11 : 리세스 부분10 metal electrode 11: recessed portion
12 : 소오스 포스트 금속12: source post metal
13 : 양성 레지스트를 이용한 표면 개방 패턴 리소그라피13: Surface Open Pattern Lithography Using Positive Resist
14 : 금속 박막14: metal thin film
15 : 음성레지스트를 이용한 에어브리지 패턴 리소그라피15: Airbridge Pattern Lithography Using Negative Resist
16 : 증착된 에어브리지 금속 17 : 격리된 소오스 전극16: deposited airbridge metal 17: isolated source electrode
18 : 드레인 전극 19 : 게이트 전극18 drain electrode 19 gate electrode
본 발명은 초고주파 직접회로의 전력용 GaAs MESFET(metal-semiconductor field effect trasistor) 및 수동소자에서 격리된 전극을 상호 연결하기 위한 에어브리지(air-bridge) 제조 방법에 관한 것으로 형성된 소자 패턴에서 구조상 발생하는 기생 캐패시턴스를 작게하여 소자의 주파수의 특성을 개선하기 하기 위한 소오스간의 전기적인 연결 장치의 갭에 에어를 채워넣는 에어브리지 제조방법에 관한 것이다. 격리된 전극을 상호 연결하기 위한 방법에는 와이어 본딩(wire-bonding), 플립칩(flip-chip), 비어 홀(via-hole), 및 크로스 오버(cross-over)방법등이 있다. 한 전극이 다른 전극위를 교차하는 크로스 오버 연결방법에는 SiO2또는 Si3N4등의 절연체로 두 전극을 격리시키는 절연체 격리구조와 에어갭(air-gap)을 형성시켜 격리시키는 에어브리지 구조가 있다. 상기 구조로 부터 발생되는 기생 캐패시턴스의 크기는 격리 물질의 비유전율과 크로스 오버된 부분의 두 전극의 간격에 따라 결정된다. 에어 브리지 구조에서 에어갭의 두께는 절연체 격리구조에서 절연체의 두께보다 훨씬 두껍게 할 수 있고, 공기의 비유전율이 절연체의 비유전율보다 훨씬 작으므로 초고주파에서 야기되는 기생패시턴스의 크기를 크게 줄일 수 있다.The present invention relates to a GaAs metal-semiconductor field effect trasistor (MESFET) for a high frequency integrated circuit and an air-bridge fabrication method for interconnecting electrodes isolated from passive devices. A method of manufacturing an air bridge in which air is filled in a gap of an electrical connection device between sources for reducing parasitic capacitance to improve device frequency characteristics. Methods for interconnecting isolated electrodes include wire-bonding, flip-chip, via-hole, and cross-over methods. The crossover connection method in which one electrode crosses the other electrode includes an insulator isolation structure that insulates the two electrodes with an insulator such as SiO 2 or Si 3 N 4 , and an air bridge structure that forms an air gap. have. The size of the parasitic capacitance generated from the structure is determined by the dielectric constant of the isolation material and the spacing of the two electrodes of the crossover portion. In the air bridge structure, the thickness of the air gap can be much thicker than the thickness of the insulator in the insulator isolation structure, and since the relative dielectric constant of the air is much smaller than that of the insulator, the size of the parasitic capacitance caused by the microwave can be greatly reduced. have.
제1도 내지 제3도는 오버-행(over-hang) 구조, 즉, 리소그라피된 레지스트 패턴의 아래부분이 윗 부분 보다 넓은 구조의 소자 패턴을 형성하는 여러 과정들 중 대표적인 과정을 보인 도들이다. 여기에서 제1도는 상이한 감도를 갖는 두 층의 포토레지스트를 이용하여 오버-행 구조의 소자 패턴을 형성하는 과정을 보인 것이다. 제1도에서 우선, 기판(1)에 동일양의 자외선 노광에 대해 현상속도가 빠른 포토 레지스트(2)와 현상속도가 느린 포토 레지스트(3)을 연속 도포한 다음에 원하는 패턴을 형성하기 위해 마스크(4) 패턴을 정렬한다. 이어서 상기 전면에 자외선을 조사하면 마스크(4)에 의해 가려지지 않은 부분(5)만 노광되고, 노광된 부분(5) 중에서 현상속도의 차이로 인해 현상속도가 빠른 부분(2)이 현상속도가 느린 부분(3) 보다 빠리 현상(6)되어 경계 부분에서 언더-컷 형태의 패턴이 형성된다. 따라서, 언더-컷 형태(7)의 소자 패턴이 만들어진다. 상기에 금속을 정면에서 확산하면 소정 두께를 갖는 금속층(8)이 형성된다. 원하는 패턴만을 남기기 위해 아세톤으로 리프트-오프하면 포토 레지스트 부분(2, 3)이 제거되어 결과적으로 기판(1)상에 원하는 형태의 금속층을 얻을 수 있다. 제2도는 모노클로로 벤젠을 이용하여 현상속도가 상이하도록 포토레지스트의 일부를 변형한 다음에 소자 패턴을 형성하는 과정을 보인 것이다. 제2도에서 상기와 마찬가지로 기판(1)에 포토 레지스트를 도포한 후에 소정량의 모노클로로벤젠에 담근다. 그러면 모노클로로벤젠이 포토 레지스트에 침투하여 침투된 부분(3)의 포토 레지스트는 현상속도에 있어 다른 특성을 갖게 된다. 즉, 포토 레지스트의 상층부는 상대적으로 현상속도가 느린 포토 레지스트(3)가 되고 하층부는 현상속도가 빠른 포토 레지스트(2)가 된다. 이어서 원하는 패턴을 얻기 위해 마스크(4)를 정렬하고 자외선을 노광한다. 그러면, 노광된 부분(5)이 현상(6)되는데 두 포토 레지스트의 현상속도 차이에 의해 레지스트의 경계 부분에서 언더-컷 형태(7)를 얻는다. 이하는 상술한 것과 동일하다.1 through 3 illustrate representative processes of over-hang structures, that is, a process in which a lower portion of a lithographic resist pattern forms a device pattern having a structure wider than an upper portion. Here, FIG. 1 shows a process of forming an over-row device pattern using two layers of photoresists having different sensitivity. In FIG. 1, first, the photoresist 2 having a high development speed and the photoresist 3 having a low development speed are successively applied to the substrate 1 for the same amount of ultraviolet exposure, followed by a mask for forming a desired pattern. (4) Arrange the pattern. Subsequently, when ultraviolet rays are irradiated to the entire surface, only the portion 5 which is not covered by the mask 4 is exposed, and the developing speed is increased in the exposed portion 5 due to the difference in developing speed. The phenomenon 6 is faster than the slow portion 3, and an under-cut pattern is formed at the boundary portion. Thus, an element pattern of under-cut form 7 is made. When the metal is diffused from the front, a metal layer 8 having a predetermined thickness is formed. Lifting off with acetone to leave only the desired pattern removes the photoresist portions 2, 3, resulting in a desired layer of metal on the substrate 1. 2 shows a process of forming a device pattern after modifying a part of the photoresist using monochloro benzene so that the development speed is different. In FIG. 2, the photoresist is applied to the substrate 1 as in the above, and then immersed in a predetermined amount of monochlorobenzene. Then, the photoresist of the portion 3 in which the monochlorobenzene penetrates into the photoresist has different characteristics in developing speed. That is, the upper layer portion of the photoresist becomes a photoresist 3 having a relatively low developing speed, and the lower layer portion is a photoresist 2 having a high developing speed. The mask 4 is then aligned and exposed to ultraviolet light to obtain the desired pattern. The exposed portion 5 is then developed 6, which results in an under-cut form 7 at the boundary of the resist due to the difference in developing speed of the two photoresists. The following is the same as that mentioned above.
제1도 및 제2도의 소자 패턴 형성과정에서 오버-행되는 부분(7)은 포토 레지스트의 하층부(2)가 현상될 때 상층부(3)도 현상되어 마스크상의 패턴의 크기보다 커지기 쉽고, 현상된 패턴의 형태가 선명하지 않아 미세하고 직선적인 패턴을 형성하기에는 부적합하다. 이러한 문제점을 해결하기 위한 방법이 제3도에 도시되어 있다. 제3도는 음성 포토 레지스트를 이용하여 소자 패턴을 형성하는 과정을 보인 것으로 제1도 및 제2도 와는 달리 마스크 정렬후 노광시 노광되지 않은 부분의 레지스트가 현상되는 음성 포토 레지스트를 이용한 영상반전 공정을 이용한다.The portion 7 over-hanged in the device pattern forming process of FIGS. 1 and 2 is also developed when the lower layer 2 of the photoresist is developed, so that the upper layer 3 is also developed to be larger than the size of the pattern on the mask. The shape of the pattern is not so clear that it is not suitable to form a fine and straight pattern. A method for solving this problem is shown in FIG. FIG. 3 illustrates a process of forming a device pattern using a negative photoresist. Unlike FIG. 1 and FIG. 2, an image inversion process using a negative photoresist is developed in which a resist of an unexposed part is developed during exposure after mask alignment. I use it.
본 발명에서 실시된 영상반전 공정을 이용한 실시예를 제3도를 이용해 자세히 설명한다. 제3도는 제1도 및 제2도와는 달리 기판(1)상에 음성 포토 레지스트(2)로 AZ5214E를 도포한 후에 연화 베이킹(soft baking)을 98℃에서 45초간 행한다. 마스크 패턴을 정렬한 후 3초간 자외선 노광 및 110℃에서 50초간 반전베이킹(reverse baking)을 실시한다. 다시 자외선을 기판 전면에 조사한 후 AZ Developer를 이용하여 현상을 하면 제3도(b)와 같은 오버-행 구조의 패턴을 얻을 수 있다. 결과적으로 오버-행 구조의 리소그피 패턴을 쉽게 얻을 수 있으며, 이 때의 패턴은 향성 포토 레지스트를 이용하는 공정(제1도, 제2도)에 비해 리소그라피된 패턴이 선명하고 직선적이며, 금속 증착 후 리프트-오프와 선폭제어에도 용이하다. 또한, 한층의 포토 레지스트만을 이용하고 모노클로로벤젠 처리도 필요치 않아 공정이 간단해진다. 상기와 같은 한층의 음성 포토 레지스트를 이용하여 오버-행된 리소그라피 패턴을 쉽게 얻을 수 있는 영상반전 공정은 금속 증착후 리프트-오프를 요하는 공정에서는 매우 유용하다. 또한, 양성 포토 레지스트 공정, 즉 모노클로로벤젠 처리를 하지 않고 한 층의 양성 포토 레지스트를 이용하여 리소그라피하는 공정은 리프트-오프가 필요없는 메사 에칭, 리세스 에칭, 표면 개구형성 등의 공정에 용이하게 이용할 수 있다. 이러한 두가지 공정, 즉, 영상 반전 공정과 양성 포토 레지스트 공정은 전력용 GaAs MESFET 및 인덕터, 캐패시터 등의 수동소자 제작에 있어서 각 공정 단계별 공정 특성에 따라 적절하게 이용할 수 있다. 또한, 제작된 소자 패턴에서 동일 전극들 간을 전기적으로 접속하기 위해 게이트 끼리, 소오스 끼리, 드레인 끼리 공동 연결단자로 하여 접속을 시킨다. 그러나, 연결해야 할 부분이 두 개 이상일 때 공간상으로 겹쳐져 넘어가야 하는 부분이 생기게 되어 이를 위한 특별한 공정 방법이 필요하다. 한 예로 전력용 소자일 경우 소오스, 드레인, 게이트 전극 중에서 두전극이 평면상에서 직접 연결되면 나머지 한 전극은 반드시 다른 전극의 일부와 교차되어 넘어가야 한다. 본 발명에서는 제5도에서와 같이 격리된 소오스 전극(17)이 드레인 전극(18)위로 교차하여 연결하도록 하였다. 이때 소오스와 소오스간의 연결은 금속으로 하며 이로 인하여 교차된 부분의 전극을 절연시키기 위하여 SiO2또는 Si3N4등의 절연체로 채워 넣는 방법이 이용되었다. 그러나, 이러한 절연체의 비유전율은 보통 7-8정도로 비유전율이 1인 공기에 비해 상당히 높은 편이다. 그리고, 이러한 구조에서는 교차되는 전극들간의 높이에 대한 간격이 2000Å 전후로 작기 때문에 구조상 생기는 기생 캐패시턴스는 상당히 크다. 이에 따라 소자의 주파수 특성이 저하되는 문제점이 있다. 따라서, 본 발명은 기생캐패시턴스를 줄이기 위하여 비유전율이 가장 낮은 공기로 전극간을 절연시키면서 소오스와 소오스간을 전기적으로 접속시킬 수 있는 에어브리지 제작법을 제공하는 것이 목적이다.An embodiment using the image inversion process carried out in the present invention will be described in detail with reference to FIG. In FIG. 3, unlike FIGS. 1 and 2, after AZ5214E is applied with the negative photoresist 2 on the substrate 1, soft baking is performed at 98 DEG C for 45 seconds. After aligning the mask pattern is subjected to ultraviolet exposure for 3 seconds and reverse baking for 50 seconds at 110 ℃. When ultraviolet rays are irradiated on the entire surface of the substrate and developed using AZ Developer, an over-hanging pattern as shown in FIG. 3 (b) can be obtained. As a result, the lithography pattern of the over-row structure can be easily obtained, in which the lithography pattern is clear and straight compared to the process using the directional photoresist (FIGS. 1 and 2), and after metal deposition Easy lift-off and line width control. In addition, since only one photoresist is used and monochlorobenzene treatment is not necessary, the process is simplified. The image inversion process, which can easily obtain an over-hanged lithography pattern using the above-described negative photoresist, is very useful in a process requiring lift-off after metal deposition. In addition, the positive photoresist process, i.e., lithography using a single layer of positive photoresist without monochlorobenzene treatment, is easily used for processes such as mesa etching, recess etching, and surface opening that do not require lift-off. It is available. These two processes, i.e., the image reversal process and the positive photoresist process, can be suitably used according to the process characteristics of each process step in the manufacture of passive GaAs MESFETs, inductors, and capacitors. In addition, in order to electrically connect the same electrodes in the fabricated device pattern, the gates, the sources, and the drains are connected to each other by joint connection terminals. However, when there are two or more parts to be connected, there is a part that must be overlapped in space, and a special process method for this is required. For example, in the case of a power device, if two electrodes of the source, drain, and gate electrodes are directly connected in a plane, the other electrode must cross over part of the other electrode. In the present invention, as shown in FIG. 5, the isolated source electrode 17 is intersected and connected to the drain electrode 18. As shown in FIG. In this case, the connection between the source and the source is made of metal, and thus, a method of filling with an insulator such as SiO 2 or Si 3 N 4 is used to insulate the electrode at the intersection. However, the dielectric constant of such an insulator is usually about 7-8, which is considerably higher than air having a relative dielectric constant of 1. In this structure, the parasitic capacitance generated in the structure is considerably large because the spacing between the intersecting electrodes is small, around 2000 mW. Accordingly, there is a problem in that the frequency characteristic of the device is degraded. Accordingly, an object of the present invention is to provide an air bridge manufacturing method capable of electrically connecting a source and a source while insulating the electrodes with air having the lowest relative dielectric constant in order to reduce parasitic capacitance.
본 발명의 또 다른 목적은 격리된 소오스 상호간을 전기적으로 접속시키는 금속층 간의 거리를 크게 하기 위하여 상기 금속층이 아아치형으로 되는 에어브리지를 제공하는 것이다.It is still another object of the present invention to provide an air bridge in which the metal layer is arched in order to increase the distance between the metal layers electrically connecting the isolated sources to each other.
상기 목적들을 달성하기 위하여, 본 발명에 따른 에어브리지 제조 방법은 에어 브리지용 포스트를 형성하는 공정, 금속 박막 형성 공정, 표면 포토 레지스트를 리소그라피하는 공정, 금속박막을 리프트-오프에 용이하도록 에칭하는 공정, 에어브리지용 금속을 증착하고 리프트-오프하는 공정등으로 구성된다.In order to achieve the above objects, the air bridge manufacturing method according to the present invention is a process for forming a post for an air bridge, a metal thin film forming process, a lithography process of the surface photoresist, a process for etching the metal thin film to facilitate lift-off And vapor deposition and lift-off of metal for airbridge.
이하, 제4도(a) 내지 제4도(h) 및 제5도를 참조하여 본 발명에 따른 에어브리지 제조 방법을 상세히 설명한다. 제4도(a)는 기판(1)에 활성층(9)을 형성하는 과정을 보인 단면도이다. 제4도(a)는 기판(1)에 버퍼층, n 채널 및 n+표면층을 연속적으로 성장하고 나서 메사에칭을 실시한다. 사용한 에칭용액은 H2SO4, H2O2, H2O의 혼합용액으로 이들의 혼합 비율은 1 ml : 8 ml : 160 ml 이며, 이 용액의 에칭 속도는 분당 3000Å이다. 결과적으로 메사에칭공정에 의하여 활성층(9)부분이 기판위에 남겨진다. 제4도(b)는 상기 활성층(9)상에 원하는 금속 전극 패턴을 만들기 위해 음성 포토 레지스트를 이용하여 영상반전 공정으로 포토 리소그라피를 실시한 후 오믹 금속(10)을 확산시킨다. 그러면 상기 활성층(9) 및 잔존 포토 레지스트상에 소정의 두께를 갖는 금속층이 증착된다. 이 후에 아세톤을 이용한 리프트-오프 작업으로 포토 레지스트를 제거하면 제4도(b)와 같은 패턴이 형성된다. 형성된 금속층(10)은 소오스와 드레인의 역할을 하게 된다. 제4도(c)는 리세스 에칭 공정을 보인 것으로, 이는 소오스와 드레인 간에 흐르는 포화 전류의 양을 제어하기 위해 채널의 두께를 조절하는 공정이다.Hereinafter, a method of manufacturing an air bridge according to the present invention will be described in detail with reference to FIGS. 4A to 4H and FIG. 5. 4A is a cross-sectional view illustrating a process of forming the active layer 9 on the substrate 1. FIG. 4 (a) shows mesa etching after continuously growing the buffer layer, the n channel and the n + surface layer on the substrate 1. The used etching solution was a mixed solution of H 2 SO 4 , H 2 O 2 , H 2 O, and their mixing ratio was 1 ml: 8 ml: 160 ml, and the etching rate of this solution was 3000 kPa per minute. As a result, a portion of the active layer 9 is left on the substrate by a mesa etching process. FIG. 4 (b) shows photolithography in an image reversal process using a negative photoresist to make a desired metal electrode pattern on the active layer 9, and then diffuses the ohmic metal 10. Then, a metal layer having a predetermined thickness is deposited on the active layer 9 and the remaining photoresist. Thereafter, when the photoresist is removed by a lift-off operation using acetone, a pattern as shown in FIG. 4B is formed. The formed metal layer 10 serves as a source and a drain. FIG. 4 (c) shows a recess etching process, in which the thickness of the channel is controlled to control the amount of saturation current flowing between the source and the drain.
제4도(c)에서는 양성 레지스트인 AZ1518을 도포한 후 positive 공정을 이용하여 리세스할 부분만 포토 레지스트를 제거한다. 그리고 리세스 에칭용액으로 식각을 한다. 이때 사용한 리세스 에칭용액은 NH4OH, H2O2, H2O의 혼합액으로 혼합비율은 3 ml : 1 ml : 3000 ml 이며, 에칭 속도는 분당 100Å이다. 리세스된 활성층상에 게이트를 형성하기 위한 공정을 보인 것이 제4도(d)이다. 제4도(d)는 제4도(b)와 마찬가지로 영상반전 공정으로 게이트 패턴 포토 리소그라피를 한후 게이트 금속을 증착하고 아세톤으로 리프트-오프한다. 그러면 제4도(d)와 같은 게이트가 만들어진다. 상술한 공정단계들은 개별소자 패턴을 형성하는 일반적인 공정이며, 다만, 여기에서는 에칭용액의 혼합비율을 다르게 하였으며, 양성 레지스트인 AZ1518을 이용하는 positive 공정과 음성레지스트인 AZ5214E를 이용하는 영상반전 공정을 혼용하였다. 상기 공정에 의하여 만들어진 복수의 금속 전극들 중 서로 격리된 전극을 동일 금속전극으로 전기적으로 접속하기 위한 공정이 제4도(e) 내지 제4도(h)에 도시되어 있다. 이것이 본 발명의 중점 사항이며 후술할 공정의 특징을 청구범위에 포함시킬 것이다.In FIG. 4 (c), after applying AZ1518, which is a positive resist, only a portion to be recessed is removed using a positive process. Etching is performed with a recess etching solution. The recess etching solution used at this time is a mixture of NH 4 OH, H 2 O 2 , H 2 O, and the mixing ratio is 3 ml: 1 ml: 3000 ml, and the etching rate is 100 kPa per minute. 4D shows a process for forming a gate on the recessed active layer. In FIG. 4 (d), similar to FIG. 4 (b), after the gate pattern photolithography is performed by an image inversion process, the gate metal is deposited and lifted off with acetone. This creates a gate as shown in FIG. The above-described process steps are a general process of forming individual device patterns, except that the mixing ratio of the etching solution is changed, and the positive process using the positive resist AZ1518 and the image inversion process using the negative resist AZ5214E are mixed. A process for electrically connecting the electrodes isolated from each other among the plurality of metal electrodes made by the above process to the same metal electrode is shown in FIGS. 4E to 4H. This is the focus of the present invention and the features of the process described below will be included in the claims.
제4도(e)는 에어 브리지용 포스트를 형성하는 과정을 보인 것이다. 제4도(e)는 에어브리지 공정을 보다 용이하도록 하며, 에어브리지 금속과 다른 전극간의 간격을 크게 하기 위하여 에어브리지용 포스트를 만드는 과정으로, 이 과정에서도 상기에서 설명한 영상반전 공정을 이용하여 포토 리소그라피를 한후 에어브리지로 연결될 전극부분을 금속으로 증착하여 포스트 금속층을 형성한다. 이때 증착되는 금속층이 두께는 6000Å 이상이다. 이때 형성된 금속층은 소오스 포스트이다.4 (e) shows a process of forming a post for an air bridge. FIG. 4 (e) shows a process for making an air bridge post to make the air bridge process easier and to increase the distance between the air bridge metal and the other electrode. In this process, the photo reversal process described above is used. After lithography, the electrode portion to be connected to the air bridge is deposited with a metal to form a post metal layer. At this time, the thickness of the deposited metal layer is 6000 kPa or more. The metal layer formed at this time is a source post.
위 공정에서 형성된 소오스 포스트를 이용하여 소오스와 소오스간을 전기적으로 연결하기 위한 에어브리지를 형성하기 위한 공정을 이제부터 설명할 것이다. 제4도(f)는 양성 포토 레지스트를 2 마이크론 이상의 두께로 에어브리지로 증착될 부분의 레지스트를 개방한 후 115℃에서 3-4분간 하드 베이킹(hard baking)을 실시하여 레지스트를 굳혀주고, 형성된 리소그라피 패턴(13)의 가장자리를 낮추어 준다. 이때, 게이트 또는 드레인 위의 포토레지스트의 두께는 약 3.0 마이크로미터 이상 높아진다. 상기에 기판(1) 전체에 100Å 정도의 두께를 갖는 금속박막(14)을 형성한다. 이 금속 박막(13)의 증착으로 다음 공정의 포토 리소그라피(15)에서 레지스트(13)이 현상되는 것을 막아준다. 이때, 금속 박막(14)의 두께가 너무 두꺼우면 다음 공정의 패턴 정렬과 금속 브리지 증착후 리프트-오프가 어려워지고, 너무 얇으면 다음 공정의 포토리소그라피 공정에서 제4도(f)에 실시한 레지스트(13)가 노출되어 다음 공정의 에어브리지 금속패턴 포토리소그라피(15)가 어려워진다. 따라서 금속 박막(14)의 두께는 최적화가 필요하며, 본 실시예에서는 금속 박막으로 금(Au)을 사용할 경우 200-250Å, 알루미늄(Al)을 사용할 경우 250-300Å이 적당했다. 제4도(g)는 상기의 영상반전 공정을 이용하여 2.5 마이크로미터 두께의 포토 리소그라피(15)를 실시한 모습이다. 그리고, 금 에칭용액을 이용하여 노출된 금박막을 에칭한다. 이때, 금속 박막을 에어브리지 금속 증착 직전에 에칭함으로써 에어브리지 금속 증착후 용이하게 리프트-오프 할 수 있다. 이때, 사용한 금 에칭 용액은 Concentration, KCN, H2O의 혼압액으로 혼합비율은 2 ml : 1 g : 20 ml이며, 에칭율은 금 일 경우 분당 20Å, 알루미늄일 경우 분당 2500Å 이다.The process for forming an air bridge for electrically connecting the source and the source using the source post formed in the above process will now be described. FIG. 4 (f) shows that the positive photoresist has a thickness of 2 microns or more to open the resist of the portion to be deposited into the airbridge and then hard bake at 115 ° C. for 3-4 minutes to harden the resist Lower the edge of the lithography pattern (13). At this time, the thickness of the photoresist on the gate or drain is increased by about 3.0 micrometers or more. A metal thin film 14 having a thickness of about 100 GPa is formed on the entire substrate 1 above. The deposition of the metal thin film 13 prevents the development of the resist 13 in the photolithography 15 of the next step. At this time, if the thickness of the metal thin film 14 is too thick, it becomes difficult to lift-off after pattern alignment and metal bridge deposition in the next process, and if too thin, the resist performed in FIG. 4 (f) in the photolithography process of the next process ( 13) is exposed, making the airbridge metal pattern photolithography 15 of the next process difficult. Therefore, the thickness of the metal thin film 14 needs to be optimized, and in this embodiment, 200-250 mW was used for gold (Au) and 250-300 mW for aluminum (Al). FIG. 4 (g) shows the photolithography 15 having a thickness of 2.5 micrometers using the image reversal process. Then, the exposed gold thin film is etched using the gold etching solution. In this case, the metal thin film may be easily lifted off after the airbridge metal deposition by etching immediately before the airbridge metal deposition. At this time, the used gold etching solution is a mixed solution of Concentration, KCN, H 2 O, the mixing ratio is 2 ml: 1 g: 20 ml, the etching rate is 20 kW per minute for gold, 2500 kW per minute for aluminum.
제4도(h)는 에어브리지용 금속을 증착하는 과정을 보인 것이다. 제4도(h)에서 상기 제4도(g)에서 만들어진 패턴상에 금속을 확산시켜 2 마이크로미터 두께의 금속층을 형성한다. 그리고, 아세톤으로 모든 레지스트가 제거되고 금속전극의 아래부분이 공기로 채워져 완성된다. 결과적으로 격리된 소오스와 소오스간을 연결하는 에어 브리지는 게이트 라인과 높이면에서 3.0 마이크로미터 이상 떨어져 형성된다.Figure 4 (h) shows a process of depositing a metal for the air bridge. In FIG. 4 (h), the metal is diffused on the pattern made in FIG. 4 (g) to form a metal layer having a thickness of 2 micrometers. Then, all resist is removed with acetone and the lower part of the metal electrode is filled with air to complete. As a result, an air bridge connecting the isolated source to the source is formed at least 3.0 micrometers away from the gate line.
제5도는 제4도에 의한 한 실시예의 평면도로써 제4도는 제5도에서 a-b의 단면도라 할 수 있다. 제5도는 좌우 양단의 소오스 전극과 드레인 전극(18) 및 게이트에 의해 둘러쌓여 격리된 소오스 전극(17)이 상기의 에어브리지 공정으로 연결됨을 보이고 있다.FIG. 5 is a plan view of one embodiment according to FIG. 4, and FIG. 4 is a cross-sectional view of a-b in FIG. FIG. 5 shows that the source electrode 17, which is surrounded by the source electrode, the drain electrode 18, and the gate at both ends, is isolated by the air bridge process.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024199A KR0172592B1 (en) | 1995-08-05 | 1995-08-05 | Method of forming air bridge for signal path between isolated electric elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024199A KR0172592B1 (en) | 1995-08-05 | 1995-08-05 | Method of forming air bridge for signal path between isolated electric elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013208A KR970013208A (en) | 1997-03-29 |
| KR0172592B1 true KR0172592B1 (en) | 1999-03-30 |
Family
ID=19422934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950024199A KR0172592B1 (en) | 1995-08-05 | 1995-08-05 | Method of forming air bridge for signal path between isolated electric elements |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172592B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272556B1 (en) * | 1997-04-10 | 2000-11-15 | 구본준 | Liquid crystal display device and method for fabricating the same |
-
1995
- 1995-08-05 KR KR1019950024199A patent/KR0172592B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970013208A (en) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7663143B2 (en) | Thin film transistor having a short channel formed by using an exposure mask with slits | |
| US4104672A (en) | High power gallium arsenide schottky barrier field effect transistor | |
| KR910006673B1 (en) | Manufacturing method of semiconductor device | |
| KR0163833B1 (en) | Method of fabricating semiconductor device | |
| KR0172592B1 (en) | Method of forming air bridge for signal path between isolated electric elements | |
| JPH10135239A (en) | Manufacturing method of semiconductor device | |
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| JPH03278432A (en) | Forming method for wiring of semiconductor device | |
| US6734528B2 (en) | Transistor with pi-gate structure and method for producing the same | |
| JPH04111422A (en) | Manufacture of semiconductor device | |
| JP2664527B2 (en) | Semiconductor device | |
| JPS61240684A (en) | Schottky-type field effect transistor and manufacture thereof | |
| JP3024237B2 (en) | Method for manufacturing field effect transistor | |
| KR100304869B1 (en) | Method for manufacturing field effect transistor | |
| KR100216592B1 (en) | Method for fabricating multi-gate | |
| JPH03261126A (en) | Pattern formation method | |
| JPH0684950A (en) | Manufacture of field effect transistor | |
| JPS616870A (en) | Manufacture of field-effect transistor | |
| JP3298066B2 (en) | Method for manufacturing compound semiconductor device | |
| JPS63137481A (en) | Manufacture of semiconductor device | |
| JPH0442940A (en) | Manufacture of semiconductor device | |
| KR0151294B1 (en) | Method of fabricating field effect transistor | |
| JPH02220449A (en) | Field-effect transistor and manufacture thereof | |
| JPS59130479A (en) | Manufacture of schottky barrier gate type field effect transistor | |
| JPS63204742A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091015 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |