KR0171948B1 - Barrier metal forming method of semiconductor device - Google Patents
Barrier metal forming method of semiconductor device Download PDFInfo
- Publication number
- KR0171948B1 KR0171948B1 KR1019950066011A KR19950066011A KR0171948B1 KR 0171948 B1 KR0171948 B1 KR 0171948B1 KR 1019950066011 A KR1019950066011 A KR 1019950066011A KR 19950066011 A KR19950066011 A KR 19950066011A KR 0171948 B1 KR0171948 B1 KR 0171948B1
- Authority
- KR
- South Korea
- Prior art keywords
- rtp
- barrier metal
- temperature
- semiconductor device
- seconds
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 장벽금속 형성방법에 관한 것으로, 튜브에 의한 어닐링방법의 장점과 RTP에 의한 어닐링방법의 장점을 모두 이용하는 2단계 RTP 어닐링방법의 반도체소자의 장벽금속 형성방법에 있어서, 튜브에 의한 어닐링공정의 단점과 RTP에 의한 어닐링공정의 단점을 보완하기 위해 2단계 RTP 어닐링 방법을 사용하되, 첫 번째 단계는 TiN/Ti 구조의 장벽금속 구조에서 장벽과 접합 간의 접촉 저항을 줄이기 위한 단계로 N2분위기만을 사용하며, 어닐링 온도는 600 내지 800℃, 시간은 10 내지 50초로 하여 실시하며, 두 번째 단계는 연속적으로 실시하되, 장벽금속에 O2를 스터핑시키는 단계로 온도는 500 내지 700℃, 시간은 30 내지 120초, 분위기는 N2: O2의 비(N2/O2)가 10 내지 20인 범위에서 실시하여 장벽 특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.The present invention relates to a method of forming a barrier metal of a semiconductor device, the method of forming a barrier metal of a semiconductor device of a two-stage RTP annealing method using both the advantages of the annealing method by the tube and the annealing method by the RTP, In order to compensate for the shortcomings of the annealing process by RTP and the annealing process by RTP, a two-step RTP annealing method is used. Only using N 2 atmosphere, the annealing temperature is carried out to 600 to 800 ℃, time to 10 to 50 seconds, the second step is carried out continuously, the step of stuffing O 2 to the barrier metal temperature is 500 to 700 ℃ , The time is 30 to 120 seconds, the atmosphere is carried out in the range of N 2 : O 2 ratio (N 2 / O 2 ) of 10 to 20 to improve the barrier properties to improve the characteristics and characteristics of the semiconductor device It is a technology that improves the reliability and thereby enables high integration of semiconductor devices.
Description
제1도는 본 발명의 실시예에 따른 반도체소자의 장벽금속 형성방법을 도시한 관계도로서, 2단계 RTP 어닐링공정을 시간에 따른 온도에 따라 도시한 그래프도이다.FIG. 1 is a relation diagram illustrating a method of forming a barrier metal of a semiconductor device according to an exemplary embodiment of the present invention, and is a graph illustrating a two-step RTP annealing process with temperature over time.
본 발명은 반도체소자의 장벽금속 형성방법에 관한 것으로, 특히 접촉저항이 종래의 장벽금속 어닐링 방법보다 낮으면서 장벽특성은 종래의 방법보다 우수하거나 같은 정도의 장벽금속을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a barrier metal in a semiconductor device, and more particularly, to a method of forming a barrier metal having a contact resistance lower than that of a conventional barrier metal annealing method and having a barrier property superior to or equal to that of a conventional method.
종래의 장벽금속 어닐링은 튜브(tube)나 급속 열처리장치, RTP를 이용하여 실시하여 왔다. 이 때, 상기 튜브로 어닐링을 하는 경우는, 산소(O2)를 티타늄질화막 장벽에 균일하게 스터핑(stuffing) 할 수 있어 전체적으로 우수한 장벽 특성을 유지할 수 있으나 TiN/Ti 구조의 장벽금속 구조에서는 티타늄과 접합사이의 접촉저항이 높은 단점이 있다. 그리고, 상기 RTP를 사용하여 어닐링 하는 경우는, TiN/Ti 구조의 장벽금속 구조에서 티타늄과 불순물 접합영역의 실리콘이 반응하여 TiSi2이 형성되어 상기 TiSi2과 실리콘 접합이 되어 접촉저항은 감소되나, N2분위기 만으로 어닐링하기 때문에 장벽특성이 열화되는 단점이 있다.Conventional barrier metal annealing has been carried out using a tube, rapid heat treatment apparatus, or RTP. At this time, when annealing with the tube, oxygen (O 2 ) can be stuffed uniformly to the titanium nitride film barrier, thereby maintaining excellent overall barrier properties, but in the TiN / Ti barrier metal structure, There is a disadvantage that the contact resistance between the junctions is high. In the case of annealing using the RTP, in the barrier metal structure of the TiN / Ti structure, titanium and the silicon of the impurity junction region react to form TiSi 2, which forms a silicon junction with the TiSi 2 , thereby reducing contact resistance. Since the annealing only in the N 2 atmosphere, there is a disadvantage in that the barrier property is deteriorated.
상기한 단점으로 인하여, 반도체소자의 특성 및 신뢰성이 저하되며, 반도체소자의 고집적화가 어려운 문제점이 있다.Due to the above disadvantages, the characteristics and reliability of the semiconductor device is degraded, and there is a problem that high integration of the semiconductor device is difficult.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 두단계의 RTP 어닐링공정으로 접촉저항이 낮으면서 장벽특성이 우수한 금속 장벽을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 장벽금속 형성방법을 제공하는데 그 목적이 있다.Accordingly, in order to solve the above problems, the present invention provides a barrier metal of a semiconductor device which can improve the characteristics and reliability of the semiconductor device by forming a metal barrier having low contact resistance and excellent barrier properties by a two-step RTP annealing process. The purpose is to provide a method.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 장벽금속 형성방법의 특성은, 공지의 기술로 장벽금속을 형성하고 상기 장벽금속의 특성을 향상시키기 위하여, 튜브에 의한 어닐링방법의 장점과 RTP에 의한 어닐링방법의 장점을 모두 이용하는 2단계 RTP 어닐링 방법의 반도체소자의 장벽금속 형성방법에 있어서, 상온에서 RTP 챔버를 안정화 시키기위해 N2를 10 내지 100초 동안 흘려주는 단계와, 상기 N2분위기 하에서 600 내지 800℃ 까지 가열비를 30 내지 100℃/sec로 하여 가열하는 단계와, 상기 N2분위기 600 내지 800℃ 온도에서 10 내지 50초 정도 가열하여 TiSi2를 형성하는 단계와, 상기 RTP 챔버의 온도를 400 내지 500℃ 정도로 하강시켜 안정화 시키는 단계와, 상기 챔버에 N2와 O2혼합 가스를 10 내지 30초 정도 흘려 상기 챔버를 안정화시키는 단계와, 상기 TiN 장벽금속 내에 O2스터핑이 용이하게 되는 온도까지 상승시켜 스터핑시키는 단계와, 상기 RTP 챔버 내의 웨이퍼 온도를 상온으로 떨어뜨리는 공정을 포함하는데 있어서, 상기 O2스터핑은 500 내지 700℃ 온도에서 실시되는 것이다.In order to achieve the above object, the characteristics of the barrier metal forming method of the semiconductor device according to the present invention, in order to form a barrier metal and improve the characteristics of the barrier metal by a known technique, the advantages of the annealing method by the tube and RTP In the method of forming a barrier metal of the semiconductor device of the two-step RTP annealing method using all the advantages of the annealing method by the step, flowing N 2 for 10 to 100 seconds to stabilize the RTP chamber at room temperature, under the N 2 atmosphere Heating to 600 to 800 ° C. with a heating ratio of 30 to 100 ° C./sec, heating the N 2 atmosphere at a temperature of 600 to 800 ° C. for 10 to 50 seconds to form TiSi 2 , and in the RTP chamber, a 400 to N 2 and O 2 gas mixture in the step, the chamber is lowered to stabilize the temperature around 500 ℃ flowing 10 to 30 seconds to stabilize the chamber Step and, in includes a step, and a process lowering the wafer temperature in the RTP chamber at room temperature which was raised to the TiN barrier temperature at which the O 2 stuffing is easy in the metal stuffing, the O 2 stuffing is 500 to 700 ℃ It is carried out at temperature.
이상의 목적을 달성하기 위한 본 발명의 원리는, 튜브에 의한 어닐링공정의 단점과 RTP에 의한 어닐링공정의 단점을 보완하기 위해 2단계 RTP 어닐링 방법을 사용하되, 첫 번째 단계는 TiN/Ti 구조의 장벽 금속 구조에서 장벽과 접합 간의 접촉 저항을 줄이기 위한 단계로, N2분위기만을 사용하며, 어닐링 온도는 600 내지 800℃, 시간은 10 내지 50초로 하여 실시하며, 두 번째 단계는 연속적으로 실시하되, 장벽금속에 O2를 스터핑시키는 단계로 온도는 500 내지 700℃, 시간은 30 내지 120초, 분위기는 N2: O2의 비(N2/O2)가 10 내지 20인 범위에서 실시하여 장벽특성을 향상시키는 것이다.The principle of the present invention for achieving the above object, using a two-step RTP annealing method to compensate for the disadvantages of the annealing process by the tube and the annealing process by the RTP, the first step is the barrier of TiN / Ti structure To reduce the contact resistance between the barrier and the junction in the metal structure, using only N 2 atmosphere, annealing temperature is 600 to 800 ℃, time is 10 to 50 seconds, the second step is carried out continuously, but the barrier The step of stuffing O 2 to the metal is performed at a temperature of 500 to 700 ° C., a time of 30 to 120 seconds, and an atmosphere at a ratio of N 2 : O 2 (N 2 / O 2 ) of 10 to 20. To improve.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 실시예에 따른 반도체소자의 장벽금속 형성방법을 도시한 관계도로서, 공지의 기술 장벽 금속을 형성하고, 장벽금속의 특성을 향상시킬 수 있도록 실시되는 2단계 RTP 어닐링공정을 x축 시간에 따른 y축 온도를 도시한 그래프도이다.1 is a relationship diagram showing a method of forming a barrier metal of a semiconductor device according to an embodiment of the present invention, and a two-step RTP annealing process is performed to form a well-known technical barrier metal and improve the characteristics of the barrier metal. It is a graph which shows the y-axis temperature with respect to x-axis time.
제1도를 참조하면, 제1단계 RTP 어닐링 공정은, N2분위기만을 이용하여 600 내지 800℃의 온도에서 10 내지 50초의 시간동안 실시한다. 상기 제1도의 t4까지가 제1단계 RTP 어닐링 공정을 도시하는데, 각각의 시간(t1,t2,t3,t4)은 다음의 목적을 위해 이용된다.Referring to FIG. 1, the first step RTP annealing process is performed for 10 to 50 seconds at a temperature of 600 to 800 ° C. using only an N 2 atmosphere. Up to t 4 in FIG. 1 shows the first stage RTP annealing process, each time t 1 , t 2 , t 3 , t 4 is used for the following purposes.
여기서, t1은 상온 (약 25℃ 정도)이며, RTP 챔버(chamber)내에 N2를 흘려주면서 챔버 분위기를 안정화시킨다. 그리고, 상기 t1은 10 내지 100초 정도의 시간이 소요된다.Here, t is 1 while flowing N 2 in room temperature (about 25 ℃ degree), RTP chamber (chamber) to stabilize the chamber atmosphere. In addition, the t 1 takes about 10 to 100 seconds.
그리고, t2는 TiSi2가 형성되는 온도까지 걸리는 시간으로, 가열비(heating rate)에 따라 달라진다. 이 때, 상기 가열비는 50℃/sec 정도를 갖는다.In addition, t 2 is a time taken up to the temperature at which TiSi 2 is formed, and depends on a heating rate. At this time, the heating ratio is about 50 ° C / sec.
그리고, t3는 TiSi2가 고온에서 형성되는 시간으로 10 내지 50초 소요되며, N2내에 O2등의 불순물이 포함되어 있으면 TiSi2가 형성되지 않고, TiO 등의 티타늄 산화물이 형성되므로, 순수한 N2분위기를 유지해야 한다.In addition, t 3 takes 10 to 50 seconds as a time for TiSi 2 to be formed at a high temperature. When impurities such as O 2 are contained in N 2 , TiSi 2 is not formed and titanium oxide such as TiO is formed. N 2 must be maintained.
그리고, t4는 RTP 챔버의 온도가 400 내지 500℃ 정도로 하강하여 안정화되는데까지 걸리는 시간으로 20 내지 50초 정도의 시간을 필요로 한다.In addition, t 4 is a time taken for the temperature of the RTP chamber to drop to about 400 to 500 ° C. to stabilize, and needs time of about 20 to 50 seconds.
그 다음에, 제2단계의 RTP 어닐링공정은, N2와 O2의 혼합 가스를 이용하여 T:N 장벽 내에 O2를 스터핑시키는 단계로 온도를 500 내지 700℃로 하여 30 내지 120초의 시간동안 실시한다. 그리고, 제1도의 t8까지가 제2단계 RTP 어닐링공정을 나타내며, 각각의 시간(t5,t6,t7,t8)은 다음의 목적을 위해 이용된다.Next, the RTP annealing process of the second step is a step of stuffing O 2 into the T: N barrier by using a mixed gas of N 2 and O 2 , at a temperature of 500 to 700 ° C. for a time of 30 to 120 seconds. Conduct. In addition, up to t 8 in FIG. 1 represents a second stage RTP annealing process, and each time t 5 , t 6 , t 7 , t 8 is used for the following purposes.
여기서, t5는 RTP 챔버의 분위기가 N2와 O2의 혼합가스 분위기로 바뀌어 안정화되는데 까지 걸리는 시간으로 10 내지 30초 정도의 시간을 필요로한다.Here, t 5 is a time taken for the atmosphere of the RTP chamber to change to a mixed gas atmosphere of N 2 and O 2 to stabilize, and needs time of about 10 to 30 seconds.
그리고, t6는 TiN 장벽 내에 O2스터핑이 용이하게 되는 온도까지 올리는데 필요한 시간으로 2 내지 10초 정도를 필요로 한다.In addition, t 6 is a time required for raising the temperature to facilitate O 2 stuffing in the TiN barrier, and requires about 2 to 10 seconds.
그리고, t7는 O2가 TiN 내에 스터핑되는데 필요한 시간으로 30 내지 120초 N2: O2의 비(N2/O2)는 10 내지 20 정도되는 범위에서 실시하여 장벽특성을 향상시킨다.In addition, t 7 is a time required for stuffing O 2 in TiN, and the ratio (N 2 / O 2 ) of 30 to 120 seconds N 2 : O 2 is performed in a range of about 10 to 20 to improve barrier properties.
그리고, t8는 RTP 챔버 내의 웨이퍼가 상온으로 떨어지는데까지 걸리는 시간으로 10 내지 100초 정도를 필요로한다.In addition, t 8 is a time taken for the wafer in the RTP chamber to fall to room temperature and needs about 10 to 100 seconds.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 장벽금속 형성방법은, 2단계 RTP 어닐링공정으로 장벽금속의 접촉저항을 감소시키고, 장벽금속 특성을 향상시켜 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키고, 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.As described above, the barrier metal forming method of the semiconductor device according to the present invention is to reduce the contact resistance of the barrier metal in the two-step RTP annealing process, improve the barrier metal properties, thereby improving the characteristics and reliability of the semiconductor device Therefore, there is an advantage that enables high integration of semiconductor devices.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066011A KR0171948B1 (en) | 1995-12-29 | 1995-12-29 | Barrier metal forming method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066011A KR0171948B1 (en) | 1995-12-29 | 1995-12-29 | Barrier metal forming method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052455A KR970052455A (en) | 1997-07-29 |
| KR0171948B1 true KR0171948B1 (en) | 1999-03-30 |
Family
ID=19447190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066011A KR0171948B1 (en) | 1995-12-29 | 1995-12-29 | Barrier metal forming method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171948B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275728B1 (en) | 1998-02-24 | 2001-01-15 | 윤종용 | Method for manufacturing barrier metal layer of semiconductor device and manufacturing method of metal interconnect using the same |
-
1995
- 1995-12-29 KR KR1019950066011A patent/KR0171948B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052455A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| US4737474A (en) | Silicide to silicon bonding process | |
| GB2300298A (en) | Gate electrode with two polysilicon layers and a tungsten silicide layer | |
| CA1231599A (en) | Method for controlling lateral diffusion of silicon in a self-aligned tisi.sub.2 process | |
| KR950034626A (en) | Semiconductor device manufacturing method | |
| JP2002100769A (en) | Method for reducing degradation of hot carriers of channel and interface trap of electric charge | |
| KR0171948B1 (en) | Barrier metal forming method of semiconductor device | |
| US5652181A (en) | Thermal process for forming high value resistors | |
| JPH0226052A (en) | Semiconductor device | |
| US5854505A (en) | Process for forming silicon oxide film and gate oxide film for MOS transistors | |
| US6407008B1 (en) | Method of forming an oxide layer | |
| JPH084142B2 (en) | Method for thermal oxidation of substrate having polycide layer in dry oxygen atmosphere | |
| KR100310468B1 (en) | Method for forming metal barrier film of semiconductor device | |
| KR960026384A (en) | Method for forming titanium silicide layer of semiconductor device | |
| JP3089669B2 (en) | Method for manufacturing semiconductor device | |
| JPS63128732A (en) | Formation of metallic silicide film | |
| KR0140639B1 (en) | Mechod of forming silicide | |
| KR970000704B1 (en) | Manufacturing method of capacitor insulating film in semiconductor device | |
| KR100192167B1 (en) | Annealing method of metal barrier layer in semiconductor device | |
| JPS62137823A (en) | Annealing method for compound semiconductor substrate | |
| KR960008567B1 (en) | Silicide layer forming method | |
| JPH0629412A (en) | Flattening method of interlayer insulating film | |
| KR970007175B1 (en) | Metal wiring method for semiconductor device | |
| JPH0316215A (en) | Formation of silicon thermal oxide film | |
| JPH02129914A (en) | Heat treatment of compound semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |