KR0171171B1 - 금속배선 형성방법 - Google Patents

금속배선 형성방법 Download PDF

Info

Publication number
KR0171171B1
KR0171171B1 KR1019960018909A KR19960018909A KR0171171B1 KR 0171171 B1 KR0171171 B1 KR 0171171B1 KR 1019960018909 A KR1019960018909 A KR 1019960018909A KR 19960018909 A KR19960018909 A KR 19960018909A KR 0171171 B1 KR0171171 B1 KR 0171171B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
substrate
impurities
doped
Prior art date
Application number
KR1019960018909A
Other languages
English (en)
Other versions
KR970077351A (ko
Inventor
안희원
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960018909A priority Critical patent/KR0171171B1/ko
Publication of KR970077351A publication Critical patent/KR970077351A/ko
Application granted granted Critical
Publication of KR0171171B1 publication Critical patent/KR0171171B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 형성방법에 관한 것으로서, 기판 상에 불순물이 고농도로 도핑된 층간절연막을 증착하고 고온으로 리플로우함과 동시에 이 층간절연막의 표면 내부에 도핑된 불순물을 표면 상으로 석출시키는 공정과, 상기 층간절연막의 표면에 고온 다습한 공기를 분사하여 표면 상에 석출된 불순물과 반응시켜 부식용액을 생성하는 공정과, 상기 기판을 회전시키면서 층간절연막의 표면에 탈이온수를 분사하여 부식용액을 제거하고 건조하는 공정과, 상기 층간절연막의 소정 부분을 제거하여 상기 기판을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀의 내부를 포함하는 상기 층간절연막 상에 금속배선을 형성하는 공정을 구비한다. 따라서, 불순물을 고농도로 도핑시켜 층간절연막의 표면을 평탄하게 하고 리플로우시 층간절연막의 표면 상에 석출되는 불순물에 의해 생성되는 부식용액을 제거하므로 층간절연막 상에 형성되는 금속배선이 단선되는 것을 방지할 수 있다.

Description

금속배선 형성방법
제1도(a) 내지 (b)는 종래 기술에 따른 금속배선 형성방법을 나타내는 공정도.
제2도(a) 내지 (c)는 본 발명에 따른 금속배선 형성방법을 나타내는 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 23 : 층간절연막
25 : 부식용액 27 : 비아홀
29 : 금속배선
본 발명은 반도체장치의 금속배선 형성방법에 관한 것으로서, 특히, 이후에 층간절연막에서 석출되는 불순물에 의한 부식을 방지할 수 있는 금속배선 형성방법에 관한 것이다.
반도체장치가 고집적화 됨에 따라 소자들의 크기도 감소되어 금속배선은 폭이 좁아질 뿐만 아니라 다층으로 형성되어야 한다. 다층의 금속배선은 소자의 면적이 축소되는 것을 보상하는 것으로 층간절연막에 형성된 비아홀(via hole)을 통해 반도체기판의 불순물 확산영역이나 금속배선과 전기적으로 연결된다. 다층의 금속배선 형성시 단선되는 것을 방지하기 위해서는 층간절연막의 표면이 평탄하여야 한다. 그러므로, 층간절연막은 절연특성 뿐만 아니라 표면을 평탄화하여 토포그래피(topography)를 향상시켜 이 후에 형성될 금속배선이 단선되는 것을 방지하기 위해 양호한 리플로우(reflow) 특성을 가져야 하므로 불순물이 고농도로 도핑된 BSG(Boro Silicate Glass), PSG(P hospho silicate Glass) 또는 BPSG(Boro-Phospho Silicate Glass) 등으로 형성된다.
제1도(a) 내지 (b)는 종래 기술에 따른 금속배선 형성방법을 나타내는 공정도이다.
제1도(a)를 참조하면, 기판(11) 상에 BSG, PSG 또는 BPSG 중 어느 하나를 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함)방법에 의해 두껍게 증착하여 층간절연막(13)을 형성한다. 상기에서 기판(11)은 확산영역(도시되지 않음)이 형성된 반도체기판이나 또는 금속배선으로 형성된다. 그리고, 상기 층간절연막(13)을 열처리하여 점성 운동을 통한 리플로우시켜 표면을 평탄화시킨다. 상기에서 보론(B) 또는 인(P)은 층간절연막(13)의 점성 운동을 증가시켜 표면을 평탄화시키기 위해 고농도로 도핑된다.
제1도(b)를 참조하면, 통상의 포토리쏘그래피 방법에 의해 상기 층간절연막(13)의 소정 부분을 제거하여 기판(11)을 노출시키는 비아홀(15)을 형성한다. 상기에서 기판(11)이 확산영역이 형성된 반도체기판이라면 상기 비아홀(15)은 상기 확산영역을 노출시키도록 형성되어야 한다. 그리고, 상기 비아홀(15)의 내부를 포함하는 층간절연막(13) 상에 금속배선(17)을 형성한다.
상기에서 불순물이 도핑된 층간절연막은 대기 중의 수분을 흡수하는 흡습성이 강한 불안정한 상태로 리플로우시 도핑된 P2O5또는 B2O3가 석출된다. 상기에서 P2O5는 대기 중의 수분과 반응하여 상부에 형성되는 금속배선을 부식하는 인산(H2PO4)을 생성하는 데, 생성되는 인산은 층간절연막에 도핑된 P2O5의 농도에 비례한다. 따라서, 인산의 생성을 감소시키기 위해서는 P2O5의 도핑 농도를 낮게하여야 하는 데, 이는 층간절연막의 리플로우시 점성 운동 특성을 저하시켜 토포그래피가 불량하여 형성되는 금속배선이 단선되는 문제점이 있었다.
따라서, 본 발명의 목적은 층간절연막의 불량한 포토그래피나 인산에 의해 단선되는 것을 방지할 수 있는 금속배선 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 금속배선 형성방법은 기판 상에 불순물이 고농도로 도핑된 층간절연막을 증착하고 고온으로 리플로우함과 동시에 이 층간절연막의 표면 내부에 도핑된 불순물을 표면 상으로 석출시키는 공정과, 상기 층간절연막의 표면에 고온 다습한 공기를 분사하여 표면 상에 석출된 불순물과 반응시켜 부식용액을 생성하는 공정과, 상기 기판을 회전시키면서 층간절연막의 표면에 탈이온수를 분사하여 부식용액을 제거하고 건조하는 공정과, 상기 층간절연막의 소정 부분을 제거하여 상기 기판을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀의 내부를 포함하는 상기 층간절연막 상에 금속배선을 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지 (c)는 본 발명에 따른 금속배선 형성방법을 도시한 공정도이다.
제2도(a)를 참조하면, 기판(21) 상에 BSG, PSG 또는 BPSG 중 어느 하나를 CVD 방법에 의해 두껍게 증착하여 층간절연막(23)을 형성한다. 상기에서 기판(21)은 다른 도전형의 불순물이 도핑된 확산영역(도지되지 않음)이 형성된 반도체기판이나 또는 금속배선으로 형성된다. 그리고, 층간절연막(23)은 리플로우시 점성 운동을 증가시켜 표면을 평탄화시키기 위해 보론(B) 또는 인(P) 등의 불순물을 고농도로 도핑시킨다. 그 다음, 상기 층간절연막(23)을 800 ∼ 900℃ 정도의 고온에서 열처리하여 리플로우시켜 표면을 평탄화시킨다. 이 때, 층간절연막(23)의 표면 내부에 고농도로 도핑된 불순물, 즉, P2O5또는 B2O3가 층간절연막(23)의 표면 상으로 석출되는 데, P2O5또는 B2O3가 석출되는 속도는 온도에 비례한다. 상기에서 층간절연막(23)의 표면 내부에 도핑된 불순물이 모두 표면 상으로 석출될 때 까지 리플로우시킨 후 고온 다습한 공기를 층간절연막(23)의 표면에 분사한다. 이때, 상기 층간절연막(23)의 표면 상에 석출된 P2O5는 분사되는 공기 내의 습기와 반응하여 부식용액(25), 즉, 인산(H2PO4)을 생성한다. 상기에서 P2O5를 주위의 수분과 반응시켜 부식용액(25)을 생성하는 것은 탈이온수에 의해 제거가 용이하도록 하기 위한 것이다.
제2도(b)를 참조하면, 상기 기판(21)을 회전시키면서 층간절연막(23)의 표면에 탈이온수를 분사하여 부식용액(25)을 제거하고 건조시킨다. 상기에서 층간절연막(23)의 표면 내부에 도핑된 불순물을 모두 표면 상으로 석출시키므로 더 이상 불순물이 석출되는 것을 방지할 수 있다.
제2도(c)를 참조하면, 통상의 포토리쏘그래피 방법에 의해 상기 층간절연막(23)의 소정 부분을 제거하여 기판(21)을 노출시키는 비아홀(27)을 형성한다. 상기에서 기판(21)이 확산영역이 형성된 반도체기판이라면 상기 비아홀(27)은 상기 확산영역을 노출시키도록 형성되어야 한다. 그리고, 상기 비아홀(27)의 내부를 포함하는 층간절연막(23) 상에 알루미늄 등의 도전성 금속을 스퍼터링 등의 방법으로 증착하여 금속배선(29)을 형성한다.
상술한 바와 같이 본 발명에 따른 금속배선 형성방법은 기판 상에 BSG, PSG 또는 BPSG 중 어느 하나를 두껍게 증착하여 층간절연막을 형성하고 리플로우시켜 표면을 평탄화 시킴과 동시에 표면 내부에 고농도로 도핑된 불순물을 표면 상으로 석출시키고, 이 석출된 불순물을 고온 다습한 공기와 반응하도록 하여 표면에 인산(H2PO4) 등의 부식용액을 생성시킨 후 탈이온수로 제거하고 금속배선을 형성한다.
따라서, 본 발명은 불순물을 고농도로 도핑시켜 층간절연막의 표면을 평탄하게 하고 리플로우시 층간절연막의 표면 상에 석출되는 불순물에 의해 생성되는 부식용액을 제거하므로 층간절연막 상에 형성되는 금속배선이 단선되는 것을 방지할 수 있는 잇점이 있다.

Claims (2)

  1. 기판 상에 불순물이 고농도로 도핑된 층간절연막을 증착하고 고온으로 리플로우함과 동시에 이 층간절연막의 표면 내부에 도핑된 불순물을 표면 상으로 석출시키는 공정과, 상기 층간절연막의 표면에 고온 다습한 공기를 분사하여 표면 상에 석출된 불순물과 반응시켜 부식용액을 생성하는 공정과, 상기 기판을 회전시키면서 층간절연막의 표면에 탈이온수를 분사하여 부식용액을 제거하고 건조하는 공정과, 상기 층간절연막의 소정 부분을 제거하여 상기 기판을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀의 내부를 포함하는 상기 층간절연막 상에 금속배선을 형성하는 공정을 구비하는 금속배선 형성방법.
  2. 제1항에 있어서, 상기 층간절연막을 PSG(Phospho silicate Glass) 또는 BPS G(Boro-Phospho Silicate Glass)으로 형성하는 금속배선 형성방법.
KR1019960018909A 1996-05-31 1996-05-31 금속배선 형성방법 KR0171171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018909A KR0171171B1 (ko) 1996-05-31 1996-05-31 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018909A KR0171171B1 (ko) 1996-05-31 1996-05-31 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970077351A KR970077351A (ko) 1997-12-12
KR0171171B1 true KR0171171B1 (ko) 1999-03-30

Family

ID=19460290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018909A KR0171171B1 (ko) 1996-05-31 1996-05-31 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0171171B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730174B1 (ko) * 2005-12-06 2007-06-19 삼성에스디아이 주식회사 금속층 증착방법

Also Published As

Publication number Publication date
KR970077351A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5665643A (en) Manufacture of planarized insulating layer
US5656556A (en) Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
US5552628A (en) Semiconductor device and method of manufacturing the same
EP0155699B1 (en) Semiconductor device having improved multi-layer structure of insulating film and conductive film
US5268333A (en) Method of reflowing a semiconductor device
CN100380594C (zh) 半导体器件的电容器底电极及其制造方法
US5814545A (en) Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
US5776832A (en) Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
US6746952B2 (en) Diffusion barrier layer for semiconductor wafer fabrication
KR0171171B1 (ko) 금속배선 형성방법
KR0148291B1 (ko) 반도체 장치의 제조 방법
KR0149468B1 (ko) 반도체 장치의 제조방법
US6277754B1 (en) Method of planarizing dielectric layer
JPH01109727A (ja) 半導体装置およびその製造方法
KR930009548B1 (ko) 도우핑을 이용한 반도체 장치의 부분 평탄화방법
US6169026B1 (en) Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
KR0154766B1 (ko) 반도체장치의 접촉창 형성방법
KR100502670B1 (ko) 비피에스지의 리플로우에 따른 패턴의 이동을 방지할 수 있는 반도체소자 제조 방법
KR100345670B1 (ko) 비피에스지의 리플로우에 따른 패턴의 이동을 방지할 수있는 소자 제조 방법
KR100223771B1 (ko) 반도체 장치 및 그 제조방법
KR100361535B1 (ko) 반도체소자의제조방법
JPS62213141A (ja) 半導体装置の製造方法
KR100234394B1 (ko) 반도체장치의 제조방법
JP2000286261A (ja) 絶縁膜の成膜方法および半導体装置の製造方法
JPH05218027A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee