KR0170482B1 - 다층 금속 배선방법 - Google Patents

다층 금속 배선방법 Download PDF

Info

Publication number
KR0170482B1
KR0170482B1 KR1019950051464A KR19950051464A KR0170482B1 KR 0170482 B1 KR0170482 B1 KR 0170482B1 KR 1019950051464 A KR1019950051464 A KR 1019950051464A KR 19950051464 A KR19950051464 A KR 19950051464A KR 0170482 B1 KR0170482 B1 KR 0170482B1
Authority
KR
South Korea
Prior art keywords
photoresist film
metal
wiring
film
upper photoresist
Prior art date
Application number
KR1019950051464A
Other languages
English (en)
Inventor
이진희
윤형섭
김기홍
박철순
편광의
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950051464A priority Critical patent/KR0170482B1/ko
Application granted granted Critical
Publication of KR0170482B1 publication Critical patent/KR0170482B1/ko

Links

Abstract

본 발명은 구비하는 다층 금속 배선방법에 관한 것으로써, 반절연성 반도체 기판의 표면에 활성층을 형성하고 상기 활성층의 표면의 소정 부분에 절연막을 형성한 후 상기 활성층의 노출된 표면에 오믹 금속층을 형성하는 공정과, 상기 절연막과 오믹 금속층의 상부에 PMMA(ploy methyl meta acrylate)와 P(MMA-MAA)를 순차적으로 도포하여 제 1 하부 및 상부감광막을 형성하는 공정과, 상기 제 1 하부감광막은 제 1 접속공에 의해 오믹 금속층이 노출되고 제 1 상부감광막은 상기 제 1 접속공 사이의 제 1 하부감광막이 노출되게 상기 제 1 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 1 접속공과 제 1 하부 및 상부감광막의 상부에 제 1 배선금속을 증착한 후 상기 제 1 하부 및 상부감광막과 이 제 1 상부감광막 상부의 제 1 배선금속을 리프트 오프하여 제거하는 공정과, 상기 절연막과 오믹 금속층의 상부에 상기 제 1 하부 및 상부감광막과 동일한 물질 및 방법으로 상기 제 1 배선금속을 덮도록 제 2 하부 및 상부 감광막을 형성하는 공정과, 상기 제 2 하부감광막은 제 2 접속공에 의해 오믹 금속층 및 상기 제 1 배선금속의 소정 부분이 노출되고 제 2 상부감광막은 상기 제 2 접속공 사이의 제 2 하부감광막이 노출되게 상기 제 2 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 2 접속공과 제 2 하부 및 상부감광막의 상부에 제 2 배선금속을 증착한 후 상기 제 2 하부 및 상부감광막과 이 제 2 상부감광막 상부의 제 2 배선금속을 리프트 오프하여 제거하는 공정과, 상술한 구조의 전 표면에 소자 및 제 1 및 제 2 배선금속 표면의 산화를 방지하기 위한 보호막을 상기 제 2 배선금속이 덮히도록 형성하는 공정을 구비한다.
따라서, 특성이 서로 다른 하부 및 상부감광막을 형성하여 전자빔 노광 에너지 조절방법에 의해 금속배선용 감광막 패턴과 접속공을 한번의 노광으로 형성하므로 오정렬을 방지하고 공정이 간단해진다.

Description

다층 금속 배선방법(Method For Interconnecting Multilevel Metal)
제1도 (a) 내지 (d)는 종래의 기술에 의한 다층 금속 배선방법을 나타내는 공정도.
제2도 (a) 내지 (e)는 본 발명에 따른 다층 금속 배선방법을 나타내는 공정도.
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 33 : 활성층
35 : 절연막 37a,37b,37c,37d : 오믹 금속
39 : 제1하부감광막 41 : 제1상부감광막
43a,43b : 제1접속공
45a,45b,45c,45d,45e : 전자빔 에너지 조절용 묘사영역분포
47 : 제1배선금속 49 : 제2하부감광막
51 : 제2상부감광막 53b,53c,53d : 제2접속공
55 : 제2배선금속 57 : 절연막
본 발명은 다층 금속 배선방법에 관한 것으로서, 특히, 접속공과 금속 배선의 패턴을 동시에 형성하여 공정을 줄이고 오정렬을 방지하여 공정의 안정화 및 재현성을 향상시킬 수 있는 다층 금속 배선방법에 관한 것이다.
갈륨 비소 전자소자는 저잡음 특성이 우수하고 동작속도가 빠르므로 통신용 소자 및 고속컴퓨터에 이용된다. 갈륨 비소 전자 소자의 제작에서 금속 배선의 기생 저항이 집적소자의 특성을 결정하는 중요한 요소 중의 하나이다.
미세 다층금속 배선의 형성이 필요한 소자의 경우 다층 금속배선의 선폭이 짧을 수록 미세접속공과 다층 금속배선의 형성 및 접속공과 금속배선간의 정렬이 문제로 대두된다. 그러므로 MESFET 또는 HEMT 등을 사용하는 집적 소자의 경우에 금속 배선의 기생 저항을 감소시켜 초고속 및 저잡음 동작을 가능하도록 한다.
제1도(a) 내지 (d)는 종래 기술에 따른 금속 배선방법을 나타내는 공정도이다.
제1도(a)도는 반절연성기판(1) 표면에 활성층(3)을 형성한 후, 이 활성층(3)의 상부에 절연막(5)을 형성한다. 그리고, 상기 절연막(5)의 소정 부분을 제거하여 활성층(3)을 노퉁시키고, 상기 활성층(3)의 노출된 부분에 오믹 금속층(7a), (7b), (7c), (7d)을 형성한다. 그 다음, 상술한 구조의 전 표면에 제 1 층간절연막(9)을 형성한 후, 상기 제 1 층간절연막(9)의 상부에 감광막(11)을 도포한 후 노광 및 현상 공정에 의해 상기 소정 오믹 금속층(7b), (7c) 상부의 제 1 층간절연막(9)을 노출시킨다. 그리고, 상기 제 1 층간절연막(9)의 노출된 부분을 상기 오믹금속층(7b), (7c)이 노출되도록 제거하여 제 1 접속공(13a), (13b)을 형성한다.
제1도(b)는 상기 제 1 층간절연막(9) 상부의 감광막(11)을 제거하고 1차 배선금속용 감광막패턴(14)을 형성한다. 그리고, 상기 노출된 제 1 접속공(13a), (13b)과 제 1 층간절연막(9)의 상부에 제 1 배선금속(15)을 증착하여 상기 오믹 금속층(7b), (7c)을 전기적으로 연결시킨다.
제1도(c)는 상기 1차 배선금속용 감광막패턴(14)을 리프트-오프 방법으로 제거한다. 이때, 상기 제 1 배선금속용 감광막패턴(14) 상부에 증착된 제 1 배선금속(15)도 제거된다. 그리고, 상기 제 1 층간절연막(9)과 제 1 배선금속(15)의 상부에 제 2 층간절연막(17)을 형성한다. 그리고, 상기 제 2 층간절연막(17)의 소정 부분에 상기 제 1 접속공(13a), (13b)의 형성 방법과 동일한 방법에 의해 상기 오믹 금속층(7a), (7d)이 노출되도록 제 2 접속공(18a), (18b)을 형성한다. 이 때, 상기 제 2 접속공(18c)도 형성되어 제 1 층간절연막(9) 상부에 형성된 제 1 배선금속(15)도 노출되도록 한다. 그리고, 상기 제 2 층간절연막(17)의 상부에 제 2 배선금속용 감광막패턴(19)을 형성하고 제 2 접속공(18a), (18b)과 제 2 층간절연막(17)의 상부에 제 2 배선금속(21)을 증착하여 상기 오믹 금속층(7a), (7b)을 전기적으로 연결시킨다. 이 때, 상기 제 2 접속공(18c)에 상기 제 2 배선금속(21)이 채워져 상기 제 1 배선금속(15)과 제 2 배선금속(21)이 전기적으로 연결된다.
제1도(d)는 상기 2차 배선금속용 감광막패턴(19)을 리프트-오프 방법으로 제거한다. 이때, 상기 제 2 배선금속용 감광막패턴(19) 상부에 증착된 제 2 배선금속(21)도 제거된다. 그리고, 상기 제 2 배선금속(21)과 제 2 층간절연막(17)의 상부에 보호막(23)을 형성한다.
그러나, 상술한 종래의 접속공을 형성하기 위한 감광막 패턴과 배선금속용 감광막패턴이 별도로 필요하므로 공정이 복잡하고 오정렬되는 문제점이 있었다.
따라서, 본 발명의 목적은 전자빔 노광에너지 조절을 이용하여 접속공을 형성하기 위한 감광막 패턴과 배선금속용 감광막패턴을 동시에 형성하여 공정이 간단하고 오정렬을 방지할 수 있는 다층 금속 배선방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 다층 금속 배선방법은 반절연성 반도체 기판의 표면에 활성층을 형성하고 상기 활성층의 표면의 소정 부분에 절연막을 형성한 후 상기 활성층의 노출된 표면에 오믹 금속층을 형성하는 공정과, 상기 절연막과 오믹 금속층의 상부에 PMMA(ploy methyl meta acrylate)와 P(MMA-MAA)를 순차적으로 도포하여 제 1 하부 및 상부감광막을 형성하는 공정과, 상기 제 1 하부감광막은 제 1 접속공에 의해 오믹 금속층이 노출되고 제 1 상부감광막은 상기 제 1 접속공 사이의 제 1 하부감광막이 노출되게 상기 제 1 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 1 접속공과 제 1 하부 및 상부감광막의 상부에 제 1 배선금속을 증착한 후 상기 제 1 하부 및 상부감광막과 이 제 1 상부감광막 상부의 제 1 배선금속을 리프트 오프하여 제거하는 공정과, 상기 절연막과 오믹 금속층의 상부에 상기 제 1 하부 및 상부감광막과 동일한 물질 및 방법으로 상기 제 1 배선금속을 덮도록 제 2 하부 및 상부 감광막을 형성하는 공정과, 상기 제 2 하부감광막은 제 2 접속공에 의해 오믹 금속층 및 상기 제 1 배선금속의 소정 부분이 노출되고 제 2 상부감광막은 상기 제 2 접속공 사이의 제 2 하부감광막이 노출되게 상기 제 2 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 2 접속공과 제 2 하부 및 상부감광막의 상부에 제 2 배선금속을 증착한 후 상기 제 2 하부 및 상부감광막과 이 제 2 상부감광막 상부의 제 2 배선금속을 리프트 오프하여 제거하는 공정과, 상술한 구조의 전 표면에 소자 및 제 1 및 제 2 배선금속 표면의 산화를 방지하기 위한 보호막을 상기 제 2 배선금속이 덮히도록 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지 (e)는 본 발명에 다층 금속 배선방법을 나타내는 공정도이다.
제2도(a)는 반절연성 반도체 기판(31)의 표면에 활성층(33)을 형성한 후, 이 활성층(33)의 상부에 절연막(35)을 형성한다. 그리고, 상기 절연막(35)의 소정 부분을 제거하여 활성층(33)을 노출시키고, 상기 활성층(33)의 노출된 부분에 오믹 금속층(37a), (37b), (37c), (37d)을 형성한다. 그 다음, 절연막(35)과 오믹 금속층(37a), (37b), (37c), (37d)의 상부에 전자빔용 미세패턴형성용의 제 1 하부감광막(39)과 상단부의 금속배선의 선폭과 모양을 임의로 조절할 수 있는 제 1 상부감광막(41)을 도포한다. 상기에서, 전자빔용 제 1 하부감광막(39)은 PMMA(ploy methyl meta acrylate)를 2000∼8000Å정도 두께로 도포한 후 180∼200℃ 정도의 고온에서 열처리한다. 그리고, 제 1 상부감광막(41)은 P(MMA-MAA)를 도포하므로써 형성된다. 그 다음, 상기 제 1 하부 및 상부 하부감광막(39), (41)을 전자 빔 에너지를 조절하여 노광하고 현상하여 패터닝한다. 상기에서, 전자빔 에너지 조절방법은 패턴을 직접 노광할 때 패턴에 따라 제2도(a)의 상부에 표시된(45a), (45b), (45c), (45d), (45e) 바와 같이 전자 빔의 에너지를 서로 다르게 하여 노광하는 방법인 데, 상기에서 영역(45a), (45c), (45e)는 제 1 상부감광막(41)을 노광할 수 있는 에너지를 주게 되며, 그 크기(패턴의 길이 : 상단부 길이)와 모양을 영역(45a), (45c), (45e)의 조절로 금속 배선의 모양을 임의로 조절할 수 있다. 또한, 영역(45b), (45d)는 실제로 원하는 제 1 접속공(43a), (43b)의 크기를 정하는 노광 에너지를 준다. 그리고, 제 1 상부감광막(41)의 역경사 부분은 나중의 리프트 오프 공정을 용이하게 하기 위한 것이다.
제2도(b)는 상기 제 1 접속공(43a), (43b)과 제 1 하부감광막(39)의 상부에 제 1 배선금속(47)을 증착한다. 이 때, 상기 제 1 상부감광막(41)의 상부에도 제 1 배선금속(47)이 형성된다.
제2도(c)는 상기 제 1 하부 및 상부감광막(39), (41)과 이 제 1 상부감광막(41) 상부의 제 1 배선금속(47)을 리프트 오프하여 제거한다. 그리고, 재자 상기 절연막(35)과 오믹 금속층(37a), (37b), (37c), (37d)의 상부에 전자빔용 미세패턴형성용의 제 2 하부감광막(49)과 상단부의 금속배선의 선폭과 모양을 임의로 조절할 수 있는 제 2 상부감광막(51)을 도포한다. 상기에서, 전자빔용 제 2 하부감광막(49)은 PMMA(ploy methyl meta acrylate)를 1.5㎛ 이상으로 두껍게 도포한 후 상기 제 1 하부감광막(39)과 같이 고온에서 열처리한다. 상기 제 2 하부감광막(49)은 단차가 심할 경우에 2000∼3000Å 정도로 여러 번 도포하여 형성하여 평탄성을 향상시킨다. 또한, 제 2 감광막(51)은 P(MMA-MAA)를 도포하므로써 형성된다. 그 다음, 상기 제 2 하부 및 상부감광막(49), (51)을 전자 빔 에너지를 조절하여 노광하고 현상하여 패터닝한다. 상기에서, 전자빔 에너지 조절방법은 패턴을 직접 조광할 때 패턴에 따라 제2도(c)의 상부에 표시된 (53a), (53b), (53c), (53d), (53e), (53f), (53g) 바와 같이 전자 빔의 에너지를 서로 다르게 한다. 상기에서 패턴(53a), (53e), (53f), (53g)는 제 2 상부감광막(51)을 노광할 수 있는 에너지를 주게 되며, 그 크기(패턴의 길이 : 상단부 길이)와 모양을 패턴(53a), (53e), (53f), (53g)의 조절로 금속 배선의 모양을 임의로 조절할 수 있다. 패턴(53b), (53c), (53d)는 실제의 제 2 접속공의 크기를 정하는 노광에너지를 준다. 이때, 제 2 접속공(53b), (53c), (53d)의 깊이는 바닥의 금속이 제 1 배선금속(47) 또는 오믹금속(37a), (37d)에 따라 달라진다. 따라서, 본 방법의 전자 빔 노광이 가지는 특성상 동시에 노광된다.
제2도(d)는 상기 제 2 하부 및 상부감광막(49), (51)의 상부에 제 2 접속공(53b), (53c), (53d)이 채워지도록 제 2 배선금속(55)을 증착한다. 이 때, 상기 제 2 배선금속(55)은 오믹 금속(37a), (37b)과 제 1 배선금속(47)과 접촉되어 전기적으로 연결된다.
제2도(e)는 상기 제 2 하부 및 상부감광막(49), (51)과 제 2 상부감광막(51) 상부의 제 2 배선금속(55)을 리프트 오프 방법으로 제거한다.
제2도(f)는 상술한 구조의 전 표면에 소자 및 제 1 및 제 2 배선금속(47), (55) 표면의 산화를 방지하기 위한 보호막(57)을 상기 제 2 배선금속(57)이 덮히도록 증착한다.
따라서, 본 발명은 특성이 서로 다른 하부 및 상부감광막을 형성하여 전자빔 노광 에너지 조절방법에 의해 금속배선용 감광막 패턴과 접속공을 한번의 노광으로 형성하므로 오정렬을 방지하고 공정이 간단해지는 잇점이 있다.

Claims (6)

  1. 반절연성 반도체 기판의 표면에 활성층을 형성하고 상기 활성층의 표면의 소정 부분에 절연막을 형성한 후 상기 활성층의 노출된 표면에 오믹 금속층을 형성하는 공정과, 상기 절연막과 오믹 금속층의 상부에 PMMA(ploy methyl meta acrylate)와 P(MMA-MAA)를 순차적으로 도포하여 제 1 하부 및 상부감광막을 형성하는 공정과, 상기 제 1 하부감광막은 제 1 접속공에 의해 오믹 금속층이 노출되고 제 1 상부감광막은 상기 제 1 접속공 사이의 제 1 하부감광막이 노출되게 상기 제 1 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 1 접속공과 제 1 하부 및 상부감광막의 상부에 제 1 배선금속을 증착한 후 상기 제 1 하부 및 상부감광막과 이 제 1 상부감광막 상부의 제 1 배선금속을 리프트 오프하여 제거하는 공정과, 상기 절연막과 오믹 금속층의 상부에 상기 제 1 하부 및 상부감광막과 동일한 물질 및 방법으로 상기 제 1 배선금속을 덮도록 제 2 하부 및 상부 감광막을 형성하는 공정과, 상기 제 2 하부감광막은 제 2 접속공에 의해 오믹 금속층 및 상기 제 1 배선금속의 소정 부분이 노출되고 제 2 상부감광막은 상기 제 2 접속공 사이의 제 2 하부감광막이 노출되게 상기 제 2 하부 및 상부감광막을 노광 및 형상하는 공정과, 상기 제 2 접속공과 제 2 하부 및 상부감광막의 상부에 제 2 배선금속을 증착한 후 상기 제 2 하부 및 상부감광막과 이 제 2 상부감광막 상부의 제 2 배선금속을 리프트 오프하여 제거하는 공정과, 상술한 구조의 전 표면에 소자 및 제 1 및 제 2 배선금속 표면의 산화를 방지하기 위한 보호막을 상기 제 2 배선금속이 덮히도록 형성하는 공정을 구비하는 다층 금속 배선방법.
  2. 제1항에 있어서, 상기 제 1 하부감광막을 2000∼8000Å의 두께로 형성하는 구비하는 다층 금속 배선방법.
  3. 제2항에 있어서, 상기 제 1 하부감광막을 180∼200℃의 고온에서 열처리하는 구비하는 다층 금속 배선방법.
  4. 제1항에 있어서, 상기 제 2 하부감광막은 1.5㎛ 이상으로 두껍게 형성하는 구비하는 다층 금속 배선방법.
  5. 제4항에 있어서, 상기 제 2 하부감광막을 2000∼3000Å의 두께로 여러 번 도포하여 형성하는 구비하는 다층 금속 배선방법.
  6. 제4항에 있어서, 상기 제 2 하부감광막을 180∼200℃의 고온에서 열처리하는 구비하는 다층 금속 배선방법.
KR1019950051464A 1995-12-18 1995-12-18 다층 금속 배선방법 KR0170482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051464A KR0170482B1 (ko) 1995-12-18 1995-12-18 다층 금속 배선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051464A KR0170482B1 (ko) 1995-12-18 1995-12-18 다층 금속 배선방법

Publications (1)

Publication Number Publication Date
KR0170482B1 true KR0170482B1 (ko) 1999-03-30

Family

ID=19441063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051464A KR0170482B1 (ko) 1995-12-18 1995-12-18 다층 금속 배선방법

Country Status (1)

Country Link
KR (1) KR0170482B1 (ko)

Similar Documents

Publication Publication Date Title
JPH0779106B2 (ja) 半導体集積回路の製造方法
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
US6555925B1 (en) Semiconductor device and producing method thereof
US5937326A (en) Method for making semiconductor device having via hole
US4824800A (en) Method of fabricating semiconductor devices
KR0170482B1 (ko) 다층 금속 배선방법
KR100215842B1 (ko) 반도체 장치의 배선구조 및 방법
US5306665A (en) Manufacturing a wiring for a semiconductor device by a forwardly tapered stack of two conductor films
JPH031830B2 (ko)
KR0170183B1 (ko) 전자빔 노광 에너지 조정방법에 의한 에어브릿지 금속의 형성방법
JPS5928990B2 (ja) 半導体装置
US5136361A (en) Stratified interconnect structure for integrated circuits
KR0172254B1 (ko) 반도체 소자의 금속배선 형성방법
KR100187677B1 (ko) 반도체 소자의 확산방지층 형성방법
KR100731009B1 (ko) 반도체 소자의 듀얼 다마신 식각 방법
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
JPH03108359A (ja) 配線構造及びその形成方法
KR920002026B1 (ko) 다층사진공정을 이용한 금속층 연결방법
KR0169761B1 (ko) 반도체 소자의 금속배선 형성방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
JPH06104343A (ja) 半導体装置及び半導体製造方法
JP2734881B2 (ja) 半導体装置の製造方法
KR100220938B1 (ko) 반도체 소자의 콘택 형성방법
KR950011554B1 (ko) 다층금속배선형성방법
KR100307488B1 (ko) 반도체디바이스의콘택홀형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070919

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee