KR0170479B1 - Method for forming fine t-gate - Google Patents
Method for forming fine t-gate Download PDFInfo
- Publication number
- KR0170479B1 KR0170479B1 KR1019950052637A KR19950052637A KR0170479B1 KR 0170479 B1 KR0170479 B1 KR 0170479B1 KR 1019950052637 A KR1019950052637 A KR 1019950052637A KR 19950052637 A KR19950052637 A KR 19950052637A KR 0170479 B1 KR0170479 B1 KR 0170479B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- type gate
- photosensitive film
- opening
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- JOOMLFKONHCLCJ-UHFFFAOYSA-N N-(trimethylsilyl)diethylamine Chemical compound CCN(CC)[Si](C)(C)C JOOMLFKONHCLCJ-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 108090000765 processed proteins & peptides Proteins 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- ONDSBJMLAHVLMI-UHFFFAOYSA-N trimethylsilyldiazomethane Chemical compound C[Si](C)(C)[CH-][N+]#N ONDSBJMLAHVLMI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Abstract
본 발명은 T-형 게이트 형성방법에 관한 것으로서, 반도체 기판 상에 감광막을 도포하고 소정 부분이 중첩되도록 동일한 마스크를 이동시키면서 파장이 짧은 자외선으로 2번 노광시키고 현상하여 T-형의 개구를 형성하는 공정과, 상기 감광막에 실란 용액을 선택적으로 확산시켜 부피 팽창시키는 공정과, 상술한 구조의 전 표면에 금속을 증착하여 개구 내에 반도체 기판과 접촉되는 T-형의 게이트 전극을 형성하는 공정과, 상기 감광막을 제거하는 공정을 구비한다.The present invention relates to a method of forming a T-type gate, wherein a photosensitive film is coated on a semiconductor substrate, and the same mask is moved to overlap a predetermined portion and exposed twice with ultraviolet light having a short wavelength and developed to form a T-type opening. Forming a T-type gate electrode in contact with a semiconductor substrate in an opening by depositing a metal on the entire surface of the structure described above; The process of removing a photosensitive film is provided.
따라서, 해상력 한계 이하의 감광막 패턴을 형성할 수 있으며 재현성 및 균일도가 향상된다.Thus, a photosensitive film pattern below the resolution limit can be formed, and reproducibility and uniformity are improved.
Description
제1도(a) 내지 (e)는 종래의 기술에 따른 T-형 게이트 형성방법을 나타내는 공정도.1 (a) to (e) are process drawings showing a T-type gate forming method according to the prior art.
제2도(a) 내지 (d)는 종래의 다른 기술에 따른 T-형 게이트 형성방법을 나타내는 공정도.2 (a) to (d) are process drawings showing a T-type gate forming method according to another conventional technique.
제3도(a) 내지 (d)는 본 발명에 따른 T-형 게이트 형성방법을 나타내는 공정도.3 (a) to (d) are process drawings showing a T-type gate forming method according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 반도체 기판 23 : 감광막21 semiconductor substrate 23 photosensitive film
25 : 개구 27 : 확산영역25 opening 27 diffusion area
29 : 게이트 전극29: gate electrode
본 발명은 T-형 게이트 형성방법에 관한 것으로서, 특히, 광학 스펩퍼로 형성된 감광막 패턴을 자외선에 전면 노광하여 노광 영역과 비노광 영역으로 분리하고 실란 약품을 이용하여 선택적으로 노광 및 비노광 영역에 확신시켜 게이트 선폭을 줄일 수 있는 T-형 게이트 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a T-type gate, and in particular, a photoresist pattern formed of an optical peptide is completely exposed to ultraviolet light to be separated into an exposed area and a non-exposed area, and selectively exposed to a non-exposed area using a silane chemical The present invention relates to a T-type gate forming method which can reduce the gate line width with certainty.
X-밴드(band) 이상 주파수에서의 저잡음 수신기 및 전력 증폭기와 밀리미터파 대역의 MMIC 등 거의 모든 X-band 이상 주파수에서의 MIC 및 MMIC 등의 능동소자의 고속 논리회로에 주로 응용되고 있는 HEMT(high electron mobility transistor)등의 고속 소자는 높은 변조 동작을 위하여 짧은 게이트 길이(gate length)를 가지며, 또한, 게이트 저항을 줄여 잡음 특성을 개선하기 위해 넓은 단면적의 패턴이 동시에 요구되고 있다. 따라서, 이러한 요구에 의해 단면의 모양이 알파벳 T자의 형상을 갖는 게이트 전극이 개발되었다. 이와 같은 T-형 게이트는 대체로 0.25㎛ 이하의 미세한 선폭을 요구하므로 광리소그래피 방법은 해상력이 부족하여 주로 전자 빔 노광방식을 이용한 패턴 형성 기술을 사용하고 있다.HEMT (high), which is mainly applied to high-speed logic circuits of active devices such as MIC and MMIC in almost all X-band or higher frequencies, such as low noise receivers and power amplifiers in the X-band or higher frequency, and MMICs in the millimeter wave band. High-speed devices such as electron mobility transistors have a short gate length for high modulation operation, and a large cross-sectional area pattern is required simultaneously to reduce gate resistance and improve noise characteristics. Therefore, a gate electrode having the shape of the letter T in cross section has been developed by this request. Since the T-type gate generally requires a fine line width of 0.25 μm or less, the optical lithography method lacks resolution and mainly uses a pattern forming technique using an electron beam exposure method.
제1도(a) 내지 (e)는 종래의 기술에 따른 T-형 게이트 형성방법을 나타내는 공정도이다.1 (a) to (e) are process charts showing a T-type gate forming method according to the prior art.
제1도(a)는 반도체 기판(1) 상에 전자 빔 감도가 낮은 PMMA 레지스트를 도포 및 연화 건조하여 하부 감광막(2)을 형성한다.FIG. 1A shows the lower photosensitive film 2 by applying and softening and drying a PMMA resist having a low electron beam sensitivity on the semiconductor substrate 1.
제1도(b)는 상기 하부 감광막(2)의 상부에 상기 전자 빔 감도가 높은 MAA 레지스트를 도포 및 연화 건조하여 상부 감광막(3)을 형성한다.In FIG. 1B, the upper photoresist layer 3 is formed by applying and softening and drying the MAA resist having high electron beam sensitivity on the lower photoresist layer 2.
제1도(c)는 상기 상부 및 하부 감광막(3)(2)을 전자 빔에 의해 노광하고 현상하여 반도체 기판(1)을 노출시키는 개구(4)를 형성하고 세정하여 잔유물을 제거한다. 상기에서 동일한 량의 전자 빔 노광에도 상기 상부 감광막(3)이 하부 감광막(2) 보다 넓은 폭으로 감광되므로 현상시 개구(4)는 단면이 T-형으로 형성된다.In FIG. 1C, the upper and lower photoresist films 3 and 2 are exposed and developed by an electron beam to form and clean the openings 4 exposing the semiconductor substrate 1 to remove the residue. Since the upper photoresist film 3 is wider than the lower photoresist film 2 even in the same amount of electron beam exposure, the opening 4 has a T-shaped cross section during development.
제1도(d)는 상술한 구조의 전 표면에 금속을 증착하여 개구(4)내에 반도체 기판(1)과 접촉되는 게이트 전극(5)을 형성한다. 이때, 상기 상부 감광막(3)의 상부에도 게이트 전극(5)을 형성하는 금속이 증착된다.FIG. 1 (d) deposits metal on the entire surface of the above-described structure to form the gate electrode 5 in contact with the semiconductor substrate 1 in the opening 4. At this time, a metal forming the gate electrode 5 is also deposited on the upper photoresist film 3.
제1도(e)는 상기 하부 및 상부 감광막(2)(3)을 제거한다. 이때, 상기 상부 감광막(3) 상부에 증착된 게이트 전극(5)을 형성하는 금속도 제거된다.FIG. 1 (e) removes the lower and upper photoresist films 2 and 3. At this time, the metal forming the gate electrode 5 deposited on the upper photoresist film 3 is also removed.
그러나, 상술한 종래 방법은 0.1㎛ 이하의 높은 해상력을 가짐에도 불구하고 많은 노광 시간이 요구되어 생산량이 저하되는 문제점이 있었다.However, the conventional method described above has a problem in that a large amount of exposure time is required in spite of having a high resolution of 0.1 m or less, resulting in a decrease in the yield.
제2도(a) 내지 (d)는 종래의 다른 기술에 따른 T-형 게이트 형성방법을 나타내는 공정도이다.2A to 2D are process charts showing a T-type gate forming method according to another conventional technique.
제2도(a)는 반도체 기판(11) 상에 네가티브형의 하부 감광막(12)을 도포하고 연화 건조한다. 그리고, 상기 하부 감광막(12)을 좁은 폭의 패턴을 갖는 마스크(도시되지 않음)를 이용하여 자외선 광으로 좁은 폭을 제외한 나머지 부분을 노광하고 상기 반도체 기판(11)이 노출되도록 현상하여 T-형 게이트의 다리가 형성될 제1개구(13)를 형성한다. 그리고, 상기 하부 감광막(12)을 정화시킨다.FIG. 2A shows a negative lower photosensitive film 12 coated on the semiconductor substrate 11 and softened to dry. In addition, the lower photoresist layer 12 is exposed to ultraviolet light by using a mask (not shown) having a narrow width pattern, and developed to expose the semiconductor substrate 11 so that the semiconductor substrate 11 is exposed. The first opening 13 on which the bridge of the gate is to be formed is formed. Then, the lower photosensitive film 12 is purified.
제2도(b)는 상기 노출된 반도체 기판(11)과 하부 감광막(12)의 상부에 네가티브형의 상부 감광막(14)을 형성하고 연화 건조한다. 그리고, 상기 상부 감광막(14)을 넓은 폭의 패턴을 갖는 마스크(도시되지 않음)를 이용하여 상기 제1개구(13) 상부를 자외선 광으로 노광하고 상기 반도체 기판(11)이 노출되도록 현상하여 T-형 게이트의 머리가 형성될 제2개구(15)를 형성한다. 그리고, 상기 제1개구(13)내의 상부 감광막(14)의 잔유물을 O2 플라즈마로 제거한다.2B, a negative upper photoresist layer 14 is formed on the exposed semiconductor substrate 11 and the lower photoresist layer 12 and softly dried. In addition, the upper photoresist layer 14 is exposed to ultraviolet light by using a mask (not shown) having a wide pattern, and developed to expose the semiconductor substrate 11 to T. The second opening 15 on which the head of the -type gate is to be formed is formed. Then, the residue of the upper photosensitive film 14 in the first opening 13 is removed by O2 plasma.
제2도(c)는 상술한 구조의 전 표면에 금속을 증착하여 제1 및 제2개구(13)(15) 내에 반도체 기판(11)과 접촉되는 T-형의 게이트 전극(16)을 형성한다. 이때, 상기 상부 감광막(14)의 상부에도 게이트 전극(16)을 형성하는 금속이 증착된다.FIG. 2 (c) deposits metal on the entire surface of the above-described structure to form the T-type gate electrode 16 in contact with the semiconductor substrate 11 in the first and second openings 13 and 15. do. At this time, a metal forming the gate electrode 16 is also deposited on the upper photoresist layer 14.
제2도(d)는 상기 하부 및 상부 감광막(12)(14)을 제거한다. 이때, 상기 상부 감광막(14) 상부에 증착된 게이트 전극(16)을 형성하는 금속도 제거된다.FIG. 2 (d) removes the lower and upper photoresist films 12 and 14. At this time, the metal forming the gate electrode 16 deposited on the upper photoresist layer 14 is also removed.
그러나, 상술한 종래의 다른 방법은 네가티브형 감광막을 사용하기 때문에 형상시 스웰링(swelling)으로 인해 해상력이 저하되는 문제점이 있었다. 또한, 제1개구 내의 상부 감광막의 잔유물을 제거할 때 제1개구의 폭이 커지는 문제점이 있었다.However, the other conventional method described above has a problem in that resolution is lowered due to swelling in shape since the negative photosensitive film is used. In addition, there is a problem in that the width of the first opening increases when the residue of the upper photoresist film in the first opening is removed.
따라서, 본 발명의 목적은 기존의 광리소그래피를 이용한 T-형 게이트 패턴 형성시 해상력 문제점들을 극복하여 짧은 게이트 길이를 갖는 T-형 게이트 형성방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of forming a T-type gate having a short gate length by overcoming resolution problems in forming a T-type gate pattern using conventional photolithography.
상기 목적을 달성하기 위한 본 발명에 따른 T-형 게이트 형성방법은 반도체 기판 상에 감광막을 도포하고 소정 부분이 중첩되도록 동일한 마스크를 이동시키면서 파장이 짧은 자외선으로 2번 노광시키고 현상하여 T-형의 개구를 형성하는 공정과, 상기 감광막에 실란 용액을 선택적으로 확산시켜 부피팽창시키는 공정과, 상술한 구조의 전 표면에 금속을 증착하여 개구 내에 반도체 기판과 접촉되는 T-형의 게이트 전극을 형성하는 공정과, 상기 감광막을 제거하는 공정을 구비한다.The T-type gate forming method according to the present invention for achieving the above object is to apply a photosensitive film on the semiconductor substrate and move the same mask so as to overlap a predetermined portion and exposed twice with ultraviolet light having a short wavelength and developed by Forming an opening; selectively diffusing a silane solution into the photosensitive film to expand the volume; depositing metal on the entire surface of the structure described above to form a T-type gate electrode in contact with the semiconductor substrate in the opening. And removing the photosensitive film.
제3도(a) 내지 (d)는 본 발명에 따른 T-형 게이트 형성방법을 나타내는 공정도이다.3 (a) to (d) are process charts showing the T-type gate forming method according to the present invention.
제3도(a)는 반도체 기판(21)상에 포지티브형의 감광막(23)을 도포하고 연화 건조한다. 그리고, 상기 감광막(23)의 소정 부분을 소정 마스크(도시되지 않음)를 이용하여 파장이 짧은 자외선(deep UV)으로 노광시킨 후 재차 동일한 마스크를 소정 부분이 중첩되게 이동시켜 노광시키고 현상한다. 상기에서, 2번의 노광을 하는데, 1번 노광시 소정 노광량, 예를들면, 절반의 노광량으로 노광한다. 그러므로, 상기 감광막(23)은 마스크가 2번 중첩된 부분이 반도체 기판(21)이 노출되게 모두 제거되고 마스크가 1번만 대응된 부분이 소정 두께, 예를들면, 절반 두께가 남게되어 T-형의 개구(25)가 형성된다.3A, the positive photosensitive film 23 is coated on the semiconductor substrate 21 and soft-dried. Then, a predetermined portion of the photoresist layer 23 is exposed to short UV light using a predetermined mask (not shown), and then the same mask is moved again so that a predetermined portion is overlapped and developed. In the above, two exposures are performed, and at the first exposure, a predetermined exposure amount, for example, is exposed at half the exposure amount. Therefore, the photoresist film 23 is removed in such a way that the overlapped mask twice is exposed to expose the semiconductor substrate 21, and the portion where the mask corresponds only once remains in a predetermined thickness, for example, a half thickness, so that the T-type An opening 25 is formed.
제3도(b)는 상기 감광막(23)을 전면 노광하여 노광된 부분과 비노광된 부분으로 한정한다. 그리고, 상기 감광막(23)에 TMSDEA 또는 TMSD 등의 실란 용액을 선택적으로 확산시킨다. 이때, 상기 노광된 부분은 실란 용액이 확산되어 부피 팽창을 하여 확산영역(27)이 된다. 따라서, 상기 개구(25)의 길이가 짧아지는 데, 특히, 개구(25) 하부의 짧은 길이를 갖는 부분의 길이가 상대적으로 매우 짧아지게 된다.FIG. 3B is limited to the exposed portion and the unexposed portion by exposing the entire surface of the photosensitive film 23. A silane solution such as TMSDEA or TMSD is selectively diffused into the photosensitive film 23. At this time, the exposed portion is the diffusion of the silane solution to expand the volume becomes a diffusion region (27). Thus, the length of the opening 25 is shortened, in particular, the length of the portion with the short length below the opening 25 becomes relatively very short.
제3도(c)는 상술한 구조의 전표면에 금속을 증착하여 개구(25)내에 반도체 기판(21)과 접촉되는 T-형의 게이트 전극(29)을 형성한다. 이때, 상기 개구(25) 외부에도 게이트 전극(29)을 형성하는 금속이 증착된다. 제3도(d)는 상기 감광막(23)을 제거한다.3C, metal is deposited on the entire surface of the above-described structure to form a T-type gate electrode 29 in contact with the semiconductor substrate 21 in the opening 25. At this time, the metal forming the gate electrode 29 is also deposited outside the opening 25. 3 (d) removes the photosensitive film 23.
이때, 상기 개구(25) 외부의 감광막(23) 상부에 증착된 게이트 전극(29)을 형성하는 금속도 제거된다.At this time, the metal forming the gate electrode 29 deposited on the photoresist layer 23 outside the opening 25 is also removed.
상술한 바와 같이 본 발명은 감광막의 소정 부분을 소정 마스크를 이용하여 파장이 짧은 자외선으로 노광시킨 후 재차 동일한 마스크를 소정 부분이 중첩되게 이동시켜 노광하고 현상하여 감광막에 T-형의 개구를 형성하고 전면 노광하여 노광된 부분과 비노광된 부분으로 한정한다. 그리고, 상기 감광막을 실란 용액을 선택적으로 확산시켜 상기 노광된 부분을 부피 팽창시켜 개구의 길이를 짧게 한다.As described above, the present invention exposes a predetermined portion of the photoresist film to ultraviolet light having a short wavelength using a predetermined mask, and then exposes and develops the same mask by overlapping the predetermined portions so as to overlap and develop a T-type opening in the photoresist film. It is limited to the exposed portion and the unexposed portion by exposing the entire surface. The photoresist film is then selectively diffused into a silane solution to volume expand the exposed portion to shorten the length of the opening.
따라서, 본 발명은 해상력 한계 이하의 감광막 패턴을 형성할 수 있으며 재현성 및 균일도가 향상되는 잇점이 있다.Therefore, the present invention can form a photoresist pattern below the resolution limit and has the advantage of improving reproducibility and uniformity.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052637A KR0170479B1 (en) | 1995-12-20 | 1995-12-20 | Method for forming fine t-gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052637A KR0170479B1 (en) | 1995-12-20 | 1995-12-20 | Method for forming fine t-gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054538A KR970054538A (en) | 1997-07-31 |
| KR0170479B1 true KR0170479B1 (en) | 1999-02-01 |
Family
ID=19441819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052637A KR0170479B1 (en) | 1995-12-20 | 1995-12-20 | Method for forming fine t-gate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170479B1 (en) |
-
1995
- 1995-12-20 KR KR1019950052637A patent/KR0170479B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054538A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (en) | Fine patterning method | |
| US5543253A (en) | Photomask for t-gate formation and process for fabricating the same | |
| JPS6355208B2 (en) | ||
| KR0153788B1 (en) | Method of manufacturing semiconductor device | |
| US4859573A (en) | Multiple photoresist layer process using selective hardening | |
| KR100348902B1 (en) | Method of manufacturing a gamma gate of hemt | |
| KR0128827B1 (en) | Fabrication method of phase shift mask | |
| KR0170479B1 (en) | Method for forming fine t-gate | |
| US5366849A (en) | Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film | |
| KR0161917B1 (en) | Method of manufacturing semiconductor device | |
| KR100228385B1 (en) | Method of forming gate electrode of semiconductor device | |
| KR100303767B1 (en) | Method for forming a minute resist pattern and method for forming a gate electrode | |
| KR100578763B1 (en) | Fabrication method for T-type gate | |
| KR970007105B1 (en) | Fabricating method of t-gate using double exposure | |
| KR100592765B1 (en) | Fabrication method for T-gate of a semiconductor element | |
| KR0144822B1 (en) | Method of forming T-shaped gate of field effect transistor | |
| KR100214063B1 (en) | A method for fabricating phase shift mask | |
| KR0142662B1 (en) | Fabrication method of charge storage electrode of capacitance using optical interference pattern | |
| KR0135039B1 (en) | Photomask for t-gate formation | |
| KR0128384B1 (en) | Method for forming a photoresist patern | |
| KR100358161B1 (en) | Method for manufacturing semiconductor device | |
| KR0139578B1 (en) | Photoresist patterning method by lithography process | |
| KR100220940B1 (en) | Method of manufacturing fine pattern of semiconductor device | |
| KR0174869B1 (en) | Metal wiring formation method by electron beam exposure energy adjustment and lift-off method | |
| KR19980048210A (en) | Method of forming fine pattern of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070919 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |